本發(fā)明屬于集成電路可制造性設(shè)計，涉及集成電路可制造性設(shè)計中模擬電路成品率優(yōu)化，具體涉及一種基于凍融貝葉斯優(yōu)化技術(shù)的模擬電路成品率優(yōu)化方法。本方法明顯優(yōu)于現(xiàn)有技術(shù)方法，能大幅減少模擬電路成品率優(yōu)化所需仿真次數(shù)。

背景技術(shù)：

1、現(xiàn)有技術(shù)公開了隨著半導(dǎo)體制造工藝特征尺寸縮小至納米尺度，工藝擾動對模擬電路的性能、成品率產(chǎn)生了很大影響。為了應(yīng)對模擬電路設(shè)計中日益嚴(yán)峻的可靠性挑戰(zhàn)，工業(yè)界近來越來越關(guān)注模擬電路成品率優(yōu)化問題[1]。一般而言，模擬電路成品率優(yōu)化采用迭代優(yōu)化循環(huán)，在每一次迭代優(yōu)化步驟中，設(shè)計人員需調(diào)整設(shè)計參數(shù)，如晶體管尺寸等，然后執(zhí)行耗時的成品率分析。由于成品率分析(工藝角或蒙特卡洛仿真)需要執(zhí)行約上千次仿真才能保證分析結(jié)果準(zhǔn)確，因此整個模擬電路成品率優(yōu)化的時間成本極高?？紤]到產(chǎn)品上市時間日益縮短，減少模擬電路成品率優(yōu)化的整體仿真時間成為最迫切需求。

2、現(xiàn)有技術(shù)中，關(guān)于模擬電路成品率優(yōu)化問題，目前主要的方法包括以下三類。

3、基于工藝角的方法[2]-[4]，該方法優(yōu)化給定模擬電路在幾個工藝角下的“最差”性能。盡管這種處理方式避免了代價高昂的成品率分析過程，但它們的優(yōu)化結(jié)果精度不高，且經(jīng)常導(dǎo)致過度設(shè)計。此外，若工藝空間維度很高，這種方法搜索“最差”性能的代價高昂。

4、基于蒙特卡洛(monte?carlo，mc)的方法，由于其高精度和通用性被廣泛使用。文獻(xiàn)[5，6]將最佳計算預(yù)算分配(optimal?computational?budget?allocation，ocba)技術(shù)應(yīng)用于mc加速，利用進(jìn)化算法進(jìn)行優(yōu)化問題求解。文獻(xiàn)[7]采用核密度估計方法進(jìn)行成品率建模，并提出了一種多起點(diǎn)期望最大化算法來解決該問題。文獻(xiàn)[8]提出了一種自適應(yīng)成品率分析方法，并利用基于加權(quán)期望提升函數(shù)的貝葉斯優(yōu)化算法尋找最優(yōu)設(shè)計。文獻(xiàn)[9]在文獻(xiàn)[8]的基礎(chǔ)上進(jìn)一步采用結(jié)合神經(jīng)網(wǎng)絡(luò)的高斯過程回歸和最大值熵搜索方法進(jìn)行優(yōu)化。盡管貝葉斯優(yōu)化方法在之前的研究中已經(jīng)顯示出一定的優(yōu)勢，但所需的總仿真次數(shù)過多。例如，目前最先進(jìn)的方法[8]和[9]一次成品率優(yōu)化需要600020000次仿真，這對于稍大規(guī)模的模擬電路而言，在時間上是難以接受的。

5、基于代理模型(surrogate?model)的方法，文獻(xiàn)[10]試圖建立一個電路性能的代理模型來代替昂貴的電路仿真，從而降低成品率優(yōu)化的成本。然而，這些方法往往需要大量的仿真樣本點(diǎn)來保證建模的準(zhǔn)確性，并且建模所需的樣本點(diǎn)數(shù)量隨工藝空間維度指數(shù)增長[8]，因此在finfet先進(jìn)工藝下建模的難度極大。

6、事實(shí)上，模擬電路成品率分析可以設(shè)置不同的分析精度，并且對于不同成品率設(shè)計點(diǎn)應(yīng)當(dāng)執(zhí)行不同精度的成品率分析，例如在文獻(xiàn)[8]中，對低成品率設(shè)計點(diǎn)執(zhí)行低精度成品率分析，以節(jié)省仿真資源。如圖1所示，其中x軸是仿真次數(shù)，y軸是成品率，不同的曲線對應(yīng)不同的設(shè)計點(diǎn)。圖1(a)為文獻(xiàn)[8]的傳統(tǒng)貝葉斯優(yōu)化方法，圖1(b)為本發(fā)明提出的凍融貝葉斯優(yōu)化方法。在圖1(a)中，低成品率設(shè)計點(diǎn)4和5只進(jìn)行低精度的成品率分析以節(jié)省仿真次數(shù)，但對于高成品率的設(shè)計點(diǎn)，例如設(shè)計點(diǎn)2和3，文獻(xiàn)[8]必須執(zhí)行高精度成品率分析來區(qū)分它們，產(chǎn)生巨大的仿真成本。為了克服上述問題，凍融貝葉斯優(yōu)化的基本思想是：收集潛在高成品率設(shè)計點(diǎn)并逐步提高其成品率分析精度，而不是立即執(zhí)行高精度成品率分析。一旦找到更高成品率的設(shè)計點(diǎn)，那些收集的潛在高成品率設(shè)計點(diǎn)的分析過程就可以提前終止。這就是凍融貝葉斯優(yōu)化方法能夠提升優(yōu)化效率的原因。如圖1(b)所示，由于找到更高成品率設(shè)計點(diǎn)1，被臨時凍結(jié)的高成品率設(shè)計點(diǎn)2和3的成品率分析過程可提前終止。

7、針對現(xiàn)有模擬電路成品率優(yōu)化方法中優(yōu)化效率低的問題，本技術(shù)擬提出一種基于凍融貝葉斯優(yōu)化技術(shù)的模擬電路成品率優(yōu)化方法。本方法較現(xiàn)有技術(shù)方法，能大幅減少模擬電路成品率優(yōu)化所需仿真次數(shù)。

8、與本發(fā)明相關(guān)的現(xiàn)有技術(shù)有，

9、[1]g.gielen，t.eeckelaert，e.martens，and?t.mcconaghy,“automatedsynthesis?of?complex?analog?circuits，”in?european?conference?on?circuittheory?and?design，2007

10、[2]r.schwencker,f.schenkel，m.pronath，and?h.graeb，“analog?circuitsizing?using?adaptive?worst-case?parameter?sets，”in?proc.date，2002.

11、[3]m.barros，j.guilherme，and?n.horta，“analog?circuits?optimizationbased?on?evolutionary?computation?techniques，”integration，the?vlsi?journal，2010.

12、[4]m.sengupta，s.saxena，l.daldoss，g.kramer,s.minehane，and?j.cheng，“application-specific?worst?case?corners?using?response?surfaces?andstatistical?models,”ieee?tcad,2005

13、[5]b.liu，f.v.fernandez，and?g.g.gielen，“efficient?and?accuratestatistical?analog?yield?optimization?and?variation-aware?circuit?sizingbased?on?computational?intelligence?techniques，”ieee?tcad，2011.

14、[6]i.guerra-gomez，e.tlelo-cuautle，and?l.g?de?1a?fraga，“ocba?in?theyieldoptimization?of?analog?integrated?circuits?by?evolutionary?algorithms，”in?proc.iscas，2015

15、[7]m.wang，f.yang，c.yan，x.zeng，and?x.hu，“efficient?bayesian?yieldoptimization?approach?for?analog?and?sram?circuits，”in?proc.dac，2017.

16、[8]m.wang，w.lv，f.yang，c.yan，w.cai，d.zhou，and?x.zeng，“efficient?yieldoptimization?for?analog?and?sram?circuits?via?gaussian?process?regression?andadaptive?yield?estimation，”ieee?tcad，2018.

17、[9]s.zhang，f.yang，d.zhou，and?x.zeng，“bayesian?methods?for?the?yieldoptimization?of?analog?and?sram?circuits，”in?proc.aspdac，2020.

18、[10]s.basu，b.kommineni，and?r.vemuri，“variation-aware?macromodelingand?synthesis?of?analog?cireuits?using?spline?center?and?range?method?anddynamically?reduced?design?space，”in?proc.vlsidesign，2009.

19、[11]b.liu，d.zhao，p.reynaert，and?g?g.e.gielen，“gaspad：a?general?andefficient?mm-wave?integrated?circuit?synthesis?method?based?on?surrogatemodel?assisted?evolutionary?algorithm，”ieee?tcad，2014

20、[12]w.lyu，p.xue，f.yang，c.yan，z.hong，x.zeng，and?d.zhou，“an?efficientbayesian?optimization?approach?for?automated?optimization?of?analogcircuits.”ieee?tcas?i，2017.

21、[13]c.k.williamis?and?c.e.rasmussen，gaussian?processes?for?machinelearning.mit?press?cambridge，ma，2006，vo1.2，no.3.

22、[14]k.swersky，j.snoek，and?r.p.adams，“freeze-thaw?bayesianoptimization，”arxiv?preprint，2014.

23、[15]m.schonlau，w.j.welch，and?d.r.jones，“global?versus?local?search?inconstrained?optimization?of?computer?models，”lecture?notes-monograph?series，1998

24、[16]j.nocedal，and?s.wright，numerical?optimization.springer?science&business?media.2006

25、[17]p.hennig?and?c.jschuler，“entropy?search?for?information-effficient?global?optimization，”journal?of?machine?learning?research,2012。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于針對現(xiàn)有模擬電路成品率優(yōu)化方法中優(yōu)化效率低的問題，提出一種模擬電路成品率優(yōu)化方法。具體涉及一種基于凍融貝葉斯優(yōu)化技術(shù)的模擬電路成品率優(yōu)化方法。本方法較現(xiàn)有技術(shù)方法，能大幅減少模擬電路成品率優(yōu)化所需仿真次數(shù)。

2、本發(fā)明將模擬電路成品率優(yōu)化問題建模為帶約束的單目標(biāo)優(yōu)化問題；通過求解模擬電路tt工藝角下性能優(yōu)化問題，搜索剛好滿足性能約束的設(shè)計點(diǎn)，并將這些點(diǎn)作為凍融貝葉斯優(yōu)化熱啟動的初始點(diǎn)；采用凍融高斯過程回歸方法對成品率建模并預(yù)測漸進(jìn)成品率；采用結(jié)合加權(quán)期望提升函數(shù)(wei)和熵搜索函數(shù)(es)兩種獲取函數(shù)的貝葉斯優(yōu)化方法，平衡優(yōu)化過程中的利用和探索，對漸進(jìn)成品率進(jìn)行優(yōu)化，不斷迭代直到成品率滿足要求或達(dá)到最大迭代次數(shù)。

3、本發(fā)明中，

4、首先，為了提升不同設(shè)計點(diǎn)仿真資源分配的效率，利用凍融技術(shù)，在模擬電路成品率優(yōu)化的迭代循環(huán)中，對某個模擬電路設(shè)計點(diǎn)的成品率分析不是一次性完成，而是逐漸提高其分析精度。

5、其次，為了提高成品率預(yù)測的準(zhǔn)確性，采用凍融高斯過程回歸方法對成品率建模并預(yù)測漸進(jìn)成品率，并提出利用加權(quán)期望提升函數(shù)(wei)和熵搜索函數(shù)(es)的貝葉斯優(yōu)化方法，平衡優(yōu)化過程中的利用和探索，對漸進(jìn)成品率進(jìn)行優(yōu)化，逐漸提升工藝空間中成品率分析的準(zhǔn)確性。

6、第三，為了利用模擬電路tt工藝角性能和成品率的相關(guān)性，利用模擬電路性能優(yōu)化問題求解技術(shù)，搜索剛好滿足性能約束的設(shè)計點(diǎn)，將獲得的設(shè)計點(diǎn)作為先驗(yàn)知識加入模型訓(xùn)練集中，可以提高建模和優(yōu)化效率。

7、本發(fā)明的方法有效利用了貝葉斯優(yōu)化方法采樣效率高的優(yōu)勢和凍融技術(shù)的靈活性，大幅降低所需仿真時間，相比現(xiàn)有技術(shù)的方法，在不降低優(yōu)化精度的條件下，仿真時間加速比為247～573倍。

8、具體的，本發(fā)明一種基于凍融貝葉斯優(yōu)化技術(shù)的模擬電路成品率優(yōu)化方法，其流程圖如圖2所示，其包括，

9、輸入?yún)?shù)：

10、1.模擬電路網(wǎng)表；

11、2.工藝參數(shù)的概率分布密度函數(shù)；

12、3.電路性能指標(biāo)的失效閾值ci，i＝1，...，k，其中k為關(guān)心的電路性能指標(biāo)的數(shù)量，并假設(shè)對第i個性能yi，如果仿真結(jié)果yi≥ci則認(rèn)為電路成功，否則為失敗；

13、4.凍融高斯過程模型的初始數(shù)據(jù)集的點(diǎn)數(shù)ninit；凍融貝葉斯優(yōu)化的最大迭代次數(shù)nmax；最優(yōu)成品率候選集大小nb；調(diào)用模擬電路性能優(yōu)化解法器的最大仿真次數(shù)npre；成品率分析時每批仿真點(diǎn)數(shù)目nbatch。

14、輸出結(jié)果：

15、模擬電路成品率優(yōu)化得到的最優(yōu)設(shè)計參數(shù)和成品率值。

16、更具體的，具體步驟包括：

17、步驟1：將模擬電路成品率優(yōu)化問題建模為帶約束的單目標(biāo)優(yōu)化問題；

18、步驟2：通過求解模擬電路tt工藝角下性能優(yōu)化問題，迭代搜索剛好滿足性能約束的設(shè)計點(diǎn)，并選擇其中ninit個設(shè)計點(diǎn)作為凍融貝葉斯優(yōu)化熱啟動的初始點(diǎn)；

19、步驟3：對步驟2得到的ninit個初始設(shè)計點(diǎn)執(zhí)行低精度成品率分析，建立初始數(shù)據(jù)集；并選擇其中概率意義下成品率最高的nb個點(diǎn)，加入最優(yōu)成品率候選集b(basket)；

20、步驟4：采用凍融高斯過程回歸方法對成品率建模并預(yù)測漸進(jìn)成品率；

21、步驟5：采用加權(quán)期望提升函數(shù)(wei)和熵搜索函數(shù)(es)作為獲取函數(shù)的貝葉斯優(yōu)化方法，對漸進(jìn)成品率進(jìn)行優(yōu)化，不斷迭代直到成品率滿足要求或達(dá)到最大迭代次數(shù)nmax，最終得到最優(yōu)設(shè)計參數(shù)和相應(yīng)的成品率結(jié)果。

22、本發(fā)明步驟1中，本發(fā)明提出將模擬電路成品率優(yōu)化問題建模為帶約束的單目標(biāo)優(yōu)化問題。

23、對于模擬電路而言，設(shè)計參數(shù)是指晶體管的長、寬、電容值、電阻值等可由電路設(shè)計師控制的變量。工藝參數(shù)是指由芯片制造廠提供的閾值電壓等表征工藝擾動的變量。本專利涉及的成品率是指由工藝擾動產(chǎn)生的成品率。

24、針對一個模擬電路，設(shè)計參數(shù)x是設(shè)計空間d中的dx維向量，表示晶體管的長寬等可由電路設(shè)計師控制的變量。工藝參數(shù)s是工藝空間v中的ds維向量，表示閾值電壓等變量，其概率分布通常由工藝廠商提供，且滿足正態(tài)分布。不失一般性假設(shè)，工藝參數(shù)彼此獨(dú)立并且和設(shè)計參數(shù)無關(guān)，s的概率密度函數(shù)(probabilityden?sity?function，pdf)為

25、

26、給定設(shè)計參數(shù)和工藝參數(shù)(x，s)∈(d，v)，x∈d，s∈v，通過spice仿真可以獲得關(guān)心的電路性能y＝[y1，y2，…，yk]t，相應(yīng)的閾值條件c＝[c1，c2，…，ck]t由設(shè)計師確定。只有當(dāng)電路性能滿足所有的條件時，即yi≥ci，i＝1，…，k，才認(rèn)為它是合格的，否則認(rèn)為它失效。給定設(shè)計參數(shù)x，模擬電路成品率y(x)定義為

27、y(x)＝∫vi(x，s)p(s)ds??(2)

28、其中，指標(biāo)函數(shù)i(x，s)＝and(yi≥ci)，i＝1，…，k，and(·)表示邏輯函數(shù)and。

29、模擬電路成品率優(yōu)化問題是要找到具有最大成品率y的設(shè)計點(diǎn)x*，即

30、

31、實(shí)踐中，一個合理的模擬電路設(shè)計應(yīng)當(dāng)保證該電路在tt工藝角下滿足所有性能指標(biāo)。通過添加這個約束，可以減小算法的搜索空間，提升收斂速度。因此，模擬電路成品率優(yōu)化問題可形式化定義為：

32、

33、其中yi(x，tt)為待優(yōu)化模擬電路在tt工藝角下設(shè)計參數(shù)為x時的第i個性能值。

34、本發(fā)明步驟2中，本發(fā)明提出通過求解模擬電路tt工藝角下性能優(yōu)化問題，迭代搜索剛好滿足性能約束的設(shè)計點(diǎn)，并選擇其中ninit個設(shè)計點(diǎn)作為凍融貝葉斯優(yōu)化熱啟動的初始點(diǎn)。具體包括以下子步驟：

35、步驟21：根據(jù)模擬電路成品率和tt工藝角下性能的折衷關(guān)系，將模擬電路成品率優(yōu)化初始解的構(gòu)造，轉(zhuǎn)化為模擬電路tt工藝角下性能優(yōu)化問題。

36、由于模擬電路tt工藝角下性能優(yōu)化的代價遠(yuǎn)小于成品率優(yōu)化，例如模擬電路一次性能優(yōu)化一般僅需要幾百次仿真[11，12]，而一次成品率優(yōu)化往往需要幾千至幾萬次仿真，因此應(yīng)當(dāng)從模擬電路性能優(yōu)化中挖掘隱藏的知識，用以指導(dǎo)成品率優(yōu)化。

37、圖6是一個比較器電路，它的成品率和tt工藝角下性能的關(guān)系如圖3所示，其中d1軸是比較器電路中晶體管m17的寬度，左邊縱坐標(biāo)是比較器電路的成品率，右邊縱坐標(biāo)是-voff，其中voff是在30℃下具有200mhz采樣頻率的失調(diào)電壓，其失效閾值為voff≤30mv。從圖3可以看出，具有最佳性能voff的設(shè)計點(diǎn)并不是成品率最優(yōu)點(diǎn)，相反，那些恰好滿足性能約束的設(shè)計點(diǎn)可能具有更優(yōu)的成品率，如d1＝8的設(shè)計點(diǎn)。

38、因此基于模擬電路成品率和tt工藝角下性能的折衷關(guān)系，本發(fā)明將模擬電路成品率優(yōu)化初始解的構(gòu)造，轉(zhuǎn)化為模擬電路tt工藝角下性能優(yōu)化問題：

39、

40、其中該公式含義是搜索性能略大于約束閾值的設(shè)計點(diǎn)，ωi是給定的權(quán)重，代表第i個性能指標(biāo)的重要性?！适且粋€常系數(shù)，用于衡量tt工藝角下標(biāo)稱性能yi(x，tt)與閾值ci之間的距離。本發(fā)明根據(jù)經(jīng)驗(yàn)設(shè)置ωi＝1，i∈1..k和

41、步驟22：采用文獻(xiàn)[12]提出的加權(quán)期望提升貝葉斯優(yōu)化算法weibo求解步驟2.1定義的模擬電路tt工藝角下性能優(yōu)化問題，記錄所有迭代優(yōu)化中產(chǎn)生的設(shè)計點(diǎn)。

42、文獻(xiàn)[12]提出的weib?o(weighted?expected?improvement?basedbayesianoptimization)方法主要包含兩個部分：高斯過程(gaussian?process，gp)模型[13]和加權(quán)期望提升函數(shù)。在每次迭代中，利用當(dāng)前的訓(xùn)練數(shù)據(jù)構(gòu)建高斯過程模型，然后基于該概率模型預(yù)測的后驗(yàn)分布計算加權(quán)期望提升函數(shù)。通過最大化獲取函數(shù)，該方法旨在平衡利用和探索之間的權(quán)衡，即下一個采樣設(shè)計位于模型預(yù)測成品率高(利用)和/或模型預(yù)測不確定性大(探索)的地方。在對該設(shè)計進(jìn)行仿真獲得其電路性能值后，將這個新樣本加入數(shù)據(jù)集。反復(fù)執(zhí)行這些步驟，直到達(dá)到設(shè)置的性能優(yōu)化解法器的最大迭代次數(shù)npre，記錄所有迭代優(yōu)化中產(chǎn)生的設(shè)計點(diǎn)。

43、步驟23：從步驟2.2迭代優(yōu)化產(chǎn)生的設(shè)計點(diǎn)中，選擇標(biāo)稱性能滿足失效閾值并且具有最小f(x)值的ninit個點(diǎn)，作為凍融貝葉斯優(yōu)化熱啟動的初始點(diǎn)。

44、本發(fā)明步驟3中，對步驟2得到的ninit個初始設(shè)計點(diǎn)執(zhí)行低精度成品率分析，建立初始數(shù)據(jù)集：并選擇其中概率意義下成品率最高的nb個點(diǎn)，加入最優(yōu)成品率候選集b(basket)。

45、本發(fā)明針對步驟2得到的ninit個初始設(shè)計點(diǎn)xinit，采用通用性強(qiáng)的mc方法，分配nbatch采樣點(diǎn)，執(zhí)行低精度成品率分析，獲得相應(yīng)的低精度成品率值，建立初始數(shù)據(jù)集。mc方法基于s的概率密度函數(shù)p(s)在工藝空間采n個樣本點(diǎn)si，i＝1，…，n，通過統(tǒng)計其中合格樣本的數(shù)量，計算成品率為

46、

47、成品率估計的方差與估計值ymc(x)和采樣點(diǎn)數(shù)n的關(guān)系為：

48、

49、其中置信水平kγ為常數(shù)。例如，kγ＝1.645對應(yīng)90％的置信度。

50、從上述初始數(shù)據(jù)集x＝xinit中，選出nb個概率意義下成品率最高的設(shè)計點(diǎn)加入最優(yōu)成品率候選集b中。具體選擇的標(biāo)準(zhǔn)為：

51、

52、本發(fā)明步驟4中，本發(fā)明采用凍融高斯過程回歸方法對成品率建模并預(yù)測漸進(jìn)成品率。

53、傳統(tǒng)高斯過程模型[13]是一種非參數(shù)化概率模型，它在成品率y上定義了一個聯(lián)合高斯分布：

54、

55、其中μ為均值向量，一般取0，σ為協(xié)方差矩陣，矩陣元素由核函數(shù)k(xi，xj)決定。gp模型的核函數(shù)通常使用徑向基核函數(shù)(radial?basis?function，rbf)或matern-5/2核函數(shù)，本專利使用的核函數(shù)為matern-5/2核函數(shù)，其形式如下：

56、

57、其中xi，xj為設(shè)計空間中兩個設(shè)計點(diǎn)，r2＝(xi-xj)tλ-1(xi-xj)，λ＝diag(l1，…，ln)，li，i∈1..n，n為建模的點(diǎn)數(shù)，σf和li均為模型的超參數(shù)，可以通過極大似然法求得，即可得到一個確定的gp模型。

58、對于一個確定的gp模型和當(dāng)前數(shù)據(jù)集{x，y}，x＝{xi，i＝1，…，n}，該模型能夠預(yù)測一個新設(shè)計點(diǎn)x0成品率的后驗(yàn)均值μ(x0)和方差σ2(x0)為：

59、

60、其中k(x0，x)＝[k(x0，x1)，k(x0，x2)，…，k(x0，xn)]t。

61、對模擬電路成品率優(yōu)化而言，優(yōu)化過程中需要反復(fù)凋用成品率分析，因此降低成品率分析成本是提高算法整體效率的重要途徑之一。事實(shí)上，模擬電路成品率分析可以設(shè)置不同的分析精度，并且對于不同成品率設(shè)計點(diǎn)應(yīng)當(dāng)執(zhí)行不同精度的成品率分析。本發(fā)明提出利用凍融技術(shù)，在模擬電路成品率優(yōu)化的迭代循環(huán)中，對某個模擬電路設(shè)計點(diǎn)的成品率分析不是一次性調(diào)用高精度的成品率分析，而是逐漸提高其分析精度。具體來說，當(dāng)?shù)谝淮芜x中某個設(shè)計點(diǎn)時，我們?yōu)槠浞峙湟慌倭康姆抡纥c(diǎn)數(shù)，對其進(jìn)行粗糙成品率分析。如果該設(shè)計點(diǎn)以后再次被選中，我們將添加更多批次的仿真樣本以逐漸提高其成品率分析精度。由于本發(fā)明采用的分析方法基于mc采樣，隨著仿真樣本數(shù)量增加，估算的成品率逐漸收斂。為了預(yù)測該成品率最終收斂的結(jié)果，即漸進(jìn)成品率，我們采用凍融高斯過程回歸方法對成品率建模并預(yù)測漸進(jìn)成品率。

62、給定當(dāng)前數(shù)據(jù)集中的設(shè)計點(diǎn)集表示為設(shè)計點(diǎn)xi分配j批仿真點(diǎn)后計算得到的成品率值，表示在設(shè)計點(diǎn)xi采樣的批次數(shù)。是一個ti維矢量，代表一條針對設(shè)計點(diǎn)xi的成品率分析精度不斷提高的曲線，ti＝[1，…，ti]對應(yīng)gi的相應(yīng)采樣序列。為了對每條分析曲線建立相應(yīng)的代理模型，本發(fā)明使用了文獻(xiàn)[14]中提出的凍融貝葉斯優(yōu)化思想，采用了其定義的針對收斂曲線建模的核函數(shù)即對于有：

63、

64、其中α和β是兩個超參數(shù)。當(dāng)或很大時，的值將趨于常數(shù)。

65、模擬電路成品率的凍融高斯過程建模和漸進(jìn)成品率預(yù)測的方法如下：

66、首先，針對每個設(shè)計點(diǎn)xi，對其成品率分析精度不斷提高的曲線gi建立一個獨(dú)立的高斯過程模型：

67、

68、其中yi表示設(shè)計點(diǎn)xi的漸進(jìn)成品率，由公式(14)定義；1i表示元素均為1的列向量；矩陣的元素值通過核函數(shù)計算得到。

69、考慮到在設(shè)計空間中，不同設(shè)計點(diǎn)之間成品率的相關(guān)性，漸進(jìn)成品率yi被聯(lián)合建模為：

70、

71、其中y＝{y1，y2，…，yn}，先驗(yàn)均值m＝[m1，m2，…，mn]是個常數(shù)向量，其元素mi是gi，i＝1，…，n的均值。矩陣kxx的元素值通過matern-5/2核函數(shù)計算得到。

72、然后，所有分析曲線的聯(lián)合分布為：

73、

74、圖4展示了凍融高斯過程回歸方法對成品率建模的基本思想。圖中每條曲線代表給定設(shè)計xi下的成品率分析曲線gi?？梢钥闯?，成品率分析過程在整個優(yōu)化中以一種迭代的方式執(zhí)行，而不是一次性調(diào)用高精度的成品率分析。每條曲線由建模，其中漸進(jìn)成品率yi又由聯(lián)合建模，將所有分析曲線聯(lián)合起來。

75、為了訓(xùn)練凍融高斯過程模型(15)，需要計算其對數(shù)似然函數(shù)，即：

76、

77、其中表示包含所有成品率分析曲線的向量。o＝blockdiag(11，12，…，1n)是一個塊對角矩陣，它的塊1i是一個長度為ti元素全為1的向量。也是一個塊對角矩陣。γ是一個n維的向量，其元素q＝dia,g(q1，…，qn)是一個對角矩陣，其元素const為常數(shù)。采用極大似然法可以獲得中的超參數(shù)α和β，以及kxx中的超參數(shù)σf和li，i∈1..n。

78、最后，利用貝葉斯推斷，可以得到當(dāng)前所有設(shè)計點(diǎn)xi，i＝1..n的漸進(jìn)成品率y的后驗(yàn)分布：

79、

80、此外，對于一個新設(shè)計點(diǎn)xa，預(yù)測其漸進(jìn)成品率y(xa)的后驗(yàn)均值μ(y(xa))和方差σ2(y(xa))為：

81、

82、

83、圖5顯示了凍融高斯過程模型和傳統(tǒng)高斯過程模型的擬合準(zhǔn)確度比較。橫坐標(biāo)是設(shè)計空間，縱坐標(biāo)是成品率。傳統(tǒng)高斯過程模型將當(dāng)前成品率作為擬合對象，即它們試圖擬合圖中黃點(diǎn)a，而凍融高斯過程模型首先預(yù)測漸進(jìn)成品率(例如圖中a′)，然后以漸進(jìn)成品率為擬合對象預(yù)測新設(shè)計的成品率。從圖中可以看出，凍融高斯過程模型的擬合結(jié)果a′相比干傳統(tǒng)高斯過程模型的擬合結(jié)果a更接近真實(shí)成品率。這也驗(yàn)證了本發(fā)明所采用凍融模型的有效性。

84、本發(fā)明步驟5中，采用加權(quán)期望提升函數(shù)(wei)和熵搜索函數(shù)(es)作為獲取函數(shù)的貝葉斯優(yōu)化方法，對漸進(jìn)成品率進(jìn)行優(yōu)化，不斷迭代直到成品率滿足要求或達(dá)到最大迭代次數(shù)nmax，最終得到最優(yōu)設(shè)計參數(shù)和相應(yīng)的成品率結(jié)果。具體包括以下子步驟：

85、步驟51：基于凍融高斯過程建模得到的模擬電路成品率模型，以模型的加權(quán)期望提升函數(shù)wei作為優(yōu)化目標(biāo)，建立優(yōu)化問題。

86、在貝葉斯優(yōu)化中，通過定義獲取函數(shù)將高斯過程概率模型提供的后驗(yàn)均值和方差結(jié)合為單一的函數(shù)，并通過對獲取函數(shù)進(jìn)行優(yōu)化來尋找下一個可能的最優(yōu)點(diǎn)。本發(fā)明首先采用加權(quán)期望提升函數(shù)[15]作為優(yōu)化目標(biāo)，指導(dǎo)優(yōu)化過程中的利用和探索。

87、假設(shè)τ為當(dāng)前找到的最優(yōu)成品率，y(x)為凍融高斯過程模型預(yù)測的漸進(jìn)成品率，則它相對于最優(yōu)值的提升為i(y(x))＝max(0，y(x)-τ)，提升的期望為

88、ei(x)＝e[i(y(x))]＝σ(x)(λφ(λ)+φ(λ))????(20)

89、其中λ＝(τ-μ(x))/σ(x)，μ(x)和σ(x)為y(x)的后驗(yàn)均值與標(biāo)準(zhǔn)差，φ(·)和φ(·)為標(biāo)準(zhǔn)正態(tài)分布的cdf和pdf函數(shù)。為了處理約束，電路性能滿足約束的概率作為ei函數(shù)的權(quán)重，得到wei獲取函數(shù)為：

90、wel(x)＝pf(x)·el(x)??(21)

91、其中，

92、步驟52：基于多起始點(diǎn)bfgs(multiple?starting?point?broyden-fletcher-goldfarb-shanno，msp-bfgs)[16]全局優(yōu)化算法對wei函數(shù)進(jìn)行優(yōu)化，得到下一個最優(yōu)設(shè)計點(diǎn)

93、步驟53：從和最優(yōu)成品率候選集b中選擇一個具有最高熵搜索函數(shù)es值的設(shè)計點(diǎn)

94、給定觀測數(shù)據(jù)x*代表未知的全局最優(yōu)成品率設(shè)計點(diǎn)。es函數(shù)從信息論的角度出發(fā)，試圖找到最大化x*信息增益的設(shè)計點(diǎn)，定義為[17]

95、

96、h(px*)＝-px*·log(px*)??(23)

97、其中h()為交叉熵，d′o＝do∪(x，y(x))，其中y(x)為設(shè)計點(diǎn)x的預(yù)測漸進(jìn)成品率。和分別表示在觀測數(shù)據(jù)集do和do′下，設(shè)計空間中設(shè)計點(diǎn)成為全局最優(yōu)成品率設(shè)計點(diǎn)x*的概率分布。

98、由于和沒有解析形式，本發(fā)明使用mc方法來近似估計es函數(shù)值。首先利用馬爾科夫蒙特卡洛(markov?chain?monte?carlo，mcmc)采樣法，以wei函數(shù)為目標(biāo)分布進(jìn)行采樣，從中挑選100個具有最大wei值的設(shè)計點(diǎn)。在當(dāng)前數(shù)據(jù)集do下，預(yù)測漸進(jìn)成品率服從公式(18)和(19)定義的后驗(yàn)分布，針對每個設(shè)計點(diǎn)按照公式(18)和(19)定義的后驗(yàn)分布進(jìn)行一次隨機(jī)采樣，得到向量重復(fù)500次隨機(jī)采樣，即可得到矩陣表示第j列中最大的元素，p*表示100個設(shè)計點(diǎn)成為最優(yōu)成品率設(shè)計點(diǎn)的概率向量，其元素p*i為

99、

100、其中，當(dāng)時，否則為0。p*即為的mc近似。

101、將和最優(yōu)成品率候選集b中的設(shè)計點(diǎn)，分別加入do得到do′。重復(fù)上述步騾，即可得到的mc近似。

102、利用公式(22)，計算和最優(yōu)成品率候選集b中設(shè)計點(diǎn)的熵搜索函數(shù)es值，選擇具有最高es值的設(shè)計點(diǎn)作為

103、步驟5.4：針對分配nbatch個仿真點(diǎn)進(jìn)行成品率分析。

104、本發(fā)明中，如果即新設(shè)計點(diǎn)是最有希望成為最優(yōu)設(shè)計的點(diǎn)，則最優(yōu)成品率候選集b中設(shè)計點(diǎn)的成品率分析過程將被暫時凍結(jié)，并在新設(shè)計點(diǎn)上執(zhí)行一批nbatch個仿真點(diǎn)的粗糙成品率分析。否則，為最優(yōu)成品率候選集b中某個候選設(shè)計點(diǎn)，則對該點(diǎn)執(zhí)行一批nbatch個仿真點(diǎn)的成品率分析，進(jìn)一步提升該點(diǎn)成品率分析的準(zhǔn)確度。

105、步驟55：將步驟54新得到的數(shù)據(jù)點(diǎn)加入數(shù)據(jù)集中，并根據(jù)公式(8)在當(dāng)前數(shù)據(jù)集上重新構(gòu)造最優(yōu)成品率候選集b。若成品率未滿足要求并且迭代次數(shù)k小于最大迭代次數(shù)nmax，則跳轉(zhuǎn)至步驟4，進(jìn)行迭代優(yōu)化；否則優(yōu)化結(jié)束，輸出最優(yōu)設(shè)計參數(shù)和相應(yīng)的成品率結(jié)果。

106、本發(fā)明提供了利用凍融高斯過程回歸模型對模擬電路成品率建模，預(yù)測漸進(jìn)成品率的方法。本方法還包括通過求解一個tt工藝角模擬電路性能優(yōu)化問題，搜索剛好滿足性能約束的設(shè)計點(diǎn)，并將這些點(diǎn)作為凍融貝葉斯優(yōu)化熱啟動的初始點(diǎn)，可進(jìn)一步提高成品率優(yōu)化的收斂速度。經(jīng)實(shí)驗(yàn)結(jié)果表明，本方法明顯優(yōu)于現(xiàn)有技術(shù)方法，能大幅減少模擬電路成品率優(yōu)化所需仿真次數(shù)。

107、本發(fā)明的優(yōu)點(diǎn)在于：

108、1)提出將凍融貝葉斯優(yōu)化技術(shù)應(yīng)用于模擬電路的成品率優(yōu)化，自動引導(dǎo)設(shè)計空間的搜索，逐步提高工藝空間的成品率分析準(zhǔn)確度，充分利用了貝葉斯優(yōu)化的高采樣效率和凍融技術(shù)的靈活性，提升模擬電路成品率優(yōu)化效率；2)通過在成品率優(yōu)化框架中求解一個tt工藝角下標(biāo)稱性能優(yōu)化問題，有效挖掘電路性能中隱藏的先驗(yàn)信息，進(jìn)一步降低成品率優(yōu)化的仿真成本；3)實(shí)驗(yàn)結(jié)果表明，本發(fā)明與現(xiàn)有技術(shù)的模擬電路成品率優(yōu)化方法相比，在不降低優(yōu)化精度的條件下，仿真時間加速比為2.47～573倍。