本實(shí)用新型涉及大數(shù)據(jù)技術(shù)領(lǐng)域，尤其涉及一種用于大規(guī)模數(shù)據(jù)計(jì)算的核心模塊。

背景技術(shù)：

用戶對(duì)于大數(shù)據(jù)采集、運(yùn)算有高精度高速要求，對(duì)UI有良好體驗(yàn)要求，并且對(duì)產(chǎn)品能夠應(yīng)用于惡劣復(fù)雜環(huán)境要求，傳統(tǒng)的產(chǎn)品在功能和性能不能兼顧以上要求。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的是為了解決現(xiàn)有技術(shù)中存在的缺點(diǎn)，而提出的一種用于大規(guī)模數(shù)據(jù)計(jì)算的核心模塊。

為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用了如下技術(shù)方案：

一種用于大規(guī)模數(shù)據(jù)計(jì)算的核心模塊，包括一塊核心板，所述核心板上設(shè)有ARM核、DSP核和FPGA核，所述ARM核連接有NANDFLASH存儲(chǔ)器和DDR存儲(chǔ)器，所述DSP核連接有DDR存儲(chǔ)器，所述FPGA核連接有SPIFLASH存儲(chǔ)器，所述ARM核連接有用于供電的電源管理芯片TPS65217C，所述DSP核連接有用于供電的電源管理芯片TPS650250。所述核心板上還設(shè)有用于連接其他底板的連接器J1和連接器J2；所述核心板采用8層板高密度設(shè)計(jì)。

優(yōu)選地，所述ARM核型號(hào)為AM3359，DSP核型號(hào)為TMS320C6748，F(xiàn)PGA核型號(hào)為XL6SLX45T。

優(yōu)選地，所述連接器J1含有120個(gè)pin腳，其中第1、2、5、8、16、22、47、81、85、89、95、97、99、111、115、116、119、120腳為接地信號(hào)；第5、7、9、11、13、15、17、19腳接至外部的SD卡接口；第6、10、12、14腳接至外部的USB接口1；第19、20、24、26、28腳接至外部的USB接口2；第34、36腳接至外部的UART接口1；第38、40腳接至外部的UART接口2；第42、44腳接至外部的I2C接口1；第46、48腳接至外部的I2C接口2；第41、43、45、49、51、53、55、57、59、61、63、65、67、69、71、73、75、77、79、83腳接至外部的LCD接口；第80、82、84、86、88、90、92、94腳接至外部的AD輸入接口；第87、93、97、101、103、105、106、107、108、109、110、112、113、114、117、118腳接至外部的RGMII接口；第19、21、23、25、27、29、31、33、35、37、52、54、56、58、60、62、64、66、68、76腳接至外部的GPIO接口。

優(yōu)選地，所述連接器J2含有120個(gè)pin腳，其中第1、3、5、7、9、11、13、15、48、49、65、87、97、112、116腳接至地信號(hào)；第3、4、6、8、10、12、14腳接至5V電源信號(hào)；第17至47腳接至高精度AD轉(zhuǎn)換接口信號(hào)；第50、52、54、56、58、60、62、64、66至86、88腳接至GPIO接口信號(hào)；第93、95腳接至UART接口2；第104、106、108、110、114腳接至SPI接口信號(hào)；第118、120腳接至I2C接口3。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：所述核心板采用8層板高密度設(shè)計(jì)，體積小巧，僅名片大小，集成了3個(gè)高速內(nèi)核，分別負(fù)責(zé)數(shù)據(jù)采集、數(shù)據(jù)運(yùn)算、UI界面處理等工作，5V供電，超低功耗，連接器引出資源豐富，便于底板設(shè)計(jì)，信號(hào)完整性設(shè)計(jì)，便于用戶的穩(wěn)定量產(chǎn)。

附圖說(shuō)明

圖1為核心板的結(jié)構(gòu)示意圖；

圖2為核心板的原理框圖；

圖3為核心板的連接器J1的原理圖；

圖4為核心板的連接器J2的原理圖。

具體實(shí)施方式

下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。

參照?qǐng)D1-4，一種用于大規(guī)模數(shù)據(jù)計(jì)算的核心模塊，包括一塊核心板，所述核心板上設(shè)有ARM核、DSP核和FPGA核，所述ARM核連接有NANDFLASH存儲(chǔ)器和DDR存儲(chǔ)器，所述DSP核連接有DDR存儲(chǔ)器，所述FPGA核連接有SPIFLASH存儲(chǔ)器，所述ARM核連接有用于供電的電源管理芯片TPS65217C，所述DSP核連接有用于供電的電源管理芯片TPS650250。所述核心板上還設(shè)有用于連接其他底板的連接器J1和連接器J2。所述核心板采用8層板高密度設(shè)計(jì)，體積小巧，僅名片大小，集成了3個(gè)高速內(nèi)核，分別負(fù)責(zé)數(shù)據(jù)采集、數(shù)據(jù)運(yùn)算、UI界面處理等工作，5V供電，超低功耗，連接器引出資源豐富，便于底板設(shè)計(jì)，信號(hào)完整性設(shè)計(jì)，便于用戶的穩(wěn)定量產(chǎn)。

所述ARM核型號(hào)為AM3359，DSP核型號(hào)為TMS320C6748，F(xiàn)PGA核型號(hào)為XL6SLX45T。

所述連接器J1含有120個(gè)pin腳，其中第1、2、5、8、16、22、47、81、85、89、95、97、99、111、115、116、119、120腳為接地信號(hào)；第5、7、9、11、13、15、17、19腳接至外部的SD卡接口；第6、10、12、14腳接至外部的USB接口1；第19、20、24、26、28腳接至外部的USB接口2；第34、36腳接至外部的UART接口1；第38、40腳接至外部的UART接口2；第42、44腳接至外部的I2C接口1；第46、48腳接至外部的I2C接口2；第41、43、45、49、51、53、55、57、59、61、63、65、67、69、71、73、75、77、79、83腳接至外部的LCD接口；第80、82、84、86、88、90、92、94腳接至外部的AD輸入接口；第87、93、97、101、103、105、106、107、108、109、110、112、113、114、117、118腳接至外部的RGMII接口；第19、21、23、25、27、29、31、33、35、37、52、54、56、58、60、62、64、66、68、76腳接至外部的GPIO接口。

所述連接器J2含有120個(gè)pin腳，其中第1、3、5、7、9、11、13、15、48、49、65、87、97、112、116腳接至地信號(hào)；第3、4、6、8、10、12、14腳接至5V電源信號(hào)；第17至47腳接至高精度AD轉(zhuǎn)換接口信號(hào)；第50、52、54、56、58、60、62、64、66至86、88腳接至GPIO接口信號(hào)；第93、95腳接至UART接口2；第104、106、108、110、114腳接至SPI接口信號(hào)；第118、120腳接至I2C接口3。

以上所述，僅為本實(shí)用新型較佳的具體實(shí)施方式，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型揭露的技術(shù)范圍內(nèi)，根據(jù)本實(shí)用新型的技術(shù)方案及其實(shí)用新型構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。