技術(shù)總結(jié)
本發(fā)明涉及一種數(shù)據(jù)存儲高速串行接口可測性結(jié)構(gòu)及其FPGA通路測試方法，屬于數(shù)據(jù)存儲技術(shù)領(lǐng)域。本發(fā)明提供的一種數(shù)據(jù)存儲高速串行接口可測性結(jié)構(gòu)及其FPGA通路測試方法，不采用對高速串行線路進行加測試點、引出額外線路等影響信號完整性的方法，通過靈活布置通道2選1芯片，將FPGA芯片控制SATA控制器芯片的通路切換到SATA接口，實現(xiàn)了FPGA通路的可測性，便于用SATA協(xié)議分析儀對FPGA通路進行通路信號完整性和SATA協(xié)議分析。

技術(shù)研發(fā)人員：楊碩;周津;楊陽;何全
受保護的技術(shù)使用者：天津津航計算技術(shù)研究所
文檔號碼：201610898204
技術(shù)研發(fā)日：2016.10.14
技術(shù)公布日：2017.02.15