本發(fā)明涉及數(shù)據(jù)存儲(chǔ)技術(shù)領(lǐng)域，具體涉及一種數(shù)據(jù)存儲(chǔ)高速串行接口可測(cè)性結(jié)構(gòu)及其FPGA通路測(cè)試方法。

背景技術(shù)：

如圖1所示，大容量數(shù)據(jù)存儲(chǔ)記錄儀的典型實(shí)例由FPGA芯片、SATA控制器芯片、FLASH芯片和通路2選1芯片組成，記錄時(shí)FPGA接收數(shù)據(jù)源，通路2選1芯片通路切換到0通道，通過(guò)SATA接口控制SATA控制器芯片寫(xiě)入FLASH芯片中?；刈x時(shí)通路2選1芯片通路切換到1通道，PC設(shè)備通過(guò)SATA接口讀取存儲(chǔ)信息。由于SATA接口基于高速串行技術(shù)，通路的信號(hào)完整性及其測(cè)試手段極為重要。回讀通路由于具備與PC設(shè)備互聯(lián)的SATA連接器，所以可以用SATA協(xié)議分析儀對(duì)回讀通路進(jìn)行通路信號(hào)完整性和SATA協(xié)議分析。但是FPGA控制SATA控制器芯片的通路由于在電路板上面積比較密集往往不具備可測(cè)性。這樣通路遇到故障便無(wú)法定位故障問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

(一)要解決的技術(shù)問(wèn)題

本發(fā)明要解決的技術(shù)問(wèn)題是：如何設(shè)計(jì)一種數(shù)據(jù)存儲(chǔ)高速串行接口可測(cè)性結(jié)構(gòu)及其FPGA通路測(cè)試方法。

(二)技術(shù)方案

為了解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種數(shù)據(jù)存儲(chǔ)高速串行接口可測(cè)性結(jié)構(gòu)，包括數(shù)據(jù)源接口、FPGA芯片、第一通道2選1芯片B、第二通道2選1芯片A、第三通道2選1芯片C、SATA接口、SATA控制器芯片以及FLASH芯片；其中，F(xiàn)PGA芯片用于：通過(guò)控制通道切換，構(gòu)建以下FPGA芯片讀寫(xiě)FLASH芯片的數(shù)據(jù)傳遞路徑：數(shù)據(jù)源接口—FPGA芯片—第一通道2選1芯片B的0通道—第二通道2選1芯片A的0通道—SATA控制器芯片—FLASH芯片；通過(guò)控制通道切換，構(gòu)建以下PC設(shè)備讀寫(xiě)FLASH芯片的數(shù)據(jù)傳遞路徑：SATA接口—第三通道2選1芯片C的0通道—第一通道2選1芯片B的1通道—第二通道2選1芯片A的0通道—SATA控制器芯片—FLASH芯片；并通過(guò)控制通道切換，構(gòu)建以下FPGA通路測(cè)試數(shù)據(jù)傳遞路徑：數(shù)據(jù)源接口—FPGA芯片—第一通道2選1芯片B的0通道—第二通道2選1芯片A的1通道—第三通道2選1芯片C的1通道—SATA接口。

優(yōu)選地，所述SATA控制器芯片與多個(gè)FLASH芯片連接。

本發(fā)明還提供了一種基于所述的數(shù)據(jù)存儲(chǔ)高速串行接口可測(cè)性結(jié)構(gòu)實(shí)現(xiàn)的FPGA通路測(cè)試方法，該方法中，利用以下FPGA通路測(cè)試數(shù)據(jù)傳遞路徑實(shí)現(xiàn)FPGA通路測(cè)試：數(shù)據(jù)源接口—FPGA芯片—第一通道2選1芯片B的0通道—第二通道2選1芯片A的1通道—第三通道2選1芯片C的1通道—SATA接口。

(三)有益效果

本發(fā)明提供了一種數(shù)據(jù)存儲(chǔ)高速串行接口可測(cè)性結(jié)構(gòu)及其FPGA通路測(cè)試方法，不采用對(duì)高速串行線路進(jìn)行加測(cè)試點(diǎn)、引出額外線路等影響信號(hào)完整性的方法，通過(guò)靈活布置通道2選1芯片，將FPGA芯片控制SATA控制器芯片的通路切換到SATA接口，實(shí)現(xiàn)了FPGA通路的可測(cè)性，便于用SATA協(xié)議分析儀對(duì)FPGA通路進(jìn)行通路信號(hào)完整性和SATA協(xié)議分析。

附圖說(shuō)明

圖1為傳統(tǒng)的數(shù)據(jù)存儲(chǔ)典型結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例的數(shù)據(jù)存儲(chǔ)高速串行接口可測(cè)性結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例中FPGA讀寫(xiě)FLASH示意圖；

圖4為本發(fā)明實(shí)施例中PC讀寫(xiě)FLASH示意圖；

圖5為本發(fā)明實(shí)施例中FPGA通路測(cè)試示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、內(nèi)容、和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步詳細(xì)描述。

本發(fā)明實(shí)施例的設(shè)計(jì)思路是在原有數(shù)據(jù)存儲(chǔ)典型結(jié)構(gòu)中第一通道2選1芯片B和SATA控制器芯片之間加入第二通道2選1芯片A，在SATA接口與第一通道2選1芯片B之間加入第三通道2選1芯片C。這樣FPGA芯片可以通過(guò)第一通道2選1芯片B的0通道、第二通道2選1芯片A的1通道和第三通道2選1芯片C的1通道與SATA接口互聯(lián)，實(shí)現(xiàn)了FPGA通路的可測(cè)性。

具體而言，如圖2所示，本發(fā)明實(shí)施例提供了一種數(shù)據(jù)存儲(chǔ)高速串行接口可測(cè)性結(jié)構(gòu)，包括數(shù)據(jù)源接口、FPGA芯片、第一通道2選1芯片B、第二通道2選1芯片A、第三通道2選1芯片C、SATA接口、SATA控制器芯片以及FLASH芯片；其中，F(xiàn)PGA芯片用于：通過(guò)控制通道切換，構(gòu)建以下FPGA芯片讀寫(xiě)FLASH芯片的數(shù)據(jù)傳遞路徑：數(shù)據(jù)源接口—FPGA芯片—第一通道2選1芯片B的0通道—第二通道2選1芯片A的0通道—SATA控制器芯片—FLASH芯片；通過(guò)控制通道切換，構(gòu)建以下PC設(shè)備讀寫(xiě)FLASH芯片的數(shù)據(jù)傳遞路徑：SATA接口—第三通道2選1芯片C的0通道—第一通道2選1芯片B的1通道—第二通道2選1芯片A的0通道—SATA控制器芯片—FLASH芯片；并通過(guò)控制通道切換，構(gòu)建以下FPGA通路測(cè)試數(shù)據(jù)傳遞路徑：數(shù)據(jù)源接口—FPGA芯片—第一通道2選1芯片B的0通道—第二通道2選1芯片A的1通道—第三通道2選1芯片C的1通道—SATA接口。其中SATA控制器芯片分別與四個(gè)FLASH芯片連接。

基于所述的數(shù)據(jù)存儲(chǔ)高速串行接口可測(cè)性結(jié)構(gòu)實(shí)現(xiàn)的FPGA讀寫(xiě)FLASH方法、PC設(shè)備讀寫(xiě)FLASH方法以及FPGA通路測(cè)試方法為：

如圖3所示，F(xiàn)PGA芯片讀寫(xiě)FLASH芯片：FPGA芯片控制通道切換，數(shù)據(jù)讀寫(xiě)通路可以通過(guò)第一通道2選1芯片B的0通道、第二通道2選1芯片A的0通道構(gòu)建。FPGA芯片讀寫(xiě)FLASH芯片數(shù)據(jù)傳遞路徑為：數(shù)據(jù)源接口—FPGA芯片—第一通道2選1芯片B的0通道—第二通道2選1芯片A的0通道—SATA控制器芯片—FLASH芯片。圖3中粗線為FPGA芯片讀寫(xiě)FLASH芯片數(shù)據(jù)通路。

如圖4所示，PC設(shè)備讀寫(xiě)FLASH芯片：FPGA芯片控制通道切換，數(shù)據(jù)讀寫(xiě)通路可以通過(guò)第三通道2選1芯片C的0通道、第一通道2選1芯片B的1通道和第二通道2選1芯片A的0通道構(gòu)建。PC設(shè)備讀寫(xiě)FLASH芯片數(shù)據(jù)傳遞路徑為：SATA接口—第三通道2選1芯片C的0通道—第一通道2選1芯片B的1通道—第二通道2選1芯片A的0通道—SATA控制器芯片—FLASH芯片。圖4中粗線為PC設(shè)備讀寫(xiě)FLASH芯片數(shù)據(jù)通路。

如圖5所示，F(xiàn)PGA芯片通路測(cè)試：FPGA芯片控制通道切換，測(cè)試通路可以通過(guò)第一通道2選1芯片B的0通道、第二通道2選1芯片A的1通道和第三通道2選1芯片C的1通道構(gòu)建。FPGA芯片通路測(cè)試數(shù)據(jù)傳遞路徑為：數(shù)據(jù)源接口—FPGA芯片—第一通道2選1芯片B的0通道—第二通道2選1芯片A的1通道—第三通道2選1芯片C的1通道—SATA接口。圖5中粗線為FPGA通路測(cè)試數(shù)據(jù)通路。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。