本申請要求于2015年5月13日提交的臨時申請?zhí)枮?2/161,094的美國臨時申請的權(quán)益，其全部內(nèi)容在此通過引用并入本文。

技術(shù)領(lǐng)域

本公開的示例性實施例涉及一種存儲器系統(tǒng)及其操作方法。

背景技術(shù)：

計算機環(huán)境范例已經(jīng)轉(zhuǎn)變至可隨時隨地使用的普適計算系統(tǒng)。由于該事實，諸如移動電話、數(shù)碼相機和筆記本電腦的便攜式電子裝置的使用一直快速增加。這些便攜式電子裝置通常使用具有存儲器裝置即數(shù)據(jù)存儲裝置的存儲器系統(tǒng)。數(shù)據(jù)存儲裝置被用作便攜式電子裝置的主存儲器裝置或輔助存儲器裝置。

由于使用存儲器裝置的數(shù)據(jù)存儲裝置沒有移動部件，所以它們提供良好的穩(wěn)定性、耐用性、高的信息存取速度以及低功耗。具有這種優(yōu)點的數(shù)據(jù)存儲裝置的示例包括通用串行總線(USB)存儲器裝置、具有各種接口的存儲卡以及固態(tài)驅(qū)動器(SSD)。

技術(shù)實現(xiàn)要素：

本發(fā)明的一方面包括存儲器系統(tǒng)。存儲器系統(tǒng)可包括：存儲器，其包括多個存儲塊；以及控制器，其適于當(dāng)多個塊中的塊被讀取時使對應(yīng)于該塊的第一計數(shù)器增值，當(dāng)?shù)谝挥嫈?shù)器達到預(yù)先定義的計數(shù)數(shù)量時使第二計數(shù)器增值，當(dāng)?shù)诙嫈?shù)器被增值時確定該塊的錯誤計數(shù)以及當(dāng)錯誤計數(shù)超過錯誤閾值時啟動收回功能。

本發(fā)明的進一步的方面包括方法。該方法可包括當(dāng)多個塊中的塊被讀取時使對應(yīng)于該塊的第一計數(shù)器增值，當(dāng)?shù)谝挥嫈?shù)器達到預(yù)先定 義的計數(shù)數(shù)量時使第二計數(shù)器增值，當(dāng)?shù)诙嫈?shù)器被增值時確定該塊的錯誤計數(shù)以及當(dāng)錯誤計數(shù)超過錯誤閾值時啟動收回功能。

本發(fā)明的附加方面包括存儲器裝置。存儲器裝置可包括：存儲器，其包括多個存儲塊；第一計數(shù)器；第二計數(shù)器；以及控制器，其被配置成當(dāng)多個塊中的塊被讀取時使對應(yīng)于該塊的第一計數(shù)器增值、當(dāng)?shù)谝挥嫈?shù)器達到預(yù)先定義的計數(shù)數(shù)量時使第二計數(shù)器增值，當(dāng)?shù)诙嫈?shù)器被增值時確定該塊的錯誤計數(shù)以及當(dāng)錯誤計數(shù)超過錯誤閾值時啟動收回功能。

附圖說明

圖1是示意性示出根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)的框圖。

圖2是示出根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)的框圖。

圖3是示出根據(jù)本發(fā)明的實施例的存儲器裝置的存儲塊的電路圖。

圖4是根據(jù)本發(fā)明的方面的示例系統(tǒng)的簡圖。

圖5是根據(jù)本發(fā)明的方面的方法的步驟的流程圖。

圖6是根據(jù)本發(fā)明的方面的算法。

具體實施方式

下面將參照附圖更詳細地描述各種實施例。然而，本發(fā)明可以不同的形式呈現(xiàn)且不應(yīng)被解釋為限于在本文中提出的實施例。而是，這些實施例被提供使得本公開將是徹底且完整的并將本發(fā)明的范圍充分傳達給本領(lǐng)域技術(shù)人員。在整個公開中，相似的參考編號指的是本發(fā)明的各種附圖和實施例中的相似部件。

本發(fā)明可以多種方式實施，包括作為進程；設(shè)備；系統(tǒng)；物質(zhì)組分；呈現(xiàn)在計算機可讀存儲介質(zhì)上的計算機程序產(chǎn)品；和/或處理器，諸如適用于執(zhí)行存儲在聯(lián)接至處理器的存儲器上和/或由聯(lián)接至處理器的存儲器提供的指令的處理器。在本說明書中，這些實施例或本發(fā)明可采用的任何其它形式可被稱為技術(shù)。通常，公開的進程的步驟的順序可在本發(fā)明的范圍內(nèi)改變。除非另有說明，否則諸如被描述為適 用于執(zhí)行任務(wù)的處理器或存儲器的組件可被實施為在給定時間臨時適用于執(zhí)行任務(wù)的一般組件或被制造為執(zhí)行任務(wù)的專用組件。如在此所使用的，術(shù)語“處理器”是指適用于處理數(shù)據(jù)的一個或多個裝置、電路和/或處理核心，諸如計算機程序指令。

下面連同示出本發(fā)明的原理的附圖一起提供本發(fā)明的一個或多個實施例的詳細說明。結(jié)合這些實施例描述本發(fā)明，但本發(fā)明不限于任意實施例。本發(fā)明的范圍僅由權(quán)利要求限制且本發(fā)明包含許多可選方案、變型和等同方案。為了能夠徹底理解本發(fā)明，在下面的描述中闡述許多具體細節(jié)。這些細節(jié)被提供以用于示例的目的，且在沒有一些或全部這些具體細節(jié)的情況下，本發(fā)明可根據(jù)權(quán)利要求來實施。為了清楚的目的，沒有詳細描述在與本發(fā)明相關(guān)的技術(shù)領(lǐng)域中已知的技術(shù)材料使得本發(fā)明沒有被不必要地模糊。

圖1是示意性示出根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)10的框圖。

參照圖1，存儲器系統(tǒng)10可包括存儲器控制器100和半導(dǎo)體存儲器裝置200。

存儲器控制器100可控制半導(dǎo)體存儲器裝置200的全部操作。

半導(dǎo)體存儲器裝置200可在存儲器控制器100的控制下執(zhí)行一個或多個擦除操作、編程操作和讀取操作。半導(dǎo)體存儲器裝置200可通過輸入/輸出線接收命令CMD、地址ADDR和數(shù)據(jù)DATA。半導(dǎo)體存儲器裝置200可通過電源線接收電源PWR以及通過控制線接收控制信號CTRL?？刂菩盘柨砂铈i存啟用(CLE)信號、地址鎖存啟用(ALE)信號、芯片啟用(CE)信號、寫入啟用(WE)信號、讀取啟用(RE)信號等。

存儲器控制器100和半導(dǎo)體存儲器裝置200可被集成在單個半導(dǎo)體裝置中。例如，存儲器控制器100和半導(dǎo)體存儲器裝置200可被集成在諸如固態(tài)驅(qū)動器(SSD)的單個半導(dǎo)體裝置中。固態(tài)驅(qū)動器可包括用于將數(shù)據(jù)存儲在其中的存儲裝置。當(dāng)半導(dǎo)體存儲器系統(tǒng)10被用在SSD 中時，聯(lián)接至存儲器系統(tǒng)10的主機(未示出)的操作速度可顯著提高。

存儲器控制器100和半導(dǎo)體存儲器裝置200可被集成在諸如存儲卡的單個半導(dǎo)體裝置中。例如，存儲器控制器100和半導(dǎo)體存儲器裝置200可被集成在單個半導(dǎo)體裝置中以配置諸如以下的存儲卡：個人計算機存儲卡國際協(xié)會(PCMCIA)的PC卡、標(biāo)準閃存(CF)卡、智能多媒體(SM)卡、記憶棒、多媒體卡(MMC)、減小尺寸的多媒體卡(RS-MMC)、微型版MMC(微型MMC)、安全數(shù)碼(SD)卡、迷你安全數(shù)字(迷你SD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字高容量(SDHC)以及通用閃速存儲器(UFS)。

作為另一個示例，存儲器系統(tǒng)10可被設(shè)置為諸如以下的包括電子裝置的各種元件中的一個：計算機、超便攜移動PC(UMPC)、工作站、上網(wǎng)本計算機、個人數(shù)字助理(PDA)、便攜式計算機、網(wǎng)絡(luò)平板PC、無線電話、移動電話、智能電話、電子書閱讀器、便攜式多媒體播放器(PMP)、便攜式游戲裝置、航海裝置、黑匣子、數(shù)碼相機、數(shù)碼多媒體廣播(DMB)播放器、三維電視、智能電視、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖片記錄器、數(shù)字圖片播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、數(shù)據(jù)中心的存儲裝置、能夠在無線環(huán)境下接收和傳輸信息的裝置、家庭網(wǎng)絡(luò)的電子裝置中的一個、計算機網(wǎng)絡(luò)的電子裝置中的一個、遠程信息處理網(wǎng)絡(luò)的電子裝置中的一個、射頻識別(RFID)裝置或計算系統(tǒng)的元件裝置。

圖2是示出根據(jù)本發(fā)明的實施例的存儲器系統(tǒng)的詳細框圖。例如，圖2的存儲器系統(tǒng)可描述圖1中示出的存儲器系統(tǒng)10。

參照圖2，存儲器系統(tǒng)10可包括存儲器控制器100和半導(dǎo)體存儲器裝置200。存儲器系統(tǒng)10可響應(yīng)于來自主機裝置的請求而操作，尤其是，存儲待被由主機裝置訪問的數(shù)據(jù)。

主機裝置可利用各種電子裝置中的任意一種來實施。在一些實施例中，主機裝置可包括諸如臺式計算機、工作站、三維(3D)電視、 智能電視、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖像記錄器、數(shù)字圖像播放器、數(shù)字視頻記錄器和數(shù)字視頻播放器的電子裝置。在一些實施例，主機裝置可包括諸如移動電話、智能電話、電子書、MP3播放器、便攜式多媒體播放器(PMP)和便攜式游戲機的便攜式電子裝置。

存儲器裝置200可存儲待被由主機裝置訪問的數(shù)據(jù)。

存儲器裝置200可利用諸如動態(tài)隨機存取存儲器(DRAM)和靜態(tài)隨機存取存儲器(SRAM)的易失性存儲器裝置或諸如只讀存儲器(ROM)、掩膜ROM(MROM)、可編程ROM(PROM)、可擦可編程ROM(EPROM)、電可擦可編程ROM(EEPROM)、鐵電隨機存取存儲器(FRAM)、相變RAM(PRAM)、磁阻RAM(MRAM)和電阻式RAM(RRAM)的非易失存儲器裝置來實施。

控制器100可控制存儲器裝置200中數(shù)據(jù)的存儲。例如，控制器100可響應(yīng)于來自主機裝置的請求控制存儲器裝置200?？刂破?00可將從存儲器裝置200讀取的數(shù)據(jù)提供至主機裝置，并將從主機裝置提供的數(shù)據(jù)存儲在存儲器裝置200中。

控制器100可包括通過總線160聯(lián)接的存儲單元110、控制單元120、錯誤糾正碼(ECC)單元130、主機接口140和存儲器接口150。

存儲單元110可用作存儲器系統(tǒng)10和控制器100的工作存儲器并存儲用于驅(qū)動存儲器系統(tǒng)10和控制器100的數(shù)據(jù)。當(dāng)控制器100控制存儲器裝置200的操作時，存儲單元110可存儲被控制器100和存儲器裝置200用于諸如讀取操作、寫入操作、編程操作和擦除操作的數(shù)據(jù)。

存儲單元110可利用易失性存儲器來實施。存儲單元110可利用靜態(tài)隨機存取存儲器(SRAM)或動態(tài)隨機存取存儲器(DRAM)來實施。如上所述，存儲單元110可將主機裝置使用的數(shù)據(jù)存儲在存儲器裝置200中以用于讀取操作和寫入操作。為了存儲數(shù)據(jù)，存儲單元110可包括編程存儲器、數(shù)據(jù)存儲器、寫入緩沖器、讀取緩沖器、映射緩沖 器等。

控制單元120可響應(yīng)于來自主機裝置的寫入請求或讀取請求而控制存儲器系統(tǒng)10的一般操作和用于存儲器裝置200的寫入操作或讀取操作。控制單元120可驅(qū)動被稱為閃存轉(zhuǎn)換層(FTL)的固件以控制存儲器系統(tǒng)10的一般操作。例如，F(xiàn)TL可執(zhí)行諸如邏輯-物理(L2P)映射、損耗均衡、碎片收集和壞塊處理的操作。L2P映射被稱為邏輯塊尋址(LBA)。

ECC單元130可檢測并糾正在讀取操作期間從存儲器裝置200讀取的數(shù)據(jù)中的錯誤。當(dāng)錯誤位的數(shù)量大于或等于可糾正錯誤位的閾值數(shù)量時，ECC單元130可不糾正錯誤位，而是可輸出表示糾正錯誤位失敗的錯誤糾正失敗信號。

在一些實施例中，ECC單元130可基于諸如低密度奇偶檢查(LDPC)碼、博斯-查德胡里-霍昆格姆(BCH)碼、渦輪(turbo)碼、渦輪乘積碼(TPC)、里德-所羅門(RS)碼、卷積碼、遞歸系統(tǒng)碼(RSC)、網(wǎng)格編碼調(diào)制(TCM)、分組編碼調(diào)制(BCM)等的編碼調(diào)制來執(zhí)行錯誤糾正操作。ECC單元130可包括用于錯誤糾正操作的所有電路、系統(tǒng)或裝置。

主機接口140可通過諸如通用串行總線(USB)、多媒體卡(MMC)、外圍組件互連高速(PCI-E)、小型計算機系統(tǒng)接口(SCSI)、串列SCSI(SAS)、串行高級技術(shù)附件(SATA)、并行高級技術(shù)附件(PATA)、增強型小型磁盤接口(ESDI)和集成驅(qū)動電路(IDE)的各種接口協(xié)議中的一個或多個與主機裝置通信。

存儲器接口150可提供控制器100和存儲器裝置200之間的接口以允許控制器100響應(yīng)于來自主機裝置的請求而控制存儲器裝置200。存儲器接口150可在CPU120的控制器下生成用于存儲器裝置200的控制器信號并處理數(shù)據(jù)。當(dāng)存儲器裝置200是諸如NAND閃速存儲器的閃速存儲器時，存儲器接口150可在CPU120的控制器下生成用于存儲器裝 置200的控制器信號并處理數(shù)據(jù)。

存儲器裝置200可包括存儲單元陣列210、控制電路220、電壓生成電路230、行解碼器240、頁面緩沖器250、列解碼器260和輸入/輸出電路270。存儲單元陣列210可包括多個存儲塊211并可將數(shù)據(jù)存儲在其中。電壓生成電路230、行解碼器240、頁面緩沖器250、列解碼器260和輸入/輸出電路270形成用于存儲器單元陣列210的外圍電路。外圍電路可執(zhí)行存儲器單元陣列210的編程操作、讀取操作或擦除操作?？刂齐娐?20可控制外圍電路。

電壓生成電路230可生成具有各種電平的操作電壓。例如，在擦除操作中，電壓生成電路230可生成具有各種電平的操作電壓，諸如擦除電壓和過電壓。

行解碼器240可連接至電壓生成電路230和多個存儲塊211。行解碼器240可響應(yīng)于由控制電路220生成的行地址RADD選擇多個存儲塊211中的至少一個存儲塊，并將從電壓生成電路230供應(yīng)的操作電壓傳輸至在多個存儲塊211中選擇的存儲塊。

頁面緩沖器250通過位線BL(未示出)連接至存儲器單元陣列210。頁面緩沖器250可響應(yīng)于由控制電路220生成的頁面緩沖器控制信號利用正電壓對位線BL預(yù)充電、在編程操作中將數(shù)據(jù)傳輸至選擇的存儲塊/在讀取操作中從選擇的存儲塊接收數(shù)據(jù)或臨時存儲傳輸?shù)臄?shù)據(jù)。

列解碼器260可將數(shù)據(jù)傳輸至頁面緩沖器250/從頁面緩沖器250接收數(shù)據(jù)或?qū)?shù)據(jù)傳輸至輸入電路270/從輸出電路270接收數(shù)據(jù)。

輸入/輸出電路270可通過輸入/輸出電路270將從外部裝置(例如，存儲器控制器100)傳輸?shù)拿詈偷刂穫鬏斨量刂齐娐?20、將數(shù)據(jù)從外部裝置傳輸至列解碼器260或?qū)?shù)據(jù)從列解碼器260輸出至外部裝置。

控制電路220可響應(yīng)于命令和地址控制外圍電路。

圖3是示出根據(jù)本發(fā)明的實施例的半導(dǎo)體存儲器裝置的存儲塊的 電路圖。例如，圖3的存儲塊可以是圖2中示出的存儲器單元陣列210的存儲塊211。

參照圖3，存儲塊211可包括分別聯(lián)接至位線BL0至BLm-1的多個單元字符串221。每列的單元字符串可包括一個或多個漏極選擇晶體管DST和一個或多個源極選擇晶體管SST。多個存儲器單元或存儲器單元晶體管可串行地聯(lián)接在選擇晶體管DST和SST。存儲單元MC0至MCn-1中的每個可由每個單元中都存儲多位數(shù)據(jù)信息的多層單元(MLC)形成。單元字符串221可分別電聯(lián)接至對應(yīng)的位線BL0至BLm-1。

在一些實施例中，存儲塊211可包括NAND型閃速存儲單元。然而，存儲塊211不限于NAND閃速存儲器，而是可包括NOR型閃速存儲器、結(jié)合兩個或多個類型的存儲單元的混合閃速存儲器和控制器被嵌入在存儲芯片內(nèi)部的1-NAND閃速存儲器。

累積讀取干擾錯誤是閃存錯誤的主要來源之一。當(dāng)字線上的單元被讀取時，相同塊中的其它字線上的單元將受到讀取操作期間應(yīng)用的相對高的V_pass電壓的干擾。盡管一個讀取操作對鄰近字線具有非常小的影響，但隨時間的累積讀取可能最終引入足夠的錯誤，使得錯誤的總數(shù)將大于ECC錯誤糾正能力，導(dǎo)致不可糾正的錯誤和數(shù)據(jù)丟失。

讀取干擾錯誤可通過閃存糾正和刷新來克服。主要理念是在閃存介質(zhì)累積比ECC可糾正的錯誤更多的過多錯誤之前從閃速存儲器讀取數(shù)據(jù)、利用閃速控制器中的ECC引擎糾正這些錯誤以及將無錯誤數(shù)據(jù)重編程到閃速存儲器中。一個關(guān)鍵問題是在錯誤變成不可糾正之前何時收回讀取干擾下的數(shù)據(jù)。

當(dāng)前解決方案的問題是它們假設(shè)錯誤計數(shù)隨著讀取干擾計數(shù)的數(shù)量均勻增加。然而，這在相同的P/E循環(huán)計數(shù)下對于閃速存儲器是大致正確的，但其在不同的P/E循環(huán)計數(shù)下對于閃速存儲器是不正確的。每當(dāng)單元讀取在高P/E循環(huán)下比在低P/E循環(huán)下大時，讀取干擾錯誤計數(shù)增加。當(dāng)閃速存儲器與更多P/E循環(huán)一起使用時，當(dāng)前解決方案失敗的 可能性較大。

即使閃存塊在相同的P/E循環(huán)計數(shù)下，相同的讀取干擾計數(shù)可引起不同的錯誤。由于讀取干擾將需要一些時間，所以兩個鄰近字線檢查之間增加的錯誤將是讀取干擾引起的錯誤加上兩個讀取干擾檢查期間滯留引起的錯誤之和。為讀取密集工作負載，兩個讀取檢查之間的滯留時間較短。然而，為了讀取稀疏工作負載，滯留時間較長。在兩個鄰近檢查期間由讀取干擾引起的錯誤增加對于讀取密集工作負載和讀取稀疏工作負載大約相同。然而，滯留時間可顯著不同，因為對于讀取稀疏工作負載的兩個鄰近檢查之間的期間可遠遠大于讀取密集工作負載。

參照圖4，示出用于解決上述問題的示例系統(tǒng)40。系統(tǒng)40包括易失性存儲器(DRAM)400和存儲器402。DRAM 400可包括LBA表410和諸如上述控制器的控制器404。存儲器402可包括多個塊、用于主機寫入的開放塊430和用于垃圾收集的開放塊440。系統(tǒng)40還包括第一計數(shù)器450和第二計數(shù)器460。計數(shù)器450和460可裝在存儲器402和/或DRAM 400上，或可選地，裝在單獨的存儲器上。

圖5是用于確定何時執(zhí)行收回功能的步驟的流程圖50。在此描述的步驟和進程的功能性可由諸如上文所述的控制器來操作。

在步驟500中，當(dāng)塊被讀取時，使對應(yīng)于塊的第一計數(shù)器增值。每次讀取至其對應(yīng)的塊后第一計數(shù)器增加，且當(dāng)?shù)谝挥嫈?shù)器達到特定的預(yù)先定義的計數(shù)數(shù)量時，檢查鄰近字線錯誤率。預(yù)先定義的計數(shù)數(shù)量可被設(shè)置為約10000次讀取或根據(jù)系統(tǒng)的特殊規(guī)格所期望的其它值。

在步驟502中，當(dāng)?shù)谝挥嫈?shù)器達到預(yù)先定義的計數(shù)數(shù)量時，使第二計數(shù)器增值。第二計數(shù)器可被配置成計數(shù)第一計數(shù)器達到預(yù)先定義的計數(shù)數(shù)量的次數(shù)(例如，每個塊已經(jīng)經(jīng)歷的讀取周期的數(shù)量)。每當(dāng)對塊的讀取命中的數(shù)量已經(jīng)達到時，第二計數(shù)器可增加1。第一計數(shù)器可以是至少14位以表示10K次讀取。第二計數(shù)器的位數(shù)可能根據(jù)系統(tǒng)需 求而小得多。我們也注意到，10K次讀取干擾是示例性而非獨有的。如本領(lǐng)域技術(shù)人員將從本文的公開所理解的，其它合適的讀取干擾計數(shù)可根據(jù)存儲器質(zhì)量和系統(tǒng)需求而被利用。

每當(dāng)?shù)谝挥嫈?shù)器達到預(yù)先定義的計數(shù)數(shù)量時，控制器可隨機選擇鄰近字線中的一個來讀取。在實施例中，覆蓋擦除狀態(tài)和其直接更高的狀態(tài)的交叉點的頁面被讀取。例如，對于2-位MLC NAND閃速存儲器，MSB頁面錯誤率被驗證，其包含擦除狀態(tài)和P1狀態(tài)之間的過渡。這種策略將被應(yīng)用于3-位TLC和每個單元可包含更多位數(shù)的未來的閃速存儲器。

在步驟504中，當(dāng)?shù)诙嫈?shù)器被增值時，確定錯誤計數(shù)，且在步驟506中，當(dāng)錯誤計數(shù)超過錯誤閾值時，啟動收回功能。

當(dāng)?shù)诙嫈?shù)數(shù)量等于1時，可比較錯誤計數(shù)與ECC的錯誤糾正能力的一半。當(dāng)其大于ECC糾正能力的一半時，當(dāng)前塊中的所有有效數(shù)據(jù)將被回收?？梢赃x擇50％，因為對于第一預(yù)先定義數(shù)量的計數(shù)讀取，錯誤計數(shù)等于大于一半的ECC糾正能力，很可能在第二預(yù)先定義數(shù)量的計數(shù)讀取后錯誤計數(shù)將大于ECC糾正能力。因此，數(shù)據(jù)需要被收回。應(yīng)注意的是，選擇ECC糾正能力的一半的錯誤閾值可被配置成取決于系統(tǒng)需求的其它值。

當(dāng)?shù)诙嫈?shù)器大于1時，控制器可通過將當(dāng)前檢查的總的錯誤計數(shù)除以第二計數(shù)器的值來計算歷史上每個預(yù)先定義的計數(shù)數(shù)量的讀取的平均錯誤計數(shù)。當(dāng)總的錯誤計數(shù)大于錯誤閾值(例如，70％的ECC糾正能力)，塊中的所有有效數(shù)據(jù)將像當(dāng)前SPRD解決方案一樣被回收。另外，控制器可計算系統(tǒng)在以往可容忍的錯誤的數(shù)量以預(yù)測在下一個鄰近檢查期間將被新引入的新的錯誤。最大的可容忍錯誤計數(shù)為ECC糾正能力和到目前為止已經(jīng)累積的總錯誤之差。該差可通過用于額外的設(shè)計裕度的0和1之間的系數(shù)(K)來調(diào)制。如果在歷史上的每個周期(例如，10K次讀取)的平均錯誤增加大于ECC還可容忍的額外錯誤， 則當(dāng)前塊中的所有有效數(shù)據(jù)將被收回，因為不能保證錯誤計數(shù)還能小于ECC糾正能力。另外，控制器可等待在另一個周期后檢查鄰近錯誤計數(shù)。

額外閾值可被設(shè)置，諸如最高錯誤閾值和最低錯誤閾值。例如，當(dāng)最高錯誤閾值被設(shè)置在大約70％時，最低錯誤閾值可被設(shè)置為不同(例如，50％)。對于在第一計數(shù)器第一次達到預(yù)先定義數(shù)量的計數(shù)讀取后的每次檢查，如果總的錯誤計數(shù)小于最低錯誤閾值，則不會觸發(fā)讀取干擾收回。如果原始錯誤計數(shù)器大于最高錯誤閾值，則讀取干擾收回必定被觸發(fā)，如果總錯誤在最低錯誤閾值和最高錯誤閾值之間，當(dāng)該塊的P/E計數(shù)小于特定閾值時，沒有數(shù)據(jù)回收。否則，數(shù)據(jù)可被回收。

圖6是本文公開的方法的實施例中的示例步驟的算法60。為了說明性目的，在算法60中選擇閾值和預(yù)先定義的計數(shù)數(shù)量的值，本領(lǐng)域技術(shù)人員將理解的是，基于存儲器裝置的質(zhì)量和系統(tǒng)需求可選擇可選值。

首先，讀取閃存頁面，第一計數(shù)器(計數(shù)器-A)被增值。該進程被重復(fù)直到第一計數(shù)器達到預(yù)先定義的計數(shù)數(shù)量(例如，10000)。當(dāng)?shù)谝挥嫈?shù)器達到預(yù)先定義的計數(shù)數(shù)量時，第一計數(shù)器被重置(例如，設(shè)置為0)且第二計數(shù)器(計數(shù)器-B)被增值。然后，原始錯誤被檢查。

然后，確定第二計數(shù)器是否等于1。如果是，則比較原始錯誤與錯誤閾值(例如，40％的ECC能力)，如果原始錯誤超過該閾值，則第二計數(shù)器被重置(例如，設(shè)置為0)且塊中的所有有效數(shù)據(jù)被收回。

如果第二計數(shù)器不等于1，或如果原始錯誤不大于閾值，則每10000次讀取的平均錯誤被計算為原始錯誤計數(shù)除以第二計數(shù)器的值。然后，確定原始錯誤是否超過錯誤閾值。如果是，則第二計時器被重置且塊中的所有有效數(shù)據(jù)被收回。如果否，比較平均錯誤計數(shù)與K×(ECC能力-原始錯誤)的值。如果平均錯誤計數(shù)超過該錯誤閾值，則第二計時器被重置且塊中的所有有效數(shù)據(jù)被收回。如果否，則進程在不啟動收 回功能的情況下繼續(xù)。

本文公開的系統(tǒng)、裝置和方法幫助更準確地預(yù)測何時收回數(shù)據(jù)以及是否收回數(shù)據(jù)。錯誤的所有精確數(shù)量可以是可配置的。而且應(yīng)該注意的是，塊可處于超級塊水平，其中，多個塊可形成讀取(例如，命中塊的10K次讀取)的一個超級塊。

盡管為了清楚說明的目的已經(jīng)相當(dāng)詳細地描述了前述實施例，但本發(fā)明不限于提供的細節(jié)。存在許多實施本發(fā)明的可選方法。公開的實施例是說明性的且不是限制性的。