本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，尤其涉及一種集成電路的驗(yàn)證方法及裝置。

背景技術(shù)：

集成電路驗(yàn)證是集成電路設(shè)計(jì)中不可或缺的重要組成部分，它用于判別設(shè)計(jì)規(guī)范和實(shí)現(xiàn)之間是否一致，確保實(shí)際設(shè)計(jì)實(shí)現(xiàn)規(guī)范文檔中所描述的功能，發(fā)現(xiàn)功能模塊中存在的邏輯缺陷，保證設(shè)計(jì)邏輯的正確性。隨著集成電路產(chǎn)業(yè)的迅速發(fā)展，集成電路設(shè)計(jì)的多樣性和復(fù)雜性程度也越來(lái)越高，而傳統(tǒng)工程驗(yàn)證方法處理的設(shè)計(jì)規(guī)模和效率的增長(zhǎng)落后于開(kāi)發(fā)規(guī)模的增長(zhǎng)，使得集成電路驗(yàn)證面臨的困難也越來(lái)越大。

目前，對(duì)于集成電路的驗(yàn)證方法主要有動(dòng)態(tài)仿真和形式驗(yàn)證兩種手段，其中，基于動(dòng)態(tài)仿真的驗(yàn)證方法是：在集成電路的連接一端上輸入各種測(cè)試信號(hào)，在連接的另一端進(jìn)行檢測(cè)；通過(guò)對(duì)比二者是否一致來(lái)證明連接的正確性；基于形式驗(yàn)證的驗(yàn)證方法是：預(yù)先編寫(xiě)好約束條件，算法通過(guò)約束條件遍歷集成電路的各種情況，確認(rèn)在約束條件下，集成連接總是能夠滿(mǎn)足，從而證明集成的正確性。

在實(shí)現(xiàn)本發(fā)明的過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問(wèn)題：

由于動(dòng)態(tài)仿真的驗(yàn)證方法對(duì)輸入的測(cè)試信號(hào)依賴(lài)性很強(qiáng)，而測(cè)試信號(hào)的類(lèi)型有可能不夠全面，因此動(dòng)態(tài)仿真的驗(yàn)證方法會(huì)存在驗(yàn)證結(jié)果不可信的情況，即：驗(yàn)證結(jié)果雖然為通過(guò)，但是在實(shí)際連接中會(huì)存在錯(cuò)誤，因此采用動(dòng)態(tài)仿真的驗(yàn)證方法，其驗(yàn)證結(jié)果的置信度不能達(dá)到100％；對(duì)于形式驗(yàn)證的方法，如果集成電路設(shè)計(jì)規(guī)模過(guò)大，會(huì)出現(xiàn)耗時(shí)過(guò)長(zhǎng)，或者算法不能收斂的情況。

技術(shù)實(shí)現(xiàn)要素：

為解決現(xiàn)有存在的技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供一種集成電路的驗(yàn)證方法及裝置，不僅能夠提高集成電路驗(yàn)證結(jié)果的置信度，而且還能夠提高集成電路 的驗(yàn)證效率。

為達(dá)到上述目的，本發(fā)明實(shí)施例的技術(shù)方案是這樣實(shí)現(xiàn)的：

本發(fā)明實(shí)施例提供一種集成電路的驗(yàn)證方法，包括：

獲取集成電路的各個(gè)待驗(yàn)文件中的待驗(yàn)端口；

根據(jù)全部所述待驗(yàn)文件的待驗(yàn)端口確定所述集成電路的端口路徑；

當(dāng)在所述集成電路的端口路徑中查找到預(yù)設(shè)匹配的起點(diǎn)和終點(diǎn)時(shí)，判定所述集成電路連接通過(guò)。

在上述實(shí)施例中，所述獲取集成電路的各個(gè)待驗(yàn)文件中的待驗(yàn)端口，包括：

從預(yù)先設(shè)定的文件列表中選擇一個(gè)未驗(yàn)證的文件作為當(dāng)前待驗(yàn)文件；

獲取所述當(dāng)前待驗(yàn)文件的全部待驗(yàn)端口。

在上述實(shí)施例中，所述根據(jù)全部所述待驗(yàn)文件的待驗(yàn)端口確定所述集成電路的端口路徑，包括：

在全部所述待驗(yàn)端口中選擇一個(gè)未驗(yàn)證的端口作為當(dāng)前待驗(yàn)端口；

確定所述當(dāng)前待驗(yàn)端口的端口路徑；

根據(jù)全部當(dāng)前待驗(yàn)端口的端口路徑，確定集成電路的端口路徑。

在上述實(shí)施例中，所述確定所述當(dāng)前待驗(yàn)端口的端口路徑，包括：

將所述當(dāng)前待驗(yàn)端口作為關(guān)鍵字在所述當(dāng)前待驗(yàn)文件中進(jìn)行查找，確定所述當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例；

確定通過(guò)所述當(dāng)前待驗(yàn)端口與所述當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口；

根據(jù)與所述當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口，確定所述當(dāng)前待驗(yàn)端口的端口路徑。

在上述實(shí)施例中，在所述確定所述當(dāng)前待驗(yàn)端口的端口路徑之前，所述方法還包括：

判斷所述當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例被預(yù)設(shè)的頂層實(shí)例調(diào)用的深度是否大于預(yù)先設(shè)置的深度閾值；

若是，則結(jié)束確定所述當(dāng)前待驗(yàn)端口的端口路徑。

本發(fā)明實(shí)施例提供一種集成電路的驗(yàn)證裝置，包括：

獲取單元，用于獲取集成電路的各個(gè)待驗(yàn)文件中的待驗(yàn)端口，將所述待驗(yàn) 端口發(fā)送給確定單元；

所述確定單元，用于根據(jù)全部所述待驗(yàn)端口確定所述集成電路的端口路徑，將所述集成電路的端口路徑發(fā)送給判定單元；

所述判定單元，用于當(dāng)在所述集成電路的端口路徑中查找到預(yù)設(shè)匹配的起點(diǎn)和終點(diǎn)時(shí)，判定所述集成電路連接通過(guò)。

在上述實(shí)施例中，所述獲取單元，包括：

第一選擇子單元，用于從預(yù)先設(shè)定的文件列表中選擇一個(gè)未驗(yàn)證的文件作為當(dāng)前待驗(yàn)文件，將所述當(dāng)前待驗(yàn)文件發(fā)送給獲取子單元；

所述獲取子單元，用于獲取所述當(dāng)前待驗(yàn)文件的全部待驗(yàn)端口。

在上述實(shí)施例中，所述確定單元包括：

第二選擇子單元，用于在全部所述待驗(yàn)端口中選擇一個(gè)未驗(yàn)證的端口作為當(dāng)前待驗(yàn)端口，將所述當(dāng)前待驗(yàn)端口發(fā)送給確定子單元；

所述確定子單元，用于確定所述當(dāng)前待驗(yàn)端口的端口路徑；根據(jù)全部當(dāng)前待驗(yàn)端口的端口路徑，確定集成電路的端口路徑。

在上述實(shí)施例中，所述確定單元，還用于將所述當(dāng)前待驗(yàn)端口作為關(guān)鍵字在所述當(dāng)前待驗(yàn)文件中進(jìn)行查找，確定所述當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例；確定通過(guò)所述當(dāng)前待驗(yàn)端口與所述當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口；根據(jù)與所述當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口，確定所述當(dāng)前待驗(yàn)端口的端口路徑。

在上述實(shí)施例中，所述判定單元，還用于判斷所述當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例被預(yù)設(shè)的頂層實(shí)例調(diào)用的深度是否大于預(yù)先設(shè)置的深度閾值；若是，則結(jié)束確定所述當(dāng)前待驗(yàn)端口的端口路徑。

由此可見(jiàn)，在本發(fā)明實(shí)施例的技術(shù)方案中，首先獲取集成電路的各個(gè)待驗(yàn)文件中的全部待驗(yàn)端口，然后根據(jù)全部待驗(yàn)端口確定集成電路的端口路徑，當(dāng)在集成電路的端口路徑中查找到預(yù)設(shè)匹配的起點(diǎn)和終點(diǎn)時(shí)，判定集成電路連接通過(guò)。在本發(fā)明實(shí)施例的技術(shù)方案中，不需要在集成電路連接的一端輸入各種測(cè)試信號(hào)，也無(wú)需預(yù)先編寫(xiě)約束條件；相反，在現(xiàn)有技術(shù)中，動(dòng)態(tài)仿真的驗(yàn)證方法對(duì)輸入的測(cè)試信號(hào)依賴(lài)性很強(qiáng)，其驗(yàn)證結(jié)果的置信度不能達(dá)到100％，而形式驗(yàn)證的方法不能適用于大規(guī)模設(shè)計(jì)電路。因此，和現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例提出的集成電路的驗(yàn)證方法和裝置，不僅能夠提高集成電路驗(yàn)證結(jié)果的置 信度，而且還能夠提高集成電路的驗(yàn)證效率；并且，實(shí)現(xiàn)起來(lái)簡(jiǎn)單方便，便于普及，適用范圍更廣。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例中集成電路的驗(yàn)證方法的實(shí)現(xiàn)流程示意圖；

圖2為本發(fā)明實(shí)施例中獲取各個(gè)待驗(yàn)文件的待驗(yàn)端口的實(shí)現(xiàn)方法流程示意圖；

圖3為本發(fā)明實(shí)施例中確定集成電路的端口路徑的實(shí)現(xiàn)方法流程示意圖；

圖4為本發(fā)明實(shí)施例中當(dāng)前待驗(yàn)端口的第一種連接關(guān)系的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例中當(dāng)前待驗(yàn)端口的第二種連接關(guān)系的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例中當(dāng)前待驗(yàn)端口的第三種連接關(guān)系的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例中確定當(dāng)前待驗(yàn)端口的端口路徑的實(shí)現(xiàn)方法流程示意圖；

圖8為本發(fā)明實(shí)施例中結(jié)束確定端口路徑的第一種情況的結(jié)構(gòu)示意圖；

圖9為本發(fā)明實(shí)施例中結(jié)束確定端口路徑的第二種情況的結(jié)構(gòu)示意圖；

圖10為本發(fā)明實(shí)施例中確定集成電路的端口路徑的結(jié)構(gòu)示意圖；

圖11為本發(fā)明實(shí)施例中集成電路的驗(yàn)證裝置的組成結(jié)構(gòu)示意圖。

具體實(shí)施方式

在本發(fā)明的各種實(shí)施例中，圖1為本發(fā)明實(shí)施例中集成電路的驗(yàn)證方法的實(shí)現(xiàn)流程示意圖，如圖1所示，該驗(yàn)證方法包括以下步驟：

步驟101、獲取集成電路的各個(gè)待驗(yàn)文件中的待驗(yàn)端口。

在本發(fā)明的具體實(shí)施例中，所述待驗(yàn)端口包括：輸入端口、輸出端口和輸入輸出端口。

veriloghdl(hardwaredescriptionlanguage)是一種以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語(yǔ)言，用它可以表示包括組合邏輯器件和時(shí)序邏輯器件的邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。

使用veriloghdl描述硬件電路的基本設(shè)計(jì)單元是模塊(module)，構(gòu)建復(fù)雜的電子電路，主要是通過(guò)模塊的相互連接和調(diào)用來(lái)實(shí)現(xiàn)的。veriloghdl中的模塊能夠提供輸入端口、輸出端口以及輸入輸出端口，在veriloghdl可以通過(guò)將一個(gè)模塊實(shí)例化來(lái)調(diào)用其他模塊，也可以被其他模塊實(shí)例化后調(diào)用。因此，本發(fā)明實(shí)施例利用veriloghdl中的模塊提供輸入端口、輸出端口以及輸入輸出端口。

圖2為本發(fā)明實(shí)施例中獲取各個(gè)待驗(yàn)文件的待驗(yàn)端口的實(shí)現(xiàn)方法流程示意圖，如圖2所示，獲取待驗(yàn)端口的實(shí)現(xiàn)方法包括以下步驟：

步驟101a、在預(yù)先設(shè)定的文件列表中選擇一個(gè)未驗(yàn)證的文件作為當(dāng)前待驗(yàn)文件。

通常情況下，集成電路的設(shè)計(jì)文件包括：頂層代碼文件、引腳代碼文件、引腳控制代碼文件以及核心實(shí)體代碼文件等。在本發(fā)明的具體實(shí)施例中，可以通過(guò)腳本在預(yù)先設(shè)定的文件列表中選擇一個(gè)當(dāng)前待驗(yàn)文件，由于目前集成電路的設(shè)計(jì)普遍采用自上而下(top-down)的設(shè)計(jì)方法，因此，在本步驟中，腳本首先可以選擇文件列表中的top文件作為當(dāng)前待驗(yàn)文件。

步驟101b、獲取當(dāng)前待驗(yàn)文件的全部待驗(yàn)端口。

在本步驟中，采用ieee標(biāo)準(zhǔn)中的正則表達(dá)式對(duì)當(dāng)前待驗(yàn)文件進(jìn)行匹配，可以獲取當(dāng)前待驗(yàn)文件的全部待驗(yàn)端口，其中，所述待驗(yàn)端口包括輸入端口、輸出端口和輸入輸出端口。

步驟102、根據(jù)全部待驗(yàn)文件的待驗(yàn)端口確定集成電路的端口路徑。

圖3為本發(fā)明實(shí)施例中確定集成電路的端口路徑的實(shí)現(xiàn)方法流程示意圖，如圖3所示，確定集成電路的端口路徑的方法包括以下步驟：

步驟102a、在當(dāng)前待驗(yàn)文件的全部待驗(yàn)端口中選擇一個(gè)未驗(yàn)證的端口作為當(dāng)前待驗(yàn)端口。

在本步驟中，可以通過(guò)腳本在當(dāng)前待驗(yàn)文件的全部待驗(yàn)端口中選擇一個(gè)未驗(yàn)證的端口作為當(dāng)前待驗(yàn)端口。例如，可以選擇當(dāng)前待驗(yàn)文件中的輸入端口a作為當(dāng)前待驗(yàn)端口。

步驟102b、確定當(dāng)前待驗(yàn)端口的端口路徑。

在本發(fā)明的具體實(shí)施例中，當(dāng)前待驗(yàn)端口在當(dāng)前待驗(yàn)文件中可以有三種連接關(guān)系。

圖4為本發(fā)明實(shí)施例中當(dāng)前待驗(yàn)端口的第一種連接關(guān)系的結(jié)構(gòu)示意圖，如圖4所示，當(dāng)前待驗(yàn)端口a為實(shí)例a的輸入端口，端口b為實(shí)例b的輸出端口；實(shí)例a與實(shí)例b的調(diào)用關(guān)系是：實(shí)例a調(diào)用實(shí)例b；當(dāng)前待驗(yàn)端口a在當(dāng)前待驗(yàn)文件中的連接關(guān)系是：實(shí)例a的輸入端口a與實(shí)例b的輸出端口b相連，可以表示為：實(shí)例a.實(shí)例b.輸出端口b→實(shí)例a.輸入端口a。

圖5為本發(fā)明實(shí)施例中當(dāng)前待驗(yàn)端口的第二種連接關(guān)系的結(jié)構(gòu)示意圖，如圖5所示，當(dāng)前待驗(yàn)端口a為實(shí)例a的輸入端口，端口b為實(shí)例b的輸出端口；實(shí)例a與實(shí)例b的調(diào)用關(guān)系是：實(shí)例a調(diào)用實(shí)例b；當(dāng)前待驗(yàn)端口a在當(dāng)前待驗(yàn)文件中的連接關(guān)系是：實(shí)例a的輸入端口a通過(guò)反相器和緩存器與實(shí)例b的輸出端口b相連，可以表示為：實(shí)例a.實(shí)例b.輸出端口b→反相器→緩存器→實(shí)例a.輸入端口a。

圖6為本發(fā)明實(shí)施例中當(dāng)前待驗(yàn)端口的第三種連接關(guān)系的結(jié)構(gòu)示意圖，如圖6所示，當(dāng)前待驗(yàn)端口a為實(shí)例a的輸入端口，實(shí)例a中包括組合邏輯或時(shí)序邏輯，當(dāng)前待驗(yàn)端口a在當(dāng)前待驗(yàn)文件中的連接關(guān)系是：實(shí)例a的輸入端口a與實(shí)例a中的組合邏輯或時(shí)序邏輯相連。

圖7為本發(fā)明實(shí)施例中確定當(dāng)前待驗(yàn)端口的端口路徑的實(shí)現(xiàn)方法流程示意圖，如圖7所示，確定端口路徑的方法包括以下步驟：

步驟102b_1、將當(dāng)前待驗(yàn)端口作為關(guān)鍵字在當(dāng)前待驗(yàn)文件中進(jìn)行查找，確定當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例。

在本發(fā)明的具體實(shí)施例中，還可以采用ieee標(biāo)準(zhǔn)中的正則表達(dá)式對(duì)當(dāng)前待驗(yàn)文件進(jìn)行匹配，獲取當(dāng)前待驗(yàn)文件中的全部實(shí)例，以及與各個(gè)實(shí)例相對(duì)應(yīng)的端口列表。因此，在本步驟中，將當(dāng)前待驗(yàn)端口作為關(guān)鍵字在當(dāng)前待驗(yàn)文件中進(jìn)行查找，可以確定當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例。舉例說(shuō)明，假設(shè)當(dāng)前待驗(yàn)端口為輸入端口a，在本發(fā)明的具體實(shí)施例中，可以將輸入端口a作為關(guān)鍵字在當(dāng)前待驗(yàn)文件中進(jìn)行查找，可以確定輸入端口a所在的當(dāng)前實(shí)例為實(shí)例a。

步驟102b_2、確定通過(guò)當(dāng)前待驗(yàn)端口與當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口。

在本步驟中，可以采用現(xiàn)有技術(shù)中實(shí)例調(diào)用的分析方法，確定通過(guò)當(dāng)前待 驗(yàn)端口與當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口。例如，通過(guò)當(dāng)前待驗(yàn)端口a與當(dāng)前實(shí)例a進(jìn)行實(shí)例調(diào)用的實(shí)例和端口為實(shí)例b和輸出端口b，在本步驟中，確定通過(guò)當(dāng)前待驗(yàn)端口與當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口分別為實(shí)例b和輸出端口b。

步驟102b_3、根據(jù)與當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口，確定當(dāng)前待驗(yàn)端口的端口路徑。

在本步驟中，在確定了與當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口之后，就可以根據(jù)該實(shí)例和端口確定當(dāng)前待驗(yàn)端口的端口路徑。例如，實(shí)例b通過(guò)輸出端口b和當(dāng)前實(shí)例a的輸入端口a與當(dāng)前實(shí)例a進(jìn)行實(shí)例調(diào)用，在本步驟中，可以確定當(dāng)前待驗(yàn)端口a的端口路徑為：實(shí)例b.輸出端口b→實(shí)例a.輸入端口a。

進(jìn)一步的，在本發(fā)明的具體實(shí)施例中，還可以將緩存器和輸入端口a，或者，將反相器和輸入端口a作為關(guān)鍵字在當(dāng)前待驗(yàn)文件中進(jìn)行查找，從而可以確定實(shí)例a的輸入端口a是否通過(guò)緩存器或者反相器連接到了其他實(shí)例中。例如，假設(shè)當(dāng)前實(shí)例a的輸入端口a通過(guò)緩存器的輸出端口c和輸入端口c1連接到了實(shí)例b的輸出端口b上，因此，可以將緩存器buf和輸入端口a作為關(guān)鍵字在當(dāng)前待驗(yàn)文件中進(jìn)行查找，當(dāng)查找到buf(c，a)時(shí)，可以首先確定當(dāng)前實(shí)例a的輸入端口a連接到了緩存器的輸出端口c上，然后再將緩存器的輸入端口c1作為關(guān)鍵字在當(dāng)前待驗(yàn)文件中進(jìn)行查找，進(jìn)一步可以確定緩存器通過(guò)輸入端口c1連接到了實(shí)例b的輸出端口b，因此，可以確定當(dāng)前待驗(yàn)端口a的路徑為：實(shí)例b.輸出端口b→緩存器.輸入端口c1→緩存器.輸出端口c→實(shí)例a.輸入端口a。

圖8為本發(fā)明實(shí)施例中結(jié)束確定端口路徑的第一種情況的結(jié)構(gòu)示意圖，如圖8所示，當(dāng)前待驗(yàn)端口a為實(shí)例a的輸入端口，實(shí)例a、實(shí)例c以及組合邏輯或時(shí)序邏輯的調(diào)用關(guān)系是：實(shí)例c調(diào)用實(shí)例c以及組合邏輯或時(shí)序邏輯。在本發(fā)明的具體實(shí)施例中，在將當(dāng)前待驗(yàn)端口a作為關(guān)鍵字在當(dāng)前待驗(yàn)文件中進(jìn)行查找時(shí)，如果當(dāng)前待驗(yàn)端口a連接到了實(shí)例a中的組合邏輯或時(shí)序邏輯中時(shí)，則結(jié)束確定當(dāng)前待驗(yàn)端口a的端口路徑的流程。也就是說(shuō)，如果當(dāng)前待驗(yàn)端口a連接到了實(shí)例a中的組合邏輯或時(shí)序邏輯中，可以將該組合邏輯或者時(shí)序邏輯作為當(dāng)前待驗(yàn)端口a的端口路徑的一個(gè)終點(diǎn)。

圖9為本發(fā)明實(shí)施例中結(jié)束確定端口路徑的第二種情況的結(jié)構(gòu)示意圖，如圖9所示，當(dāng)前待驗(yàn)端口a1為實(shí)例a的輸出端口，端口t1為當(dāng)前待驗(yàn)文件中頂層實(shí)例(即實(shí)例top)的輸入端口；實(shí)例a與實(shí)例top的調(diào)用關(guān)系是：實(shí)例top調(diào)用實(shí)例a；當(dāng)前待驗(yàn)端口a在當(dāng)前待驗(yàn)文件中的連接關(guān)系是：實(shí)例a的輸出端口a1與實(shí)例top的輸入端口t1相連。在本發(fā)明的具體實(shí)施例中，如果當(dāng)前實(shí)例被實(shí)例top調(diào)用，則在獲取到當(dāng)前待驗(yàn)端口的端口路徑之后，可以將實(shí)例top的輸入端口t1作為當(dāng)前待驗(yàn)端口的端口路徑的一個(gè)終端。

步驟102c、根據(jù)全部當(dāng)前待驗(yàn)端口的端口路徑，確定集成電路的端口路徑。

在本步驟中，在確定全部當(dāng)前待驗(yàn)端口的端口路徑之后，可以根據(jù)全部當(dāng)前待驗(yàn)端口的端口路徑，確定集成電路的端口路徑。

圖10為本發(fā)明實(shí)施例中確定集成電路的端口路徑的結(jié)構(gòu)示意圖，如圖10所示，端口a為實(shí)例a的輸入端口，端口a1為實(shí)例a的輸出端口；端口b為實(shí)例b的輸出端口；端口d為實(shí)例d的輸入端口；實(shí)例a、實(shí)例b和實(shí)例d的調(diào)用關(guān)系是：實(shí)例d調(diào)用實(shí)例a和實(shí)例b；實(shí)例a的輸入端口a的端口路徑為：實(shí)例a的輸入端口a與實(shí)例b的輸出端口b相連，即：實(shí)例d.實(shí)例b.輸出端口b→實(shí)例d.實(shí)例a.輸入端口a；實(shí)例a的輸出端口a1的端口路徑為：實(shí)例a的輸出端口a1與實(shí)例d的輸入端口d相連，即：實(shí)例d.實(shí)例a.輸出端口a1→實(shí)例d.輸入端口d，在本步驟中，可以將實(shí)例a的輸入端口a和輸出端口a1兩個(gè)端口路徑合并為一個(gè)端口路徑，即：實(shí)例d.實(shí)例b.輸出端口b→實(shí)例d.實(shí)例a.輸入端口a→實(shí)例d.實(shí)例a.輸出端口a1→實(shí)例d.輸入端口d。

根據(jù)上述的描述可知，通過(guò)上述的步驟102a～102c，可以根據(jù)全部待驗(yàn)端口確定集成電路的端口路徑，由此可見(jiàn)，在本發(fā)明的具體實(shí)施方式中，需要在集成電路連接的一端輸入各種測(cè)試信號(hào)，也無(wú)需預(yù)先編寫(xiě)約束條件，因此，和現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例提出的集成電路的驗(yàn)證方法，不僅能夠提高集成電路驗(yàn)證結(jié)果的置信度，而且還能夠提高集成電路的驗(yàn)證效率。

較佳地，在本發(fā)明的具體實(shí)施例中，還可以預(yù)先設(shè)置實(shí)例分析的深度閾值。例如，在一個(gè)集成電路的設(shè)計(jì)中只有從頂層實(shí)例起向下的三層實(shí)例和管腳相關(guān)，則在本發(fā)明的具體實(shí)施例中，可以將所述深度閾值設(shè)置為3，如果一個(gè)集成電路的設(shè)計(jì)中從頂層實(shí)例起向下的四層實(shí)例和管腳相關(guān)，則在本發(fā)明的具體實(shí)施例中，可以將所述深度閾值設(shè)置為4。

因此，在確定當(dāng)前待驗(yàn)端口的端口路徑之前，可以首先判斷當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例被預(yù)設(shè)的頂層實(shí)例調(diào)用的深度是否大于所述深度閾值，若是，則結(jié)束確定當(dāng)前待驗(yàn)端口的端口路徑的流程；否則，確定當(dāng)前待驗(yàn)端口的端口路徑。

步驟103、當(dāng)在集成電路的端口路徑中查找到預(yù)設(shè)匹配的起點(diǎn)和終點(diǎn)時(shí)，確定集成電路連接通過(guò)。

在本發(fā)明的具體實(shí)施例中，在確定集成電路的端口路徑之后，可以將預(yù)設(shè)匹配的起點(diǎn)和終端在集成電路的端口路徑中進(jìn)行查找，當(dāng)查找成功時(shí)，確定集成電路連接通過(guò)；否則，確定集成電路連接不通過(guò)。

具體地，可以在集成電路的輸入端輸入預(yù)設(shè)匹配的起點(diǎn)，然后在集成電路的端口路徑中進(jìn)行查找，當(dāng)查找到預(yù)設(shè)匹配的終點(diǎn)時(shí)，則確定集成電路連接通過(guò)；當(dāng)沒(méi)有查找到預(yù)設(shè)匹配的終點(diǎn)時(shí)，則確定集成電路連接不通過(guò)。

本發(fā)明實(shí)施例提出的集成電路的驗(yàn)證方法，不需要在集成電路連接的一端輸入各種測(cè)試信號(hào)，也無(wú)需預(yù)先編寫(xiě)約束條件，因此，和現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例提出的集成電路的驗(yàn)證方法，不僅能夠提高集成電路驗(yàn)證結(jié)果的置信度，而且還能夠提高集成電路的驗(yàn)證效率；并且，實(shí)現(xiàn)起來(lái)簡(jiǎn)單方便，便于普及，適用范圍更廣。

圖11為本發(fā)明實(shí)施例中集成電路的驗(yàn)證裝置的組成結(jié)構(gòu)示意圖，如圖11所示，該驗(yàn)證裝置包括：獲取單元1101、確定單元1102和判定單元1103；其中，

所述獲取單元1101，用于獲取集成電路的各個(gè)待驗(yàn)文件中的待驗(yàn)端口，將所述待驗(yàn)端口發(fā)送給所述確定單元1102；

所述確定單元1102，用于根據(jù)全部所述待驗(yàn)端口確定所述集成電路的端口路徑，將所述集成電路的端口路徑發(fā)送給所述判定單元1103；

所述判定單元1103，用于當(dāng)在所述集成電路的端口路徑中查找到預(yù)設(shè)匹配的起點(diǎn)和終點(diǎn)時(shí)，判定所述集成電路連接通過(guò)。

進(jìn)一步的，所述獲取單元1101，包括：

第一選擇子單元11011，用于從預(yù)先設(shè)定的文件列表中選擇一個(gè)未驗(yàn)證的文件作為當(dāng)前待驗(yàn)文件，將所述當(dāng)前待驗(yàn)文件發(fā)送給獲取子單元11012；

所述獲取子單元11012，用于獲取所述當(dāng)前待驗(yàn)文件的全部待驗(yàn)端口。

進(jìn)一步的，所述確定單元1102包括：

第二選擇子單元11021，用于在全部所述待驗(yàn)端口中選擇一個(gè)未驗(yàn)證的端口作為當(dāng)前待驗(yàn)端口，將所述當(dāng)前待驗(yàn)端口發(fā)送給確定子單元11022；

所述確定子單元11022，用于確定所述當(dāng)前待驗(yàn)端口的端口路徑；根據(jù)全部當(dāng)前待驗(yàn)端口的端口路徑，確定集成電路的端口路徑。

進(jìn)一步的，所述確定單元1102，還用于將所述當(dāng)前待驗(yàn)端口作為關(guān)鍵字在所述當(dāng)前待驗(yàn)文件中進(jìn)行查找，確定所述當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例；確定通過(guò)所述當(dāng)前待驗(yàn)端口與所述當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口；根據(jù)與所述當(dāng)前實(shí)例進(jìn)行實(shí)例調(diào)用的實(shí)例和端口，確定所述當(dāng)前待驗(yàn)端口的端口路徑。

進(jìn)一步的，所述判定單元1103，還用于判斷所述當(dāng)前待驗(yàn)端口所在的當(dāng)前實(shí)例被預(yù)設(shè)的頂層實(shí)例調(diào)用的深度是否大于預(yù)先設(shè)置的深度閾值；若是，則結(jié)束確定所述當(dāng)前待驗(yàn)端口的端口路徑。

在實(shí)際應(yīng)用中，所述獲取單元1101、確定單元1102和判定單元1103均可由位于集成電路設(shè)計(jì)器的中央處理器(cpu)、微處理器(mpu)、數(shù)字信號(hào)處理器(dsp)、或現(xiàn)場(chǎng)可編程門(mén)陣列(fpga)等實(shí)現(xiàn)。

本發(fā)明實(shí)施例提出的集成電路的驗(yàn)證裝置，不需要在集成電路連接的一端輸入各種測(cè)試信號(hào)，也無(wú)需預(yù)先編寫(xiě)約束條件，因此，和現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例提出的集成電路的驗(yàn)證裝置，不僅能夠提高集成電路驗(yàn)證結(jié)果的置信度，而且還能夠提高集成電路的驗(yàn)證效率；并且，實(shí)現(xiàn)起來(lái)簡(jiǎn)單方便，便于普及，適用范圍更廣。

本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本發(fā)明的實(shí)施例可提供為方法、系統(tǒng)、或計(jì)算機(jī)程序產(chǎn)品。因此，本發(fā)明可采用硬件實(shí)施例、軟件實(shí)施例、或結(jié)合軟件和硬件方面的實(shí)施例的形式。而且，本發(fā)明可采用在一個(gè)或多個(gè)其中包含有計(jì)算機(jī)可用程序代碼的計(jì)算機(jī)可用存儲(chǔ)介質(zhì)(包括但不限于磁盤(pán)存儲(chǔ)器和光學(xué)存儲(chǔ)器等)上實(shí)施的計(jì)算機(jī)程序產(chǎn)品的形式。

本發(fā)明是參照根據(jù)本發(fā)明實(shí)施例的方法、設(shè)備(系統(tǒng))、和計(jì)算機(jī)程序產(chǎn)品的流程圖和/或方框圖來(lái)描述的。應(yīng)理解可由計(jì)算機(jī)程序指令實(shí)現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié) 合。可提供這些計(jì)算機(jī)程序指令到通用計(jì)算機(jī)、專(zhuān)用計(jì)算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個(gè)機(jī)器，使得通過(guò)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的裝置。

這些計(jì)算機(jī)程序指令也可存儲(chǔ)在能引導(dǎo)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備以特定方式工作的計(jì)算機(jī)可讀存儲(chǔ)器中，使得存儲(chǔ)在該計(jì)算機(jī)可讀存儲(chǔ)器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能。

這些計(jì)算機(jī)程序指令也可裝載到計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備上，使得在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，從而在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行的指令提供用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的步驟。

以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。