本發(fā)明涉及電路保護(hù)技術(shù)，尤其涉及一種集成電路(IC，IntegratedCircuit)的保護(hù)方法、電路及集成電路。

背景技術(shù)：
隨著電子工業(yè)的迅猛發(fā)展，越來(lái)越多的集成電路被應(yīng)用于各種通信、電子設(shè)備。集成電路是將晶體管、二極管等等有源元件和電阻器、電容器等無(wú)源元件，按照一定的電路互連，集成在一塊晶圓(wafer)上。大多數(shù)集成電路的晶圓采用P型摻雜襯底(P-sub，P-typedopingsubstrate)，該P(yáng)-sub通常默認(rèn)連接電源地(接地)。在集成電路輸入負(fù)電壓如輸入電壓為-6V，該集成電路的晶圓中P-sub接地，N阱(Nwell)接入的電壓為輸入電壓時(shí)，集成電路中的PN結(jié)(PNjunction)，即P-sub與N阱之間將會(huì)產(chǎn)生正向偏置電壓，如6V的正向偏置電壓，導(dǎo)致PN結(jié)有過(guò)大電流通過(guò)，燒毀集成電路。

技術(shù)實(shí)現(xiàn)要素：
有鑒于此，為解決現(xiàn)有技術(shù)中集成電路輸入負(fù)電壓時(shí)PN結(jié)電流過(guò)大的問(wèn)題，本發(fā)明的主要目的在于提供一種集成電路的保護(hù)方法、電路及集成電路。為達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：本發(fā)明提供的一種集成電路的保護(hù)電路，該保護(hù)電路包括：電路模塊、第一隔離器件、電源地；其中，所述電路模塊，配置為將自身接地節(jié)點(diǎn)通過(guò)第一隔離器件接入電源地；所述第一隔離器件，配置為在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，將所述電路模塊的接地節(jié)點(diǎn)與電源地隔離；所述電源地，配置為提供電壓參考基點(diǎn)。本發(fā)明提供的一種集成電路，該集成電路包括：電路模塊、第一隔離器件；其中，所述電路模塊，配置為將自身接地節(jié)點(diǎn)通過(guò)第一隔離器件接入電源地；所述第一隔離器件，配置為在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，將所述電路模塊的接地節(jié)點(diǎn)與電源地隔離。本發(fā)明提供的一種集成電路的保護(hù)方法，該方法包括：在集成電路的接地節(jié)點(diǎn)與電源地之間設(shè)置第一隔離器件，所述第一隔離器件在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，將所述接地節(jié)點(diǎn)與電源地隔離。本發(fā)明提供的一種集成電路的保護(hù)電路，該電路包括：電路模塊、第二隔離器件、電源地；其中，所述電路模塊，配置為通過(guò)第二隔離器件接入輸入電壓；所述第二隔離器件，配置為在輸入電壓為負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，阻止負(fù)電壓輸入給所述電路模塊；所述電源地，配置為提供電壓參考基點(diǎn)。上述方案中，所述第二隔離器件，還配置為在輸入電壓為正電壓時(shí)處于導(dǎo)通狀態(tài)，將輸入電壓輸入給所述電路模塊。上述方案中，所述第二隔離器件為肖特基二極管，所述肖特基二極管的正極連接所述電路模塊的電壓輸入節(jié)點(diǎn)，負(fù)極連接所述電路模塊的輸入電壓需求節(jié)點(diǎn)。上述方案中，所述第二隔離器件為PMOS(P-Mental-Oxide-Semiconductor)，所述PMOS的柵極連接電源地，源極連接所述電路模塊的電壓輸入節(jié)點(diǎn)，漏極連接所述電路模塊的輸入電壓需求節(jié)點(diǎn)。本發(fā)明提供的一種集成電路，該集成電路包括：電路模塊、第二隔離器件；其中，所述電路模塊，配置為通過(guò)第二隔離器件接入輸入電壓；所述第二隔離器件，配置為在輸入電壓為負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，阻止負(fù)電壓輸入給所述電路模塊。上述方案中，所述第二隔離器件，還配置為在輸入電壓為正電壓時(shí)處于導(dǎo)通狀態(tài)，將輸入電壓輸入給所述電路模塊。上述方案中，所述第二隔離器件為肖特基二極管，所述肖特基二極管的正極連接所述電路模塊的電壓輸入節(jié)點(diǎn)，負(fù)極連接所述電路模塊的輸入電壓需求節(jié)點(diǎn)。上述方案中，所述第二隔離器件為PMOS，所述PMOS的柵極連接電源地，源極連接所述電路模塊的電壓輸入節(jié)點(diǎn)，漏極連接所述電路模塊的輸入電壓需求節(jié)點(diǎn)。本發(fā)明提供的一種集成電路的保護(hù)方法，該方法包括：在集成電路的電壓輸入節(jié)點(diǎn)設(shè)置第二隔離器件，所述第二隔離器件在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，阻止負(fù)電壓輸入集成電路。上述方案中，該方法還包括：所述第二隔離器件在集成電路輸入正電壓時(shí)處于導(dǎo)通狀態(tài)，將輸入電壓輸入集成電路。上述方案中，所述第二隔離器件為肖特基二極管或PMOS。本發(fā)明提供的集成電路的保護(hù)方法、電路及集成電路，在集成電路的接地節(jié)點(diǎn)與電源地之間設(shè)置第一隔離器件，所述第一隔離器件在集成電路輸入負(fù)電壓時(shí)將接地節(jié)點(diǎn)與電源地隔離；如此，能夠在集成電路輸入負(fù)電壓時(shí)，使集成電路的接地節(jié)點(diǎn)與電源地隔離，避免在集成電路中的PN結(jié)產(chǎn)生正向偏置電壓，從而防止PN結(jié)電流過(guò)大，保護(hù)集成電路免于燒毀。附圖說(shuō)明圖1為本發(fā)明一種實(shí)施方案實(shí)現(xiàn)的集成電路的保護(hù)電路示意圖；圖2為本發(fā)明實(shí)施例一的集成電路的保護(hù)電路示意圖；圖3為本發(fā)明實(shí)施例二的集成電路的保護(hù)電路示意圖；圖4為本發(fā)明實(shí)施例二中將第一隔離器件、穩(wěn)壓二極管、電阻與CMOS反相器電路集成在一個(gè)晶圓上的結(jié)構(gòu)示意圖；圖5為本發(fā)明另一種實(shí)施方案實(shí)現(xiàn)的集成電路的保護(hù)電路示意圖；圖6為本發(fā)明實(shí)施例三的集成電路的保護(hù)電路示意圖；圖7為本發(fā)明實(shí)施例四的集成電路的保護(hù)電路示意圖。具體實(shí)施方式下面通過(guò)附圖及具體實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明。本發(fā)明一種實(shí)施方案的基本思想是：在集成電路的接地節(jié)點(diǎn)與電源地之間設(shè)置第一隔離器件，所述第一隔離器件在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，將所述接地節(jié)點(diǎn)與電源地隔離。本發(fā)明一種實(shí)施方案實(shí)現(xiàn)的集成電路的保護(hù)電路，如圖1所示，該電路包括：電路模塊11、第一隔離器件12、電源地13；其中，所述電路模塊11，配置為將自身接地節(jié)點(diǎn)通過(guò)第一隔離器件12接入電源地13；所述第一隔離器件12，配置為在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，將所述電路模塊11的接地節(jié)點(diǎn)與電源地13隔離；所述電源地13，配置為提供電壓參考基點(diǎn)；所述第一隔離器件12，還配置為在集成電路輸入正電壓時(shí)處于導(dǎo)通狀態(tài)，將所述電路模塊11的接地節(jié)點(diǎn)與電源地13接通；所述電源地13如集成電路所在的印制電路板的地節(jié)點(diǎn)等；所述第一隔離器件12可以是二極管，如肖特基二極管，或者金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOS，Metal-Oxid-Semiconductor)，如NMOS(N-Mental-Oxide-Semiconductor)，等等；當(dāng)所述第一隔離器件12為肖特基二極管時(shí)，所述肖特基二極管的正極連接所述電路模塊11的接地節(jié)點(diǎn)，負(fù)極連接所述電源地13；當(dāng)所述第一隔離器件為NMOS時(shí)，所述NMOS的柵極連接集成電路的電壓輸入節(jié)點(diǎn)，源極連接所述電路模塊11的接地節(jié)點(diǎn)，漏極連接所述電源地13；所述電壓輸入節(jié)點(diǎn)為集成電路的輸入電壓接入端；進(jìn)一步地，所述NMOS的柵極與源極間還連接穩(wěn)壓二極管，所述穩(wěn)壓二極管配置為穩(wěn)定柵極電壓；所述NMOS的柵極與集成電路的電壓輸入節(jié)點(diǎn)之間還連接電阻，所述電阻配置為限制通過(guò)所述穩(wěn)壓二極管的電流；所述集成電路的電路模塊11可以是任何的功能電路，如反相器電路、或比較器電路、或開(kāi)關(guān)管電路等。實(shí)施例一：如圖2所示，所述集成電路的電路模塊11為互補(bǔ)金屬氧化物半導(dǎo)體(CMOS，ComplementaryMetalOxideSemiconductor)反相器電路，所述第一隔離器件為肖特基二極管D1，所述肖特基二極管D1的正極連接CMOS反相器電路的接地節(jié)點(diǎn)VSS、即所述CMOS反相器電路中NMOSM2的源極，負(fù)極連接電源地GND；所述CMOS反相器電路的電源節(jié)點(diǎn)VDD與電壓輸入節(jié)點(diǎn)VIN連接，當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入正電壓時(shí)，所述CMOS反相器電路中PMOS(P-Mental-Oxide-Semiconductor)M1截止，NMOSM2導(dǎo)通，所述肖特基二極管D1導(dǎo)通，所述NMOSM2的P-sub與電源地GND接通，在輸出節(jié)點(diǎn)VOUT輸出電壓為0；當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入負(fù)電壓時(shí)，所述CMOS反相器電路中PMOSM1導(dǎo)通，NMOSM2截止，肖特基二極管D1截止，CMOS反相器電路的接地節(jié)點(diǎn)VSS與電源地GND隔離，NMOSM2的P-sub與電源地GND隔離，在輸出節(jié)點(diǎn)VOUT輸出電壓為電壓輸入節(jié)點(diǎn)VIN的電壓，從而所述集成電路中的PN結(jié)不會(huì)產(chǎn)生正向偏置電壓，也就沒(méi)有過(guò)大電流通過(guò)所述PN結(jié)；在實(shí)施例一中，通?？梢詫⑿ぬ鼗O管D1與所述CMOS反相器電路集成在一個(gè)晶圓上，作為一個(gè)集成電路。實(shí)施例二：如圖3所示，所述集成電路的電路模塊11為CMOS反相器電路，所述第一隔離器件為NMOSM3，所述NMOSM3的源極連接CMOS反相器電路的接地節(jié)點(diǎn)VSS、即所述CMOS反相器電路中NMOSM2的源極，漏極連接電源地GND，柵極連接CMOS反相器電路的電源節(jié)點(diǎn)VDD及電壓輸入節(jié)點(diǎn)VIN，當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入正電壓時(shí)，CMOS反相器電路中PMOSM1截止，NMOSM2導(dǎo)通，NMOSM3導(dǎo)通，NMOSM2與NMOSM3的P-sub與電源地GND接通，在輸出節(jié)點(diǎn)VOUT輸出電壓為0；當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入負(fù)電壓時(shí)，CMOS反相器電路中PMOSM1導(dǎo)通，NMOSM2截止，NMOSM3截止，CMOS反相器電路的接地節(jié)點(diǎn)VSS與電源地GND隔離，NMOSM2與NMOSM3的P-sub與電源地GND隔離，在輸出節(jié)點(diǎn)VOUT輸出電壓為電壓輸入節(jié)點(diǎn)VIN的電壓，從而所述集成電路中的PN結(jié)都不會(huì)產(chǎn)生正向偏置電壓，也就沒(méi)有過(guò)大電流通過(guò)所述PN結(jié)；進(jìn)一步地，所述NMOSM3的柵極與源極間還連接穩(wěn)壓二極管D2，所述穩(wěn)壓二極管D2配置為穩(wěn)定NMOSM3的柵極電壓；所述NMOSM3的柵極與電源節(jié)點(diǎn)VDD及電壓輸入節(jié)點(diǎn)VIN之間還連接電阻R1，所述電阻R1配置為限制通過(guò)所述穩(wěn)壓二極管D2的電流；在實(shí)施例二中，通?？梢詫MOSM3及穩(wěn)壓二極管D2和電阻R1與所述CMOS反相器電路集成在一個(gè)晶圓上，作為一個(gè)集成電路，如圖4所示，將NMOSM3及穩(wěn)壓二極管D2、電阻R1與所述CMOS反相器電路集成在一個(gè)晶圓上，其中，穩(wěn)壓二極管D2為齊納二極管(ZenerDiode)，晶圓采用P-sub襯底，斜線(xiàn)填充區(qū)域表示多晶硅層，隔離區(qū)域?yàn)闁叛趸瘜?，主要材料為二氧化?SiO2)，其中Pwell表示P阱，Nwell表示N阱，HVNwell表示高壓N阱，HVPB表示高壓P阱，這樣，在CMOS反相器電路中PMOSM1的N阱與P-sub之間相當(dāng)于有寄生二極管DP1，DP1的正極連接P-sub，負(fù)極連接N阱，在NMOSM3的P阱與隱埋層N+之間相當(dāng)于有寄生二極管DP2，DP2的正極連接P阱，負(fù)極連接N+；當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入正電壓時(shí)，CMOS反相器電路中PMOSM1截止，NMOSM2導(dǎo)通，NMOSM3導(dǎo)通，相當(dāng)于DP1與DP2導(dǎo)通，P-sub與電源地GND接通，在輸出節(jié)點(diǎn)VOUT輸出電壓為0；當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入負(fù)電壓時(shí)，CMOS反相器電路中PMOSM1導(dǎo)通，NMOSM2截止，NMOSM3截止，相當(dāng)于DP1與DP2截止，CMOS反相器電路的接地節(jié)點(diǎn)VSS與電源地GND隔離，P-sub與電源地GND隔離，在輸出節(jié)點(diǎn)VOUT輸出電壓為電壓輸入節(jié)點(diǎn)VIN的電壓，從而集成電路中的PN結(jié)都不會(huì)產(chǎn)生正向偏置電壓，也就沒(méi)有過(guò)大電流通過(guò)PN結(jié)。本發(fā)明一種實(shí)施方案實(shí)現(xiàn)的集成電路，如圖1所示，該集成電路包括：電路模塊11、第一隔離器件12；其中，所述電路模塊11，配置為將自身接地節(jié)點(diǎn)通過(guò)第一隔離器件12接入電源地13；所述第一隔離器件12，配置為在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，將所述電路模塊11的接地節(jié)點(diǎn)與電源地13隔離；所述第一隔離器件12，還配置為在集成電路輸入正電壓時(shí)處于導(dǎo)通狀態(tài)，將所述電路模塊11的接地節(jié)點(diǎn)與電源地13接通；所述第一隔離器件12可以是二極管，如肖特基二極管，或者M(jìn)OS管，如NMOS，等等；當(dāng)所述第一隔離器件12為肖特基二極管時(shí)，所述肖特基二極管的正極連接所述電路模塊11的接地節(jié)點(diǎn)，負(fù)極連接所述電源地13；當(dāng)所述第一隔離器件12為NMOS時(shí)，所述NMOS的柵極連接集成電路的電壓輸入節(jié)點(diǎn)，源極連接所述電路模塊11的接地節(jié)點(diǎn)，漏極連接所述電源地13；所述電壓輸入節(jié)點(diǎn)為集成電路的輸入電壓接入端；進(jìn)一步地，所述NMOS的柵極與源極間還連接穩(wěn)壓二極管，所述穩(wěn)壓二極管配置為穩(wěn)定柵極電壓；所述NMOS的柵極與集成電路的電壓輸入節(jié)點(diǎn)之間還連接電阻，所述電阻配置為限制通過(guò)所述穩(wěn)壓二極管的電流。本發(fā)明一種實(shí)施方案實(shí)現(xiàn)的集成電路的保護(hù)方法，該方法包括：在集成電路的接地節(jié)點(diǎn)與電源地之間設(shè)置第一隔離器件，所述第一隔離器件在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，將接地節(jié)點(diǎn)與電源地隔離；進(jìn)一步地，該方法還包括：所述第一隔離器件在集成電路輸入正電壓時(shí)處于導(dǎo)通狀態(tài)，將所述接地節(jié)點(diǎn)與電源地接通；所述第一隔離器件可以是二極管，如肖特基二極管，或者M(jìn)OS管，如NMOS，等等；當(dāng)所述第一隔離器件為NMOS時(shí)，該方法還包括：在所述NMOS的柵極與源極間設(shè)置用于穩(wěn)定柵極電壓的穩(wěn)壓二極管；在所述NMOS的柵極與集成電路的電壓輸入節(jié)點(diǎn)之間設(shè)置限制通過(guò)所述穩(wěn)壓二極管的電流的電阻。本發(fā)明另一種實(shí)施方案的基本思想是：在集成電路的電壓輸入節(jié)點(diǎn)設(shè)置第二隔離器件，使集成電路不能接收負(fù)電壓的輸入電壓。本發(fā)明另一實(shí)施方案實(shí)現(xiàn)的集成電路的保護(hù)電路，如圖5所示，該電路包括：電路模塊11、第二隔離器件14、電源地13；其中，所述電路模塊11，配置為通過(guò)第二隔離器件14接入輸入電壓；所述第二隔離器件14，配置為在輸入電壓為負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，阻止負(fù)電壓輸入給所述電路模塊11；所述電源地13，配置為提供電壓參考基點(diǎn)。所述第二隔離器件14，還配置為在輸入電壓為正電壓時(shí)處于導(dǎo)通狀態(tài)，將輸入電壓輸入給所述電路模塊11；所述電源地13可以是集成電路所在的印制電路板的地節(jié)點(diǎn)等；所述第二隔離器件14可以是二極管，如肖特基二極管，或者M(jìn)OS管，如PMOS，等等。當(dāng)所述第二隔離器件14為肖特基二極管時(shí)，所述肖特基二極管的正極連接所述電路模塊11的電壓輸入節(jié)點(diǎn)，接收輸入電壓，負(fù)極連接所述電路模塊11的輸入電壓需求節(jié)點(diǎn)；所述輸入電壓需求節(jié)點(diǎn)如電路模塊11內(nèi)部的電源節(jié)點(diǎn)、輸入節(jié)點(diǎn)等；當(dāng)所述第二隔離器件14為PMOS時(shí)，所述PMOS的柵極連接電源地13，源極連接所述電路模塊11的電壓輸入節(jié)點(diǎn)，接收輸入電壓，漏極連接所述電路模塊11的輸入電壓需求節(jié)點(diǎn)；所述集成電路的電路模塊11可以是任何的功能電路，如反相器電路、或比較器電路、或開(kāi)關(guān)管電路等。實(shí)施例三：如圖6所示，所述集成電路的電路模塊11為CMOS反相器電路，所述第二隔離器件為肖特基二極管D3，所述肖特基二極管D3的正極連接CMOS反相器電路的電壓輸入節(jié)點(diǎn)VIN，負(fù)極連接電源節(jié)點(diǎn)VDD及PMOSM1、NMOSM2的柵極，CMOS反相器電路的接地節(jié)點(diǎn)VSS與電源地GND連接；當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入正電壓時(shí)，所述肖特基二極管D3導(dǎo)通，所述CMOS反相器電路中PMOSM1截止，NMOSM2導(dǎo)通，在輸出節(jié)點(diǎn)VOUT輸出電壓為0；當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入負(fù)電壓時(shí)，所述肖特基二極管D3截止，輸入的負(fù)電壓將不能傳輸給所述CMOS反相器電路，從而所述集成電路中的PN結(jié)不會(huì)產(chǎn)生正向偏置電壓，也就沒(méi)有過(guò)大電流通過(guò)所述PN結(jié)；在實(shí)施例三中，通常可以將肖特基二極管D3與所述CMOS反相器電路集成在一個(gè)晶圓上，作為一個(gè)集成電路。實(shí)施例四：如圖7所示，所述集成電路的電路模塊11為CMOS反相器電路，所述第二隔離器件為PMOSM4，所述PMOSM4的源極連接CMOS反相器電路的電壓輸入節(jié)點(diǎn)VIN，漏極連接電源節(jié)點(diǎn)VDD及PMOSM1、NMOSM2的柵極，柵極連接電源地GND，PMOSM4的襯底連接漏極，CMOS反相器電路的接地節(jié)點(diǎn)VSS也與電源地GND連接；當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入正電壓時(shí)，PMOSM4導(dǎo)通，CMOS反相器電路中PMOSM1截止，NMOSM2導(dǎo)通，在輸出節(jié)點(diǎn)VOUT輸出電壓為0；當(dāng)電壓輸入節(jié)點(diǎn)VIN輸入負(fù)電壓時(shí)，PMOSM4截止，輸入的負(fù)電壓將不能傳輸給所述CMOS反相器電路，從而所述集成電路中的PN結(jié)都不會(huì)產(chǎn)生正向偏置電壓，也就沒(méi)有過(guò)大電流通過(guò)所述PN結(jié)；在實(shí)施例四中，通?？梢詫MOSM4與所述CMOS反相器電路集成在一個(gè)晶圓上，作為一個(gè)集成電路。本發(fā)明另一種實(shí)施方案實(shí)現(xiàn)的集成電路，如圖5所示，該集成電路包括：電路模塊11、第二隔離器件14；其中，所述電路模塊11，配置為通過(guò)第二隔離器件14接入輸入電壓；所述第二隔離器件14，配置為在輸入電壓為負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，阻止負(fù)電壓輸入給所述電路模塊11。所述第二隔離器件14，還配置為在輸入電壓為正電壓時(shí)處于導(dǎo)通狀態(tài)，將輸入電壓輸入給所述電路模塊11；所述第二隔離器件14可以是二極管，如肖特基二極管，或者M(jìn)OS管，如PMOS，等等；當(dāng)所述第二隔離器件14為肖特基二極管時(shí)，所述肖特基二極管的正極連接所述電路模塊11的電壓輸入節(jié)點(diǎn)，接收輸入電壓，負(fù)極連接所述電路模塊11的輸入電壓需求節(jié)點(diǎn)；當(dāng)所述第二隔離器件14為PMOS時(shí)，所述PMOS的柵極連接電源地13，源極連接所述電路模塊11的電壓輸入節(jié)點(diǎn)，接收輸入電壓，漏極連接所述電路模塊11的輸入電壓需求節(jié)點(diǎn)；所述集成電路的電路模塊11可以是任何的功能電路，如反相器電路、或比較器電路、或開(kāi)關(guān)管電路等。本發(fā)明另一種實(shí)施方案實(shí)現(xiàn)的集成電路的保護(hù)方法，該方法包括：在集成電路的電壓輸入節(jié)點(diǎn)設(shè)置第二隔離器件，所述第二隔離器件在集成電路輸入負(fù)電壓時(shí)處于截止?fàn)顟B(tài)，阻止負(fù)電壓輸入集成電路；進(jìn)一步地，該方法還包括：所述第二隔離器件在集成電路輸入正電壓時(shí)處于導(dǎo)通狀態(tài)，將輸入電壓輸入集成電路；所述第二隔離器件可以是二極管，如肖特基二極管，或者M(jìn)OS管，如PMOS，等等。綜上所述，本發(fā)明的方案能夠在集成電路輸入負(fù)電壓時(shí)，使集成電路的接地節(jié)點(diǎn)與電源地隔離，避免在集成電路中的PN結(jié)產(chǎn)生正向偏置電壓，從而防止PN結(jié)電流過(guò)大，保護(hù)集成電路免于燒毀。以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。