同時對多臺圖形發(fā)生器內(nèi)的fpga進行程序加載的方法
【專利摘要】本發(fā)明公開了同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，包括1、用戶登錄電腦；2、在電腦中選定需要進行升級程序加載的圖形發(fā)生器；3、電腦與選定的圖形發(fā)生器建立通信；4、從電腦中選中FPGA程序升級文件，通過交換機以廣播包的形式向已經(jīng)建立通信的圖形發(fā)生器的ARM下發(fā)FPGA加載控制協(xié)議，各個圖形發(fā)生器的ARM獲取對應(yīng)的FPGA加載控制協(xié)議；5、每臺圖形發(fā)生器的ARM根據(jù)FPGA升級文件所在的文件路徑從電腦中把該路徑對應(yīng)的FPGA升級文件拷貝到圖形發(fā)生器中；6、每臺圖形發(fā)生器的ARM，將圖形發(fā)生器的FPGA升級文件加載到對應(yīng)的FPGA中。本發(fā)明能提升批量圖形發(fā)生器的FPGA程序升級效率。
【專利說明】同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及FPGA (Field-Programmable Gate Arrays,現(xiàn)場可編程邏輯陣列)的程序加載【技術(shù)領(lǐng)域】，具體地指同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法。

【背景技術(shù)】
[0002]目前，設(shè)備出貨后，需要對圖形發(fā)生器內(nèi)的FPGA程序進行加載，加載過程為一對一加載，無法同時對多臺圖形發(fā)生器內(nèi)的FPGA程序進行升級。同時，每次FPGA程序加載前圖形發(fā)生器都需要掛載文件系統(tǒng)(掛載所需時間約為1分鐘)，一臺一臺的掛載過程消耗了大量的時間。
[0003]另外，使用一個ARM (Advanced RISC Machines)處理器通過SPI總線連接多個SPI類閃存進行一對多的圖形發(fā)生器FPGA程序升級，可以滿足出貨前量產(chǎn)升級的需求，但是由于需要從圖形發(fā)生器中將FPGA拆卸下來后才能進行FPGA的升級，不適用于出貨后的現(xiàn)場升級應(yīng)用。


【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的就是要提供一種同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，該方法能提升批量圖形發(fā)生器的FPGA程序升級效率。
[0005]為實現(xiàn)此目的，本發(fā)明所設(shè)計的同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，其特征在于，它包括如下步驟:
[0006]步驟1:用戶登錄電腦；
[0007]步驟2:在電腦的上層圖形發(fā)生器控制軟件中選定多個需要進行升級程序加載的圖形發(fā)生器；
[0008]步驟3:電腦通過交換機與上述選定的圖形發(fā)生器建立通信連接；
[0009]步驟4:用戶通過操作上層圖形發(fā)生器控制軟件，從電腦的存儲器中選中圖形發(fā)生器的FPGA程序升級文件，用戶操作上層圖形發(fā)生器控制軟件通過交換機以廣播包的形式向上述已經(jīng)建立通信連接的圖形發(fā)生器內(nèi)部的ARM處理器下發(fā)FPGA加載控制協(xié)議，該FPGA加載控制協(xié)議包括圖形發(fā)生器存放機架地址、圖形發(fā)生器地址、命令字和協(xié)議文本，該協(xié)議文本包括FPGA升級文件所在的文件路徑，上述各個圖形發(fā)生器內(nèi)部的ARM處理器通過匹配圖形發(fā)生器存放機架地址、圖形發(fā)生器地址和命令字獲取對應(yīng)的FPGA加載控制協(xié)議；
[0010]步驟5:每臺圖形發(fā)生器內(nèi)的ARM處理器根據(jù)步驟4中獲取的FPGA升級文件所在的文件路徑從電腦中把該路徑對應(yīng)的FPGA升級文件拷貝到圖形發(fā)生器的存儲器中；
[0011]步驟6:每臺圖形發(fā)生器內(nèi)的ARM處理器根據(jù)圖形發(fā)生器內(nèi)部通信協(xié)議，將圖形發(fā)生器的存儲器內(nèi)的FPGA升級文件加載到對應(yīng)的FPGA中，即完成同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的過程。
[0012]本發(fā)明的有益效果:
[0013]本發(fā)明通過上述步驟實現(xiàn)了同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載(升級)，同時對多臺圖形發(fā)生器掛載文件系統(tǒng)，極大的提高了批量圖形發(fā)生器升級的效率，縮短了圖形發(fā)生器批量升級的時間，并且，升級的過程中多臺圖形發(fā)生器只需通過交換機接入電腦即可，不需要將FPGA從圖形發(fā)生器中拆下，升級過程方便，尤其適用于圖形發(fā)生器出貨后的批量升級。

【專利附圖】

【附圖說明】
[0014]圖1為本發(fā)明的結(jié)構(gòu)示意圖；
[0015]其中，I一電腦、2 —圖形發(fā)生器、3—交換機。

【具體實施方式】
[0016]以下結(jié)合附圖和具體實施例對本發(fā)明作進一步的詳細說明:
[0017]如圖1所示同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，其特征在于，它包括如下步驟:
[0018]步驟1:用戶登錄電腦I (用戶通過超級密碼登錄電腦1，只有超級用戶才具有升級權(quán)限)；
[0019]步驟2:在電腦I的上層圖形發(fā)生器控制軟件中選定多個需要進行升級程序加載的圖形發(fā)生器2，(可以對一個圖形發(fā)生器2單獨升級，可以對圖形發(fā)生器2多選升級，也可以整個圖形發(fā)生器存放機架內(nèi)的所有圖形發(fā)生器2—起升級)；
[0020]步驟3:電腦I通過交換機3與上述選定的圖形發(fā)生器2建立通信連接；
[0021]步驟4:用戶通過操作上層圖形發(fā)生器控制軟件，從電腦I的存儲器中選中圖形發(fā)生器的FPGA程序升級文件，用戶操作上層圖形發(fā)生器控制軟件通過交換機3以廣播包的形式向上述已經(jīng)建立通信連接的圖形發(fā)生器2內(nèi)部的ARM處理器下發(fā)FPGA加載控制協(xié)議，該FPGA加載控制協(xié)議包括圖形發(fā)生器存放機架地址、圖形發(fā)生器地址、命令字和協(xié)議文本，該協(xié)議文本包括FPGA升級文件所在的文件路徑，上述各個圖形發(fā)生器2內(nèi)部的ARM處理器通過匹配圖形發(fā)生器存放機架地址、圖形發(fā)生器地址和命令字獲取對應(yīng)的FPGA加載控制協(xié)議；
[0022]步驟5:每臺圖形發(fā)生器內(nèi)的ARM處理器根據(jù)步驟4中獲取的FPGA升級文件所在的文件路徑從電腦I中把該路徑對應(yīng)的FPGA升級文件拷貝到圖形發(fā)生器2的存儲器中；
[0023]步驟6:每臺圖形發(fā)生器內(nèi)的ARM處理器根據(jù)圖形發(fā)生器內(nèi)部通信協(xié)議，將圖形發(fā)生器2的存儲器內(nèi)的FPGA升級文件加載到對應(yīng)的FPGA中，即完成同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的過程。
[0024]上述技術(shù)方案中，所述命令字包括升級命令字和查詢命令字。
[0025]上述技術(shù)方案的步驟3?6中，電腦I的上層圖形發(fā)生器控制軟件定時向每個圖形發(fā)生器2的ARM處理器查詢當前各個圖形發(fā)生器2的FPGA升級程序加載狀態(tài)，并將各個圖形發(fā)生器2的FPGA升級程序加載狀態(tài)在電腦I進行顯示，升級進度通過進度條提示用戶，升級過程中不允許用戶對電腦I或圖形發(fā)生器2進行其他操作。
[0026]上述技術(shù)方案中，所述FPGA升級程序加載狀態(tài)包括當前升級進度、升級失敗、升級完成或升級超時四種狀態(tài)。
[0027]上述技術(shù)方案中，所述電腦I的通信端通過交換機3連接每個圖形發(fā)生器2的通信端。
[0028]本發(fā)明通過上述設(shè)計可以實現(xiàn)當有個別被選中的圖形發(fā)生器2初次加載FPGA程序失敗時，下次可以單獨選中這些圖形發(fā)生器2進行重新加載。
[0029]本發(fā)明中用戶通過上層圖形發(fā)生器控制軟件中的Update模塊(升級模塊)進行FPGA程序加載操作，上層圖形發(fā)生器控制軟件通過JCMCPA通信模塊和圖形發(fā)生器2中的ARM處理器進行UDP (User Datagram Protocol，用戶數(shù)據(jù)報協(xié)議)數(shù)據(jù)交互，ARM處理器負責獲取和加載FPGA程序。
[0030]本說明書未作詳細描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
【權(quán)利要求】
1.一種同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，其特征在于，它包括如下步驟: 步驟1:用戶登錄電腦⑴； 步驟2:在電腦(I)的上層圖形發(fā)生器控制軟件中選定多個需要進行升級程序加載的圖形發(fā)生器⑵； 步驟3:電腦(I)通過交換機(3)與上述選定的圖形發(fā)生器(2)建立通信連接； 步驟4:用戶通過操作上層圖形發(fā)生器控制軟件，從電腦(I)的存儲器中選中圖形發(fā)生器的FPGA程序升級文件，用戶操作上層圖形發(fā)生器控制軟件通過交換機(3)以廣播包的形式向上述已經(jīng)建立通信連接的圖形發(fā)生器(2)內(nèi)部的ARM處理器下發(fā)FPGA加載控制協(xié)議，該FPGA加載控制協(xié)議包括圖形發(fā)生器存放機架地址、圖形發(fā)生器地址、命令字和協(xié)議文本，該協(xié)議文本包括FPGA升級文件所在的文件路徑，上述各個圖形發(fā)生器(2)內(nèi)部的ARM處理器通過匹配圖形發(fā)生器存放機架地址、圖形發(fā)生器地址和命令字獲取對應(yīng)的FPGA加載控制協(xié)議； 步驟5:每臺圖形發(fā)生器內(nèi)的ARM處理器根據(jù)步驟4中獲取的FPGA升級文件所在的文件路徑從電腦(I)中把該路徑對應(yīng)的FPGA升級文件拷貝到圖形發(fā)生器(2)的存儲器中； 步驟6:每臺圖形發(fā)生器內(nèi)的ARM處理器根據(jù)圖形發(fā)生器內(nèi)部通信協(xié)議，將圖形發(fā)生器(2)的存儲器內(nèi)的FPGA升級文件加載到對應(yīng)的FPGA中，即完成同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的過程。
2.根據(jù)權(quán)利要求1所述的同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，其特征在于:所述命令字包括升級命令字和查詢命令字。
3.根據(jù)權(quán)利要求2所述的同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，其特征在于:所述步驟3?6中，電腦(I)的上層圖形發(fā)生器控制軟件定時向每個圖形發(fā)生器(2)的ARM處理器查詢當前各個圖形發(fā)生器(2)的FPGA升級程序加載狀態(tài)，并將各個圖形發(fā)生器(2)的FPGA升級程序加載狀態(tài)在電腦(I)進行顯示，升級進度通過進度條提示用戶。
4.根據(jù)權(quán)利要求3所述的同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，其特征在于:所述FPGA升級程序加載狀態(tài)包括當前升級進度、升級失敗、升級完成或升級超時四種狀態(tài)。
5.根據(jù)權(quán)利要求3所述的同時對多臺圖形發(fā)生器內(nèi)的FPGA進行程序加載的方法，其特征在于:所述電腦(I)的通信端通過交換機(3)連接每個圖形發(fā)生器(2)的通信端。
【文檔編號】G06F9/445GK104407885SQ201410616910
【公開日】2015年3月11日 申請日期:2014年10月31日 優(yōu)先權(quán)日:2014年10月31日
【發(fā)明者】彭騫, 李昂, 歐昌東, 沈亞非, 陳凱 申請人:武漢精測電子技術(shù)股份有限公司