集成crc校驗電路的偽隨機數(shù)發(fā)生器的制造方法
【專利摘要】本發(fā)明公開了一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，屬于偽隨機數(shù)發(fā)生器【技術(shù)領(lǐng)域】，本發(fā)明提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器通過在CRC校驗電路的基礎(chǔ)上，增加干擾模塊、狀態(tài)暫存模塊、映射電路和抽樣電路，從而保證了該集成CRC校驗電路的偽隨機數(shù)發(fā)生器既能輸出較為可靠的偽隨機數(shù)，為偽隨機數(shù)的電路開發(fā)提供了基礎(chǔ)，又能使得CRC驗證的正常執(zhí)行，不影響其原始功能；同時，增加的硬件資源非常少，從而在最小成本的基礎(chǔ)上，做到了功能最大化，進(jìn)而提高了該集成CRC校驗電路的偽隨機數(shù)發(fā)生器的產(chǎn)品效益。
【專利說明】集成CRC校驗電路的偽隨機數(shù)發(fā)生器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種偽隨機數(shù)發(fā)生器，尤其涉及一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器。

【背景技術(shù)】
[0002]CRC驗證碼即循環(huán)冗余校驗碼，廣泛存在于數(shù)據(jù)通信領(lǐng)域，其作用是用于校驗數(shù)據(jù)。CRC驗證碼產(chǎn)生的本質(zhì)是模2的多項式除法，生成的校驗碼為除法的余數(shù)。其校驗碼的產(chǎn)生可以用數(shù)據(jù)不斷的對一個生成多項式進(jìn)行減法和移位。在實際應(yīng)用中，對于生成多項式的選取有多種選擇方式。具體選用何種多項式，取決于協(xié)議的規(guī)定。比如，在USB3.0通信協(xié)議中，就存在著3種CRC校驗碼，用于包頭中的CRC-16，用于鏈路控制字的CRC-5，以及用于數(shù)據(jù)部分的CRC-32，該多項式分別為100Bh、00101b和04CllDB7h。比如00101b，分別代表多項式從高到低各位的系數(shù)，對應(yīng)的多項式為χ5+χ2+ι。
[0003]模2的減法即為異或操作，這樣可以很方便的用電路實現(xiàn)。在實際應(yīng)用中，有串行或者并行的實現(xiàn)方式。串行方式每次處理數(shù)據(jù)的一個比特，通常使用線性反饋移位寄存器(Linear Feedback Shift Registers, LFSR)。USB3.0 中的 CRC-5 移位寄存器電路如圖1 所示，圖1是CRC-5移位寄存器的電路結(jié)構(gòu)示意圖。USB3.0協(xié)議規(guī)定了 CRC的生成規(guī)則，校驗計算開始時寄存器初始值被設(shè)為全1，數(shù)據(jù)從低位開始計算，并將結(jié)果取反后倒置高低位，從而得到最終校驗碼。
[0004]用于產(chǎn)生偽隨機數(shù)的偽隨機數(shù)發(fā)生器通常采用LFSR來產(chǎn)生具有長周期的隨機數(shù)。該LFSR包括多個串聯(lián)寄存器和一個異或邏輯電路，其中，預(yù)定寄存器的輸出數(shù)據(jù)通過該異或邏輯電路被反饋到第一個寄存器。由于在反饋路徑中提供異或邏輯電路，從而使得線性反饋移位寄存器產(chǎn)生具有較長周期的隨機數(shù)。
[0005]在使用偽隨機數(shù)產(chǎn)生密碼的加密電路等中，如果顯示偽隨機數(shù)序列或偽隨機邏輯，則可以從一個所獲得的密文還原一個原始的明文，從而使得有效地產(chǎn)生不可預(yù)測的隨機數(shù)序列非常重要。
[0006]由此可知，現(xiàn)有技術(shù)中的偽隨機數(shù)發(fā)生器并不能提供相對可靠的偽隨機數(shù)，從而不利于偽隨機數(shù)發(fā)生器的電路開發(fā)等。


【發(fā)明內(nèi)容】

[0007]針對上述存在的問題，本發(fā)明提供一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，以克服現(xiàn)有技術(shù)中的偽隨機數(shù)發(fā)生器不能提供相對較為可靠的偽隨機數(shù)的問題，從而既提供了較為可靠的偽隨機數(shù)，為偽隨機數(shù)發(fā)生器的電路開發(fā)提供了基礎(chǔ)，又保證了 CRC驗證的正常執(zhí)行，同時，采用硬件資源少，在最小成本的基礎(chǔ)上，做到了功能最大化，提高了產(chǎn)品效.、
Mo
[0008]為了實現(xiàn)上述目的，本發(fā)明采取的技術(shù)方案為:
[0009]一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，包括:
[0010]輸入模塊，其配置為輸入待校驗數(shù)據(jù)；
[0011]CRC校驗電路，其連接到所述輸入模塊并配置為校驗所述待檢驗數(shù)據(jù)；
[0012]干擾模塊，其配置為輸入干擾數(shù)據(jù)；
[0013]映射電路，其連接到所述干擾模塊和所述CRC校驗電路，并配置為映射所述CRC校驗電路的狀態(tài)而后與所述干擾數(shù)據(jù)進(jìn)行異或邏輯運算；
[0014]狀態(tài)暫存模塊，其連接到所述映射電路和所述CRC校驗電路，并配置為獲取所述異或邏輯運算結(jié)果后載入所述CRC校驗電路；
[0015]抽樣電路，其連接到所述映射電路并配置為抽取所述異或邏輯運算結(jié)果后輸出。
[0016]上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述CRC校驗電路為線性反饋移位寄存器。
[0017]上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述線性反饋移位寄存器包括多個寄存器和多個邏輯運算門。
[0018]上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述邏輯運算門為異或邏輯門。
[0019]上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述映射電路由一個或多個異或邏輯門組成。
[0020]上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述狀態(tài)暫存模塊由多個寄存器組成。
[0021]上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述抽樣電路為一個寄存器。
[0022]上述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其中，所述映射電路的時鐘頻率為所述抽樣電路的時鐘頻率的r倍，且r > I。
[0023]上述技術(shù)方案具有如下優(yōu)點或者有益效果:
[0024]本發(fā)明提供的一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，通過在CRC校驗電路的基礎(chǔ)上，增加干擾模塊、狀態(tài)暫存模塊、映射電路和抽樣電路，從而保證了該集成CRC校驗電路的偽隨機數(shù)發(fā)生器既能輸出較為可靠的偽隨機數(shù)，為偽隨機數(shù)發(fā)生器的電路開發(fā)提供了基礎(chǔ)，又能使得CRC驗證的正常執(zhí)行，不影響其原始功能；同時，增加的硬件資源非常少，從而在最小成本的基礎(chǔ)上，做到了功能最大化，進(jìn)而提聞了該集成CRC校驗電路的偽隨機數(shù)發(fā)生器的產(chǎn)品效益。

【專利附圖】

【附圖說明】
[0025]通過閱讀參照以下附圖對非限制性實施例所作的詳細(xì)描述，本發(fā)明及其特征、夕卜形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標(biāo)記指示相同的部分。并未刻意按照比例繪制附圖，重點在于示出本發(fā)明的主旨。
[0026]圖1是現(xiàn)有技術(shù)中CRC-5移位寄存器的電路結(jié)構(gòu)示意圖；
[0027]圖2是本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器的結(jié)構(gòu)示意圖；
[0028]圖3是應(yīng)用本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器輸出隨機數(shù)的效果示意圖。

【具體實施方式】
[0029]實施例1:
[0030]圖2是本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器的結(jié)構(gòu)示意圖；如圖所示，本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器包括:用以輸入待校驗數(shù)據(jù)的輸入模塊，與輸入模塊連接并用以校驗輸入的待檢驗數(shù)據(jù)的CRC校驗電路，用以輸入干擾數(shù)據(jù)的干擾模塊，與干擾模塊和CRC校驗電路均連接的映射電路,且該映射電路用以映射CRC校驗電路的狀態(tài)而后與干擾數(shù)據(jù)進(jìn)行異或邏輯運算，與映射電路和CRC校驗電路均連接的狀態(tài)暫存模塊，該狀態(tài)暫存模塊用以獲取異或邏輯運算結(jié)果后載入CRC校驗電路，與映射電路連接并用以抽取異或邏輯運算結(jié)果后輸出的抽樣電路。
[0031]在本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器中，CRC校驗電路為線性反饋移位寄存器，該線性反饋移位寄存器包括多個寄存器和多個邏輯運算門，且該邏輯運算門為異或邏輯門，采用該線性反饋移位寄存器為CRC校驗電路，能夠保證輸入的數(shù)據(jù)得到精確驗證，從而保證了 CRC驗證的正常執(zhí)行。
[0032]在本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器中，映射電路由一個或多個異或邏輯門組成，引入映射電路，對CRC校驗電路的狀態(tài)進(jìn)行映射，同時與干擾模塊一起，得到一個單比特的偽隨機輸出，干擾模塊的意義在于引入了額外的隨機因素，對輸出起到擾動作用。
[0033]在本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器中，狀態(tài)暫存模塊由多個寄存器組成，抽樣電路為一個寄存器，且映射電路的時鐘頻率為抽樣電路的時鐘頻率的r倍，且r > 1，如r為1.5、2.5、4、7.5、8等；在非校驗數(shù)據(jù)階段，狀態(tài)暫存模塊從映射電路獲取輸出的異或邏輯運算結(jié)果，并將該異或邏輯運算結(jié)果傳送給CRC校驗電路，經(jīng)過CRC校驗電路的移位后傳送給映射電路，同時，映射電路還從干擾模塊中得到干擾數(shù)據(jù)，進(jìn)行邏輯異或運算后通過抽樣電路進(jìn)行輸出，從而得到偽隨機數(shù)，并且能夠輸出較為可靠的偽隨機數(shù)，為偽隨機數(shù)發(fā)生器的電路開發(fā)提供了基礎(chǔ)。
[0034]應(yīng)用本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器進(jìn)行工作時，在需要校驗的數(shù)據(jù)時間段，CRC校驗電路以正常的方式進(jìn)行工作，在數(shù)據(jù)時間段開始時，按照協(xié)議要求，線性移位寄存器被置為全1，然后進(jìn)行CRC運算，完成校驗的工作；而在非校驗的其它數(shù)據(jù)段或者無數(shù)據(jù)的空閑時間，且整個集成CRC校驗電路的偽隨機數(shù)發(fā)生器的外部控制模塊的的使能信號有效時，該CRC校驗電路繼續(xù)工作，從本發(fā)明的狀態(tài)暫存模塊中移入數(shù)據(jù)，并與干擾模塊輸出的干擾數(shù)據(jù)輸入至映射電路，映射電路進(jìn)行相應(yīng)的運算后以持續(xù)產(chǎn)生隨機數(shù)，從而提供可靠的偽隨機數(shù)。
[0035]以下詳細(xì)闡述，本發(fā)明實施例1提供的集成CRC校驗電路的偽隨機數(shù)發(fā)生器的工作原理。
[0036]CRC-m的線性移位寄存器中含有m個寄存器，其狀態(tài)記為Sti (i = 1，2，...，m)，并將m個比特的I的向量記為Fm，CRC-m的狀態(tài)轉(zhuǎn)移函數(shù)記為fcrc，狀態(tài)暫存模塊中的狀態(tài)為Ss, Ss為m位,狀態(tài)暫存模塊的暫存選擇函數(shù)為fs,為m位,其中，第i位為I表示選擇把Ss中對應(yīng)位的數(shù)據(jù)載入線性移位寄存器。m位的Ss中只有少部分位為I,所以Ss實現(xiàn)時只需把對應(yīng)I位置設(shè)有寄存器，以節(jié)省硬件資源。
[0037]則第η個狀態(tài)的運算記為，

【權(quán)利要求】
1.一種集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，包括: 輸入模塊，其配置為輸入待校驗數(shù)據(jù)； CRC校驗電路，其連接到所述輸入模塊并配置為校驗所述待檢驗數(shù)據(jù)； 干擾模塊，其配置為輸入干擾數(shù)據(jù)； 映射電路，其連接到所述干擾模塊和所述CRC校驗電路，并配置為映射所述CRC校驗電路的狀態(tài)而后與所述干擾數(shù)據(jù)進(jìn)行異或邏輯運算； 狀態(tài)暫存模塊，其連接到所述映射電路和所述CRC校驗電路，并配置為獲取所述異或邏輯運算結(jié)果后載入所述CRC校驗電路； 抽樣電路，其連接到所述映射電路并配置為抽取所述異或邏輯運算結(jié)果后輸出。
2.如權(quán)利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述CRC校驗電路為線性反饋移位寄存器。
3.如權(quán)利要求2所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述線性反饋移位寄存器包括多個寄存器和多個邏輯運算門。
4.如權(quán)利要求3所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述邏輯運算門為異或邏輯門。
5.如權(quán)利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述映射電路由一個或多個異或邏輯門組成。
6.如權(quán)利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述狀態(tài)暫存模塊由多個寄存器組成。
7.如權(quán)利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述抽樣電路為一個寄存器。
8.如權(quán)利要求1所述的集成CRC校驗電路的偽隨機數(shù)發(fā)生器，其特征在于，所述映射電路的時鐘頻率為所述抽樣電路的時鐘頻率的r倍，且r > I。
【文檔編號】G06F7/58GK104199635SQ201410491887
【公開日】2014年12月10日 申請日期:2014年9月23日 優(yōu)先權(quán)日:2014年9月23日
【發(fā)明者】曹富強 申請人:無錫華大國奇科技有限公司