一種隨機數(shù)發(fā)生器的制造方法
【專利摘要】本發(fā)明涉及了一種隨機數(shù)發(fā)生器，該隨機數(shù)發(fā)生器包括異步逐次逼近型模數(shù)轉(zhuǎn)換器，且具體包括：采樣開關(guān)、電容陣列數(shù)模轉(zhuǎn)換器、比較器和邏輯控制器，其中，采樣開關(guān)用于在上半時鐘周期對輸入電壓信號進行采樣，并通過電容陣列數(shù)模轉(zhuǎn)換器接入比較器，在下半時鐘周期對所采樣的輸入電壓信號進行鎖存以得到保持信號；比較器用于在邏輯控制器的控制下，對保持信號及電容陣列數(shù)模轉(zhuǎn)換器上的電壓信號進行比較；邏輯控制器用于根據(jù)比較結(jié)果產(chǎn)生最高位數(shù)字碼，且控制電容陣列數(shù)模轉(zhuǎn)換器開始電荷重分布，并控制比較器重新進行比較，直至產(chǎn)生最低位數(shù)字碼，而且，所產(chǎn)生的最低位數(shù)字碼在噪聲達到預設(shè)值時為隨機數(shù)。實施本發(fā)明的技術(shù)方案，功耗低且電路簡單。
【專利說明】
一種隨機數(shù)發(fā)生器
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及芯片信息安全領(lǐng)域，尤其涉及一種隨機數(shù)發(fā)生器。
【背景技術(shù)】
[0002] 通常，實現(xiàn)隨機數(shù)發(fā)生器的方式有軟件和硬件兩種:前者稱為偽隨機數(shù)發(fā)生器，由 一個稱為"種子"的初始狀態(tài)開始，通過一個確定的算法來生成隨機數(shù)，一旦給定算法和種 子值，序列輸出就是確定的，對密碼系統(tǒng)來說，這是危險的，容易受到攻擊;硬件隨機數(shù)發(fā)生 器稱為物理真隨機數(shù)發(fā)生器(PTRNG)，它依托的是自然界物理現(xiàn)象的隨機特性，例如電阻和 二極管的熱噪聲，對于PTRNG來說，不存在初始序列或種子，沒有哪種算法可預先決定下一 個輸出是什么，因此，大多數(shù)密鑰都是來自于真隨機數(shù)發(fā)生器的輸出。
[0003] 電路系統(tǒng)中常見的真隨機數(shù)的產(chǎn)生方法分為以下三種：
[0004] (1)噪聲源直接放大法
[0005] 該方法的原理是:放大并比較噪聲源電路中產(chǎn)生的熱噪聲，根據(jù)事先的設(shè)計，由比 較的結(jié)果來產(chǎn)生"〇"或"1"的隨機序列。該方法在單片系統(tǒng)中應(yīng)用的比較廣泛。它的優(yōu)點是 可以屏蔽其他噪聲源，但是該方法無法屏蔽電路中的電源噪聲和襯底信號的影響，因而極 大的限制它應(yīng)用范圍。
[0006] (2)抖動振蕩器采樣法
[0007] 振蕩采樣法的原理是:利用獨立振蕩器中存在的相位噪聲以及器件中所存在的差 異性來產(chǎn)生隨機數(shù)。如圖1所示，該方法中至少有兩個頻率不同的振蕩器，低頻振蕩器會在 自己的時鐘上升沿控制D觸發(fā)器對高頻振蕩器的信號進行采樣。由于高頻振蕩器的振動頻 率遠遠大于低頻振蕩器，因此其輸出是具有不確定性的，理論上每次采樣可以得到一個隨 機位，但是該方法必須要適當選擇兩個振蕩器的頻率之比，否則所得到的結(jié)果的統(tǒng)計特性 可能會很差。
[0008] 這種技術(shù)在有非隨機噪聲存在時特別有效。然而，實踐表明，這種方法生成的隨機 數(shù)在統(tǒng)計上是遠遠不夠的。所以通常需要加入偽隨機技術(shù)來加強輸出的隨機性。
[0009] (3)離散時間的混沌系統(tǒng)映射
[0010] 這種方法的原理是：構(gòu)造一個混沌系統(tǒng)，利用該系統(tǒng)來產(chǎn)生隨機數(shù)。比如，根據(jù) Bernoulli變換關(guān)系:Xn= [2(Xn-l+e(n) )]mod 1.0,來產(chǎn)生隨機序列。在混純信號軌跡的偏 離上加入高斯噪聲信號e(n)，目的是使整個輸出序列更加的不可預測。該系統(tǒng)雖然是一種 好的真隨機數(shù)發(fā)生器，但是，其代價是電路復雜性大大增加。

【發(fā)明內(nèi)容】

[0011] 本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有技術(shù)的上述功耗大、電路結(jié)構(gòu)復雜的缺 陷，提供一種功耗低且電路簡單的隨機數(shù)發(fā)生器。
[0012] 本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：構(gòu)造一種隨機數(shù)發(fā)生器，包括異步 逐次逼近型模數(shù)轉(zhuǎn)換器，而且，所述異步逐次逼近型模數(shù)轉(zhuǎn)換器包括:采樣開關(guān)、電容陣列 數(shù)模轉(zhuǎn)換器、比較器和邏輯控制器，其中，
[0013] 所述采樣開關(guān)，用于在上半時鐘周期對輸入電壓信號進行采樣，并通過所述電容 陣列數(shù)模轉(zhuǎn)換器接入所述比較器，在下半時鐘周期對所采樣的輸入電壓信號進行鎖存，以 得到保持信號；
[0014] 所述比較器，用于在所述邏輯控制器的控制下，對所述保持信號及電容陣列數(shù)模 轉(zhuǎn)換器上的電壓信號進行比較；
[0015] 邏輯控制器，用于根據(jù)比較結(jié)果產(chǎn)生最高位數(shù)字碼，且根據(jù)比較結(jié)果控制所述電 容陣列數(shù)模轉(zhuǎn)換器開始電荷重分布，并控制所述比較器重新進行比較，直至產(chǎn)生最低位數(shù) 字碼，而且，所產(chǎn)生的最低位數(shù)字碼在噪聲達到預設(shè)值時為隨機數(shù)。
[0016] 優(yōu)選地，所述電容陣列數(shù)模轉(zhuǎn)換器包括同相電容陣列和反相電容陣列，所述同相 電容陣列包括N個同相電容和N-1個同相選擇開關(guān)，所述反相電容陣列包括N個反相電容和 N-1個反相選擇開關(guān)，其中，N為模數(shù)轉(zhuǎn)換的位數(shù);而且，
[0017] 第N個同相電容的電容值為Co,且所述第N個同相電容的上極板連接所述比較器的 同相輸入端，所述第N個同相電容的下極板接入?yún)⒖嫉?第i個同相電容的電容值為:Co*2 n 所述第i個同相電容的上極板分別連接所述比較器的同相輸入端，所述第i個同相電容 的下極板分別與第i個同相選擇開關(guān)的固定端相連，所述第i個同相選擇開關(guān)的第一選擇端 分別接入?yún)⒖茧妷?，所述第i個同相選擇開關(guān)的第二選擇端分別接入?yún)⒖嫉兀龅趇個同 相選擇開關(guān)的控制端分別連接所述邏輯控制器的相應(yīng)輸出端，i = 1、2、…N-1;
[0018] 第N個反相電容的電容值為Co,且所述第N個反相電容的上極板連接所述比較器的 反相輸入端，所述第N個反相電容的下極板接入?yún)⒖嫉?第i個反相電容的電容值為:Co*2 n 所述第i個反相電容的上極板分別連接所述比較器的反相輸入端，所述第i個反相電容 的下極板分別與第i個反相選擇開關(guān)的固定端相連，所述第i個反相選擇開關(guān)的第一選擇端 分別接入?yún)⒖茧妷?，所述第i個反相選擇開關(guān)的第二選擇端分別接入?yún)⒖嫉?，所述第i個反 相選擇開關(guān)的控制端分別連接所述邏輯控制器的相應(yīng)輸出端，i = 1、2、…N-1;
[0019] 而且，若所述比較器第k次比較的比較結(jié)果為同相電壓電壓大于反相電壓，則所述 邏輯控制器所輸出的第k位數(shù)字碼為1，并通過控制第k個同相選擇開關(guān)將所述第k個同相電 容的下極板切換到參考地；
[0020] 若所述比較器第k次比較的比較結(jié)果為同相電壓電壓小于反相電壓，則所述邏輯 控制器所輸出的第k位數(shù)字碼為0,并通過控制第k個反相選擇開關(guān)將所述第k個反相電容的 下極板切換到參考地；
[0021] 其中，k = l、2、…、N-1。
[0022] 優(yōu)選地，所述同相電容和所述反相電容的容值小于1PF。
[0023] 優(yōu)選地，所述比較器包括相連的差分運放及鎖存器。
[0024] 優(yōu)選地，所述差分運放包括N溝道型M0S管Q11、Q12和P溝道型M0S管Q21、Q22、Q23， 其中，M0S管Q11的柵極和M0S管Q12的柵極分別接入所述邏輯控制器所輸出的比較時鐘信 號，M0S管Q11的源極和M0S管Q12的源極分別接電源電壓，M0S管Ql 1的漏極接M0S管Q21的漏 極，M0S管Q12的漏極接M0S管Q22的漏極，M0S管Q21的柵極為所述比較器的同相輸入端，M0S 管Q22的柵極為所述比較器的反相輸入端，M0S管Q21的源極和M0S管Q22的源極分別接M0S管 Q23的漏極，M0S管Q23的源極接地，M0S管Q23的柵極接入所述邏輯控制器所輸出的比較時鐘 信號。
[0025] 優(yōu)選地，所述鎖存器包括N溝道型M0S管叭3、〇14、〇15、〇16及？溝道型冊3管〇24、 025、026、027，其中，11〇3管叭3的源極和觀3管叭4的源極分別接電源電壓肩〇3管叭3的漏極 接M0S管Q15的源極，M0S管Q15的柵極接M0S管Q12的漏極，M0S管Q15的漏極分別接M0S管Q24 的漏極、M0S管Q25的漏極、M0S管Q14的柵極、M0S管Q26的柵極，M0S管Q24的源極、M0S管Q25的 源極、M0S管Q26的源極和M0S管Q27的源極分別接地，M0S管Q24的柵極和M0S管Q27的柵極分 別接入所述比較時鐘信號;M0S管Q14的漏極接M0S管Q16的源極，M0S管Q16的柵極接M0S管 Q11的漏極，M0S管Q16的漏極分別接M0S管Q26的漏極、M0S管Q27的漏極、M0S管Q13的柵極、 M0S管Q25的柵極。
[0026] 實施本發(fā)明的技術(shù)方案，每一個時鐘周期都可以輸出一比特真隨機數(shù)，所以不需 要工作在很高的時鐘頻率下，從而可以降低功耗，電路結(jié)構(gòu)也較為簡單。
【附圖說明】
[0027] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以 根據(jù)這些附圖獲得其他的附圖。附圖中：
[0028] 圖1是現(xiàn)有技術(shù)中的一種隨機數(shù)發(fā)生器的邏輯結(jié)構(gòu)圖；
[0029]圖2A是RC濾波器的電路圖；
[0030]圖2B是RC濾波器在存在噪聲時的等效電路圖；
[0031] 圖3A、3B分別為整形之前和之后的噪聲頻譜；
[0032] 圖4是本發(fā)明隨機數(shù)發(fā)生器實施例一的邏輯結(jié)構(gòu)圖；
[0033] 圖5是本發(fā)明隨機數(shù)發(fā)生器實施例二的邏輯結(jié)構(gòu)圖；
[0034]圖6是圖5中比較器實施例一的電路圖。
【具體實施方式】
[0035] 首先說明的是，如圖2A所示，電阻R和電容C組成RC濾波器，在電阻存在熱噪聲時， 其等效圖如圖2B所示，但是，由于RC網(wǎng)絡(luò)存在頻率特性（高通、低通等特性），因此電阻的熱 噪聲就會被RC網(wǎng)絡(luò)整形，不再是白噪聲了，一個簡單RC濾波器的傳遞函數(shù)為：
[0037] 而且，該RC濾波器的輸出噪聲為：
[0039]由上式可以看出輸出噪聲和頻率有關(guān)，因此電阻熱噪聲已經(jīng)被RC網(wǎng)絡(luò)整形。整形 之前和之后的噪聲頻譜如圖3A、3B所示。若要計算噪聲的總功率，需要對帶寬內(nèi)的頻譜積 分，即：
[0041] 上式說明電路輸出噪聲和電阻R無關(guān)，而與電容C大小有關(guān)。這是因為電阻R的變化 同樣也引起帶寬的變化。因此，要增大KT/C噪聲，只能減小電容C。
[0042] 圖4是本發(fā)明隨機數(shù)發(fā)生器實施例一的邏輯結(jié)構(gòu)圖，該實施例的隨機數(shù)發(fā)生器包 括異步逐次逼近型模數(shù)轉(zhuǎn)換器(SAR ADC)，而且，該異步逐次逼近型模數(shù)轉(zhuǎn)換器具體包括： 采樣開關(guān)10、電容陣列數(shù)模轉(zhuǎn)換器20、比較器30和邏輯控制器40。其中，采樣開關(guān)10用于在 上半時鐘周期對輸入電壓信號進行采樣，并通過電容陣列數(shù)模轉(zhuǎn)換器20接入比較器30,在 下半時鐘周期對所采樣的輸入電壓信號進行鎖存，以得到保持信號。比較器30用于在邏輯 控制器40的控制下，對保持信號及電容陣列數(shù)模轉(zhuǎn)換器20上的電壓信號進行比較。邏輯控 制器40用于根據(jù)比較結(jié)果產(chǎn)生最高位數(shù)字碼(MSB)，且根據(jù)比較結(jié)果控制電容陣列數(shù)模轉(zhuǎn) 換器20開始電荷重分布，并控制比較器30重新進行比較，直至產(chǎn)生最低位數(shù)字碼(LSB)，而 且，所產(chǎn)生的最低位數(shù)字碼在噪聲達到預設(shè)值時為隨機數(shù)。
[0043]關(guān)于上述實施例，需說明的是，輸入電壓信號為一固定電平，因為電容陣列數(shù)模轉(zhuǎn) 換器和采樣開關(guān)可以等效為一個RC電路，所以利用電容采樣時候的KT/C噪聲，在模數(shù)轉(zhuǎn)換 進行到最低位(LSB)時，如果KT/C噪聲很大，則每次模數(shù)量化的LSB值是一個隨機的0或1。
[0044] 具體地，電容陣列數(shù)模轉(zhuǎn)換器包括同相電容陣列和反相電容陣列，同相電容陣列 包括N個同相電容和N-1個同相選擇開關(guān)，反相電容陣列包括N個反相電容和N-1個反相選擇 開關(guān)，其中，N為模數(shù)轉(zhuǎn)換的位數(shù);而且，
[0045] 第N個同相電容的電容值為Co，且第N個同相電容的上極板連接比較器的同相輸入 端，第N個同相電容的下極板接入?yún)⒖嫉?第i個同相電容的電容值為:0)*2^，第i個同相 電容的上極板分別連接比較器的同相輸入端，第i個同相電容的下極板分別與第i個同相選 擇開關(guān)的固定端相連，第i個同相選擇開關(guān)的第一選擇端分別接入?yún)⒖茧妷?，第i個同相選 擇開關(guān)的第二選擇端分別接入?yún)⒖嫉?，第i個同相選擇開關(guān)的控制端分別連接邏輯控制器 的相應(yīng)輸出端，i = l、2、…N-1;
[0046] 第N個反相電容的電容值為Co，且第N個反相電容的上極板連接比較器的反相輸入 端，第N個反相電容的下極板接入?yún)⒖嫉?第i個反相電容的電容值為:Co*2 N^，第i個反相 電容的上極板分別連接比較器的反相輸入端，第i個反相電容的下極板分別與第i個反相選 擇開關(guān)的固定端相連，第i個反相選擇開關(guān)的第一選擇端分別接入?yún)⒖茧妷?，第i個反相選 擇開關(guān)的第二選擇端分別接入?yún)⒖嫉?，第i個反相選擇開關(guān)的控制端分別連接邏輯控制器 的相應(yīng)輸出端，i = l、2、…N-1;
[0047] 而且，若比較器第k次比較的比較結(jié)果為同相電壓電壓大于反相電壓，則邏輯控制 器所輸出的第k位數(shù)字碼為1，并通過控制第k個同相選擇開關(guān)將第k個同相電容的下極板切 換到參考地；
[0048] 若比較器第k次比較的比較結(jié)果為同相電壓電壓小于反相電壓，則邏輯控制器所 輸出的第k位數(shù)字碼為0,并通過控制第k個反相選擇開關(guān)將第k個反相電容的下極板切換到 參考地；
[0049] 其中，k = l、2、…、N-1。
[0050] 圖5是本發(fā)明隨機數(shù)發(fā)生器實施例二的邏輯結(jié)構(gòu)圖，在該實施例中，模數(shù)轉(zhuǎn)換的位 數(shù)為9,即，N=9。而且，
[0051] 同相電容陣列具體包括 9 個同相電容(：11、(：12、(：13、(：14、(：15、(：16、(：17、(：18、(：19和8 個同相選擇開關(guān) 311)、321)、331)、341)、3 51)、361)、371)、381)，而且，這9個同相電容(：11、(：12、(：13、(：14、 (：15、(：16、(：17、(：18、(：19的電容值分別為：128(：〇、64(：〇、32(：〇、16(：〇、8(：〇、4(：〇、2(：〇、(：〇、(：〇。這9 個同相電容的上極板分別連接比較器30的同相輸入端，第9個同相電容C19的下極板接入?yún)?考地(VSS)。前8個同相電容(：11、(：12、(：13、(：14、(：15、(：16、(：17、(：18的下極板分別與相應(yīng)的同 相選擇開關(guān)Sip、S2p、S3p、S4p、S5p、S6p、S7p、S8p的固定端相連，這8個同相選擇開關(guān)Sip、S2p、S3p、 34 1^51)、561)、571)、381)的第一選擇端分別接入?yún)⒖茧妷?￥代〇，其第二選擇端分別接入?yún)⒖嫉?(VSS )，其控制端分別連接邏輯控制器40的相應(yīng)輸出端。
[0052] 反相電容陣列具體包括9個反相電容021、022、023、024、025、026、027、028、029和8 個反相選擇開關(guān) 3111、3211、3311、3411、3 511、3611、3711、3811，而且，這9個反相電容021、022、023、〇24、 〇25、026、〇27、〇28、〇29的電容值分別為：128(：〇、64(：〇、32(：〇、16(：〇、8(：〇、4(：〇、2(：〇、(：〇、(：〇。這9 個反相電容的上極板分別連接比較器30的反相輸入端，第9個反相電容C29的下極板接入?yún)?考地(VSS)。前8個反相電容021、022、023、024、025、026、027、028的下極板分別與相應(yīng)的反 相選擇開關(guān)Sin、S2n、S3n、S4n、S5n、S6n、S7n、S8n的固定端相連，這8個反相選擇開關(guān)的第一選擇 端分別接入?yún)⒖茧妷?Vref)，其第二選擇端分別接入?yún)⒖嫉?VSS)，其控制端分別連接邏輯 控制器40的相應(yīng)輸出端。
[0053]而且，在該實施例中，采樣開關(guān)10在上半時鐘周期閉合，開始對輸入電壓信號進行 采樣，并分別被同相電容陣列和反相電容陣列采樣到上極板，即Vp = Vinp和Vn = Vinn。采樣 開關(guān)10在下半時鐘周期關(guān)斷，采樣信號被鎖存，此時，同相電容陣列和反相電容陣列的下極 板分別接入?yún)⒖茧妷?。然后，比較器30進行第一次比較，邏輯控制器40將會根據(jù)比較器30的 輸出結(jié)果，控制同相選擇開關(guān)S lp或反相選擇開關(guān)Sln把最大容值的電容C11或C21的下極板 轉(zhuǎn)換到Vss，同時，數(shù)字輸出D1就產(chǎn)生了。具體為:若Vp大于Vn，則控制同相選擇開關(guān)S lp把同 相電容C11的下極板切換到Vss，所輸出的最高位為1;若Vp小于Vn，則控制反相選擇開關(guān)Sln 把反相電容C21的下極板切換到Vss，所輸出的最高位為0。
[0054]下面是一個在第K次比較時的例子：
[0055] 如果Vp>Vn，數(shù)字結(jié)果Dk即為1，之后Vp、Vn變成：
[0057] Vn[k+l]=Vn[k]
[0058] 反之，如果Vp〈Vn，則數(shù)字結(jié)果Dk即為0，Vp、Vn則變?yōu)椋?br>[0059] VP[k+l]=VP[k]
[0061] 在進行完電荷重分布之后，重復進行比較和切換開關(guān)的過程，直到最低位LSB產(chǎn) 生。
[0062]在上述實施例中，為了增大異步逐次逼近型模數(shù)轉(zhuǎn)換器的KT/C噪聲，需要增大溫 度或減小電容，優(yōu)選地，同相電容和反相電容的容值小于lpF，即，電容的容值的為fF數(shù)量 級。例如，可利用金屬之間的耦合或寄生電容來做電容陣列。
[0063]圖6是圖5中比較器實施例一的電路圖，在該實施例的比較器中，前一級為差分運 放，后一級為鎖存器。輸入電壓信號Vinp、Vinn經(jīng)過差分運放放大成能被鎖存器識別的大小 后，再經(jīng)鎖存器鎖存為理想的高低電平并輸出。
[0064] 具體地，差分運放包括N溝道型M0S管Q11、Q12和P溝道型M0S管〇21、〇22、〇23。》3管 Q11的柵極和M0S管Q12的柵極分別接入邏輯控制器所輸出的比較時鐘信號(CLK)，M0S管Q11 的源極和M0S管Q12的源極分別接電源電壓(VDD)，M0S管Q11的漏極接M0S管Q21的漏極，M0S 管Q12的漏極接M0S管Q22的漏極，M0S管Q21的柵極為比較器的同相輸入端（INP)，M0S管Q22 的柵極為比較器的反相輸入端（INN)，M0S管Q21的源極和M0S管Q22的源極分別接M0S管Q23 的漏極，M0S管Q23的源極接地，M0S管Q23的柵極接入邏輯控制器所輸出的比較時鐘信號。 [0065] 鎖存器包括N溝道型M0S管叭3、〇14、〇15、〇16及?溝道型》3管〇24、〇25、〇26、〇27，其 中，M0S管Q13的源極和M0S管Q14的源極分別接電源電壓，M0S管Q13的漏極接M0S管Q15的源 極，M0S管Q15的柵極(AP)接M0S管Q12的漏極，M0S管Q15的漏極分別接M0S管Q24的漏極、M0S 管Q25的漏極、M0S管Q14的柵極、M0S管Q26的柵極，M0S管Q24的源極、M0S管Q25的源極、M0S管 Q26的源極和M0S管Q27的源極分別接地，M0S管Q24的柵極和M0S管Q27的柵極分別接入比較 時鐘信號。M0S管Q14的漏極接M0S管Q16的源極，M0S管Q16的柵極(AN)接M0S管Q11的漏極， M0S管Q16的漏極分別接M0S管Q26的漏極、M0S管Q27的漏極、M0S管Q13的柵極、M0S管Q25的柵 極。
[0066]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技 術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何纂 改、等同替換、改進等，均應(yīng)包含在本發(fā)明的權(quán)利要求范圍之內(nèi)。
【主權(quán)項】
1. 一種隨機數(shù)發(fā)生器，其特征在于，包括異步逐次逼近型模數(shù)轉(zhuǎn)換器，而且，所述異步 逐次逼近型模數(shù)轉(zhuǎn)換器包括:采樣開關(guān)、電容陣列數(shù)模轉(zhuǎn)換器、比較器和邏輯控制器，其中， 所述采樣開關(guān)，用于在上半時鐘周期對輸入電壓信號進行采樣，并通過所述電容陣列 數(shù)模轉(zhuǎn)換器接入所述比較器，在下半時鐘周期對所采樣的輸入電壓信號進行鎖存，以得到 保持信號； 所述比較器，用于在所述邏輯控制器的控制下，對所述保持信號及電容陣列數(shù)模轉(zhuǎn)換 器上的電壓信號進行比較； 邏輯控制器，用于根據(jù)比較結(jié)果產(chǎn)生最高位數(shù)字碼，且根據(jù)比較結(jié)果控制所述電容陣 列數(shù)模轉(zhuǎn)換器開始電荷重分布，并控制所述比較器重新進行比較，直至產(chǎn)生最低位數(shù)字碼， 而且，所產(chǎn)生的最低位數(shù)字碼在噪聲達到預設(shè)值時為隨機數(shù)。2. 根據(jù)權(quán)利要求1所述的隨機數(shù)發(fā)生器，其特征在于，所述電容陣列數(shù)模轉(zhuǎn)換器包括同 相電容陣列和反相電容陣列，所述同相電容陣列包括N個同相電容和N-1個同相選擇開關(guān)， 所述反相電容陣列包括N個反相電容和N-1個反相選擇開關(guān)，其中，N為模數(shù)轉(zhuǎn)換的位數(shù);而 且， 第N個同相電容的電容值為Co,且所述第N個同相電容的上極板連接所述比較器的同相 輸入端，所述第N個同相電容的下極板接入?yún)⒖嫉?第i個同相電容的電容值為:Co*2N^，所 述第i個同相電容的上極板分別連接所述比較器的同相輸入端，所述第i個同相電容的下極 板分別與第i個同相選擇開關(guān)的固定端相連，所述第i個同相選擇開關(guān)的第一選擇端分別接 入?yún)⒖茧妷?，所述第i個同相選擇開關(guān)的第二選擇端分別接入?yún)⒖嫉?，所述第i個同相選擇 開關(guān)的控制端分別連接所述邏輯控制器的相應(yīng)輸出端，i = 1、2、…N-1; 第N個反相電容的電容值為Co,且所述第N個反相電容的上極板連接所述比較器的反相 輸入端，所述第N個反相電容的下極板接入?yún)⒖嫉?第i個反相電容的電容值為:Co*2N^，所 述第i個反相電容的上極板分別連接所述比較器的反相輸入端，所述第i個反相電容的下極 板分別與第i個反相選擇開關(guān)的固定端相連，所述第i個反相選擇開關(guān)的第一選擇端分別接 入?yún)⒖茧妷海龅趇個反相選擇開關(guān)的第二選擇端分別接入?yún)⒖嫉?，所述第i個反相選擇 開關(guān)的控制端分別連接所述邏輯控制器的相應(yīng)輸出端，i = 1、2、…N-1; 而且，若所述比較器第k次比較的比較結(jié)果為同相電壓電壓大于反相電壓，則所述邏輯 控制器所輸出的第k位數(shù)字碼為1，并通過控制第k個同相選擇開關(guān)將所述第k個同相電容的 下極板切換到參考地； 若所述比較器第k次比較的比較結(jié)果為同相電壓電壓小于反相電壓，則所述邏輯控制 器所輸出的第k位數(shù)字碼為0,并通過控制第k個反相選擇開關(guān)將所述第k個反相電容的下極 板切換到參考地； 其中，k=l、2、，"、N-l。3. 根據(jù)權(quán)利要求2所述的隨機數(shù)發(fā)生器，其特征在于，所述同相電容和所述反相電容的 容值小于lpF。4. 根據(jù)權(quán)利要求1所述的隨機數(shù)發(fā)生器，其特征在于，所述比較器包括相連的差分運放 及鎖存器。5. 根據(jù)權(quán)利要求4所述的隨機數(shù)發(fā)生器，其特征在于，所述差分運放包括N溝道型M0S管 〇11、〇12和？溝道型觀3管〇21、〇22、〇23，其中肩03管叭1的柵極和觀3管叭2的柵極分別接入 所述邏輯控制器所輸出的比較時鐘信號，MOS管Q11的源極和MOS管Q12的源極分別接電源電 壓，M0S管Q11的漏極接M0S管Q21的漏極，M0S管Q12的漏極接M0S管Q22的漏極，M0S管Q21的柵 極為所述比較器的同相輸入端，M0S管Q22的柵極為所述比較器的反相輸入端，M0S管Q21的 源極和M0S管Q22的源極分別接M0S管Q23的漏極，M0S管Q23的源極接地，M0S管Q23的柵極接 入所述邏輯控制器所輸出的比較時鐘信號。6.根據(jù)權(quán)利要求5所述的隨機數(shù)發(fā)生器，其特征在于，所述鎖存器包括N溝道型M0S管 013、014、015、016及？溝道型]\?)3管024、025、026、027，其中，]\?)3管013的源極和冊3管014的 源極分別接電源電壓，M0S管Q13的漏極接M0S管Q15的源極，M0S管Q15的柵極接M0S管Q12的 漏極，M0S管Q15的漏極分別接M0S管Q24的漏極、M0S管Q25的漏極、M0S管Q14的柵極、M0S管 Q26的柵極，M0S管Q24的源極、M0S管Q25的源極、M0S管Q26的源極和M0S管Q27的源極分別接 地，M0S管Q24的柵極和M0S管Q27的柵極分別接入所述比較時鐘信號;M0S管Q14的漏極接M0S 管Q16的源極，M0S管Q16的柵極接M0S管Q11的漏極，M0S管Q16的漏極分別接M0S管Q26的漏 極、M0S管Q27的漏極、M0S管Q13的柵極、M0S管Q25的柵極。
【文檔編號】G06F7/58GK106055307SQ201610344992
【公開日】2016年10月26日
【申請日】2016年5月23日
【發(fā)明人】唐枋, 曾廣旺, 李明東, 周喜川, 胡盛東, 甘平, 李世平, 殷鵬, 陳卓, 陳銀暉, 譚躍, 王忠杰, 黃莎琳, 舒洲, 葉楷
【申請人】深圳華視微電子有限公司