一種低負載鏡像加法器的制造方法
【專利摘要】本發(fā)明公開了一種低負載鏡像加法器，包含進位輸入端口C1、n位加數(shù)二進制輸入端口A1…An、n位被加數(shù)二進制輸入端口B1…Bn、n+1位二進制輸出端口S1…Sn+1、第一單獨反相器、第二單獨反相器、n個PGTX產(chǎn)生電路，1個n級進位產(chǎn)生電路和n個求和電路，n為大于等于2的整數(shù)，本發(fā)明在產(chǎn)生高位進位的同時產(chǎn)生低位進位，使得加法運算負載少，運算快，且在版圖布局時所需MOS管數(shù)很少，布局簡單。
【專利說明】—種低負載鏡像加法器

【技術領域】
[0001]本發(fā)明涉及計算機領域，尤其涉及一種低負載鏡像加法器。

【背景技術】
[0002]加法器是產(chǎn)生數(shù)的和的裝置；在計算機系統(tǒng)中，加法運算是一切算術運算的核心；因此如何提高加法運算的速度是業(yè)內人士所共同追求的目標。
[0003]鏡像加法器利用其進位信號的邏輯表達式
[0004]C0； ο = G0+P 0Ci； ο
[0005]Col = GJP1Gc^P1P0Ci, 0
[0006]C0；2 = GfP2GAP2P1Gc^P2P1P0Cii0 (1.1)
[0007]和進位信號的對偶邏輯表達式
[0008]C0,0 = G0+P0Ci；0
[0009]Ctu = GjP1Gc^P1P0Cii0
[0010]C0；2 = GfP2GAP2P1Gc^P2P1P0Cii0 (1.2)
[0011]以CMOS電路實現(xiàn)進位的快速產(chǎn)生。
[0012]但是，該電路是有比邏輯，這也就意味著要正確實現(xiàn)邏輯功能，要求PMOS的驅動能力弱于NMOS ;為了盡快的產(chǎn)生進位，PMOS需要采用較大的尺寸，NMOS則需要采用更大的尺寸，產(chǎn)生惡性循環(huán)。在0.6V超低電壓下，驅動能力嚴重不足，隨著運算位數(shù)的增加，信號翻轉變得越來越遲鈍。


【發(fā)明內容】

[0013]本發(fā)明所要解決的技術問題是針對【背景技術】的缺陷，提供一種低負載鏡像加法器。
[0014]本發(fā)明為解決上述技術問題采用以下技術方案:
[0015]—種低負載鏡像加法器，包含進位輸入端口 Cpn位加數(shù)二進制輸入端口 Α^..Αη、η位被加數(shù)二進制輸入端口 ?ν..Βη、η+1位二進制輸出端口 S^..Sn+1、第一單獨反相器、第二單獨反相器、η個PGTX產(chǎn)生電路，I個η級進位產(chǎn)生電路和η個求和電路，η為大于等于2的整數(shù)；
[0016]所述PGTX產(chǎn)生電路包含第一至第二 PGTX輸入端口、第一至第四PGTX輸出端口、第一至第二 PGTX或非門、第一至第二 PGTX與非門、以及第一至第二 PGTX反相器，其中:
[0017]所述第一 PGTX或非門的兩個輸入端分別與第一 PGTX輸入端口、第二 PGTX輸入端口相連，輸出端與第一 PGTX反相器的輸入端相連；
[0018]所述第一 PGTX反相器的輸出端與第一 PGTX輸出端口相連；
[0019]所述第一 PGTX與非門的兩個輸入端分別與第一 PGTX輸入端口、第二 PGTX輸入端口相連，輸出端與第二 PGTX反相器的輸入端相連；
[0020]所述第二 PGTX反相器的輸出端與第四PGTX輸出端口相連；
[0021]所述第二 PGTX與非門的兩個輸入端分別與第一 PGTX反相器的輸出端、第一 PGTX與非門的輸出端相連，輸出端與第二 PGTX輸出端口相連；
[0022]所述第二 PGTX或非門的兩個輸入端分別與第一 PGTX或非門的輸出端、第二 PGTX反相器的輸出端相連，輸出端與第三PGTX輸出端口相連；
[0023]所述求和電路包含第一至第四求和PM0S、第一至第四求和NM0S、第一至第四求和輸入端口、以及求和輸出端口，其中:
[0024]所述第一求和PMOS的源極接工作電壓、柵極與第一求和輸入端口相連、漏極與第三求和PMOS的源極相連；
[0025]所述第二求和PMOS的源極接工作電壓、柵極與第二求和輸入端口相連、漏極與第四求和PMOS的源極相連；
[0026]所述第三求和PMOS的柵極與第三求和輸入端口相連、漏極與求和輸出端口相連；
[0027]所述第四求和PMOS的柵極與第四求和輸入端口相連、漏極與求和輸出端口相連；
[0028]所述第一求和NMOS的柵極與第三求和輸入端口相連、漏極與求和輸出端口相連、源極與第三求和NMOS的漏極相連；
[0029]所述第二求和NMOS的柵極與第一求和輸入端口相連、漏極與求和輸出端口相連、源極與第四求和NMOS的漏極相連；
[0030]所述第三求和NMOS的柵極與第四求和輸入端口相連、源極接地；
[0031]所述第四求和NMOS的柵極與第二求和輸入端口相連、源極接地；
[0032]所述第一單獨反相器的輸入端與進位輸入端口 C1相連、輸出端與第二單獨反相器的輸入端相連；
[0033]所述η級進位產(chǎn)生電路包含η個進位產(chǎn)生組、η個T信號輸入端口 ！>..!；、η個X信號輸入端口 Xi…xn、η個P信號輸入端口 P1η個G信號輸入端口 G1…Gn、單獨進位PMOS以及單獨進位NM0S，其中:
[0034]所述進位產(chǎn)生組包含第一至第二進位PM0S、第一至第二進位NM0S、以及第一至第二進位反相器，所述第二進位PMOS的源極接工作電壓、漏極與第一進位PMOS的漏極相連，所述第二進位NMOS的源極接地、漏極與第一進位NMOS的漏極相連，所述第一 PMOS的漏極分別與第一 NMOS的漏極、第一進位反相器的輸入端相連,所述第一進位反相器的輸出端與第二進位反相器的輸入端相連；
[0035]第I個進位產(chǎn)生組的第一進位PMOS的源極與單獨進位PMOS的漏極相連、第一進位NMOS的源極與單獨進位NMOS的漏極相連，所述單獨進位PMOS的源極接工作電壓、柵極與進位輸入端口 C1相連，所述單獨進位NMOS的源極接地、柵極與進位輸入端口 C1相連；
[0036]第I個進位產(chǎn)生組的第一進位PMOS的柵極與T信號輸入端口 T1相連、第二進位PMOS的柵極與X信號輸入端口 X1相連、第一進位NMOS的柵極與P信號輸入端口 P1相連、第二進位NMOS的柵極與G信號輸入端口 G1相連；
[0037]第η個進位產(chǎn)生組的第二進位PMOS的漏極與第二進位NMOS的漏極相連，第η個進位產(chǎn)生組的第一進位反相器的輸出端與二進制輸出端口 Sn+1相連；
[0038]對于每個大于等于2且小于等于η的整數(shù)k，第k個進位產(chǎn)生組的第一進位PMOS的源極與第k-Ι個進位產(chǎn)生組的第二進位PMOS的漏極相連、第一進位NMOS的源極與第k_l個進位產(chǎn)生組的第二進位NMOS的源極相連、第一進位PMOS的柵極與T信號輸入端口 Tk相連、第二進位PMOS的柵極與X信號輸入端口 Xk相連、第一進位NMOS的柵極與P信號輸入端口 Pk相連、第二進位NMOS的柵極與G信號輸入端口 Gk相連；
[0039]第I個PGTX產(chǎn)生電路的第一 PGTX輸入端口、第二 PGTX輸入端口分別與加數(shù)二進制輸入端口 A1、被加數(shù)二進制輸入端口 B1相連，第I個PGTX產(chǎn)生電路的第一至第四PGTX輸出端口分別與所述η級進位產(chǎn)生電路的X信號輸入端口 Xp T信號輸入端口 ！\、P信號輸入端口 P1'G信號輸入端口 G1 ；
[0040]第I個求和電路的第一求和輸入端口與第I個PGTX產(chǎn)生電路的第三PGTX輸出端口相連、第二求和輸入端口與第I個PGTX產(chǎn)生電路的第二 PGTX輸出端口相連、第三輸入端口與第二單獨反相器的輸出端相連、第四輸入端口與第一單獨反相器的輸出端相連、求和輸出端口與二進制輸出端口 S1相連；
[0041]對于每個大于等于2且小于等于η的整數(shù)j:
[0042]第j個PGTX產(chǎn)生電路的第一 PGTX輸入端口、第二 PGTX輸入端口分別與加數(shù)二進制輸入端口 A」、被加數(shù)二進制輸入端口 Bj相連，第j個PGTX產(chǎn)生電路的第一至第四PGTX輸出端口分別與所述η級進位產(chǎn)生電路的X信號輸入端口 Xp T信號輸入端口 Tp P信號輸入端口 P」、G信號輸入端口 Gj ；
[0043]第j個求和電路的第一求和輸入端口與所述η級進位產(chǎn)生電路的P信號輸入端口Pj相連、第二求和輸入端口與所述η級進位產(chǎn)生電路的T信號輸入端口 L相連、第三輸入端口與所述η級進位產(chǎn)生電路中第j個進位產(chǎn)生組的第二進位反相器的輸出端相連、第四輸入端口與所述η級進位產(chǎn)生電路中第j個進位產(chǎn)生組的第一進位反相器的輸出端相連、求和輸出端口與二進制輸出端口 Sj相連。
[0044]作為本發(fā)明一種低負載鏡像加法器進一步的優(yōu)化方案，所述低負載鏡像加法器的電路的進位信號邏輯表達式為:
[0045]C1 = G0+P0C0
[0046]C2 = G^P1Go+P1PoCo
[0047]C3 = G2+P2G^P2P1G0+P2P1P0C0
[0048]…
[0049]Cn = Gm+Pn-U...+PlriPnV.PlGd+PjrfPn-2…P1PtlC0 ；
[0050]其中，Ci為第i為進位，Gi為第i位進位產(chǎn)生信號，Gi = AiBi, Pi為第i位進位傳播信號，Pi=Ai?Bi;
[0051]對偶邏輯表達式為:
[0052]Clp = X0+T0C0
[0053]C2p = Xi+T1Xo+T1T0C0
[0054]C3p = XfT2XjT2T1Xc^T2T1T0C0
[0055]…
[0056]Cnp — Χη-ι+Τη-ιΧη-2+*** +Tn-1Tn-2*** TiXo+T^jT^...T1T0C0 ；
[0057]其中,Cip為第i為進位對偶信號,Xi為第i位進位產(chǎn)生輔助信號，Xi = AfBpTi為第i位進位傳播輔助信號，Pi。
[0058]本發(fā)明采用以上技術方案與現(xiàn)有技術相比，具有以下技術效果:
[0059]1.運算迅速，負載少，在超低電壓下效果好；
[0060]2.對偶邏輯表達式形式簡單，容易實現(xiàn)；
[0061]3.在版圖布局時布局簡單。

【專利附圖】

【附圖說明】
[0062]圖1是本發(fā)明提出的η級進位產(chǎn)生電路；
[0063]圖2是本發(fā)明提出的PGTX產(chǎn)生電路；
[0064]圖3是本發(fā)明提出的求和電路；
[0065]圖4是本發(fā)明提出的低負載鏡像加法運算示意圖；
[0066]圖5是本發(fā)明提出的3級進位產(chǎn)生電路；
[0067]圖6是本發(fā)明提出的3位加法時低負載鏡像加法運算示意圖。

【具體實施方式】
[0068]下面結合附圖對本發(fā)明的技術方案做進一步的詳細說明:
[0069]如圖4所示，本發(fā)明公開了一種低負載鏡像加法器，包含進位輸入端口 Q、η位加數(shù)二進制輸入端口 Α^..Αη、η位被加數(shù)二進制輸入端口 ?ν..Βη、η+1位二進制輸出端口 S^..Sn+1、第一單獨反相器、第二單獨反相器、η個PGTX產(chǎn)生電路，I個η級進位產(chǎn)生電路和η個求和電路，η為大于等于2的整數(shù)；
[0070]如圖2所示，所述PGTX產(chǎn)生電路包含第一至第二 PGTX輸入端口、第一至第四PGTX輸出端口、第一至第二 PGTX或非門、第一至第二 PGTX與非門、以及第一至第二 PGTX反相器，其中:
[0071 ] 所述第一 PGTX或非門的兩個輸入端分別與第一 PGTX輸入端口、第二 PGTX輸入端口相連，輸出端與第一 PGTX反相器的輸入端相連；
[0072]所述第一 PGTX反相器的輸出端與第一 PGTX輸出端口相連；
[0073]所述第一 PGTX與非門的兩個輸入端分別與第一 PGTX輸入端口、第二 PGTX輸入端口相連，輸出端與第二 PGTX反相器的輸入端相連；
[0074]所述第二 PGTX反相器的輸出端與第四PGTX輸出端口相連；
[0075]所述第二 PGTX與非門的兩個輸入端分別與第一 PGTX反相器的輸出端、第一 PGTX與非門的輸出端相連，輸出端與第二 PGTX輸出端口相連；
[0076]所述第二 PGTX或非門的兩個輸入端分別與第一 PGTX或非門的輸出端、第二 PGTX反相器的輸出端相連，輸出端與第三PGTX輸出端口相連；
[0077]如圖3所不，所述求和電路包含第一至第四求和PM0S、第一至第四求和NM0S、第一至第四求和輸入端口、以及求和輸出端口，其中:
[0078]所述第一求和PMOS的源極接工作電壓、柵極與第一求和輸入端口相連、漏極與第三求和PMOS的源極相連；
[0079]所述第二求和PMOS的源極接工作電壓、柵極與第二求和輸入端口相連、漏極與第四求和PMOS的源極相連；
[0080]所述第三求和PMOS的柵極與第三求和輸入端口相連、漏極與求和輸出端口相連；
[0081]所述第四求和PMOS的柵極與第四求和輸入端口相連、漏極與求和輸出端口相連；
[0082]所述第一求和NMOS的柵極與第三求和輸入端口相連、漏極與求和輸出端口相連、源極與第三求和NMOS的漏極相連；
[0083]所述第二求和NMOS的柵極與第一求和輸入端口相連、漏極與求和輸出端口相連、源極與第四求和NMOS的漏極相連；
[0084]所述第三求和NMOS的柵極與第四求和輸入端口相連、源極接地；
[0085]所述第四求和NMOS的柵極與第二求和輸入端口相連、源極接地；
[0086]所述第一單獨反相器的輸入端與進位輸入端口 C1相連、輸出端與第二單獨反相器的輸入端相連；
[0087]如圖1所示，所述η級進位產(chǎn)生電路包含η個進位產(chǎn)生組、η個T信號輸入端口IV..Τη、η個X信號輸入端口 Xf Χη、η個P信號輸入端口 Pf Ρη、η個G信號輸入端口 G^..Gn、單獨進位PMOS以及單獨進位NM0S，其中:
[0088]所述進位產(chǎn)生組包含第一至第二進位PM0S、第一至第二進位NM0S、以及第一至第二進位反相器，所述第二進位PMOS的源極接工作電壓、漏極與第一進位PMOS的漏極相連，所述第二進位NMOS的源極接地、漏極與第一進位NMOS的漏極相連，所述第一 PMOS的漏極分別與第一 NMOS的漏極、第一進位反相器的輸入端相連,所述第一進位反相器的輸出端與第二進位反相器的輸入端相連；
[0089]第I個進位產(chǎn)生組的第一進位PMOS的源極與單獨進位PMOS的漏極相連、第一進位NMOS的源極與單獨進位NMOS的漏極相連，所述單獨進位PMOS的源極接工作電壓、柵極與進位輸入端口 C1相連，所述單獨進位NMOS的源極接地、柵極與進位輸入端口 C1相連；
[0090]第I個進位產(chǎn)生組的第一進位PMOS的柵極與T信號輸入端口 T1相連、第二進位PMOS的柵極與X信號輸入端口 X1相連、第一進位NMOS的柵極與P信號輸入端口 P1相連、第二進位NMOS的柵極與G信號輸入端口 G1相連；
[0091 ] 第η個進位產(chǎn)生組的第二進位PMOS的漏極與第二進位NMOS的漏極相連，第η個進位產(chǎn)生組的第一進位反相器的輸出端與二進制輸出端口 Sn+1相連；
[0092]對于每個大于等于2且小于等于η的整數(shù)k，第k個進位產(chǎn)生組的第一進位PMOS的源極與第k-Ι個進位產(chǎn)生組的第二進位PMOS的漏極相連、第一進位NMOS的源極與第k_l個進位產(chǎn)生組的第二進位NMOS的源極相連、第一進位PMOS的柵極與T信號輸入端口 Tk相連、第二進位PMOS的柵極與X信號輸入端口 Xk相連、第一進位NMOS的柵極與P信號輸入端口 Pk相連、第二進位NMOS的柵極與G信號輸入端口 Gk相連；
[0093]第I個PGTX產(chǎn)生電路的第一 PGTX輸入端口、第二 PGTX輸入端口分別與加數(shù)二進制輸入端口 A1、被加數(shù)二進制輸入端口 B1相連，第I個PGTX產(chǎn)生電路的第一至第四PGTX輸出端口分別與所述η級進位產(chǎn)生電路的X信號輸入端口 Xp T信號輸入端口 ！\、P信號輸入端口 P1'G信號輸入端口 G1 ；
[0094]第I個求和電路的第一求和輸入端口與第I個PGTX產(chǎn)生電路的第三PGTX輸出端口相連、第二求和輸入端口與第I個PGTX產(chǎn)生電路的第二 PGTX輸出端口相連、第三輸入端口與第二單獨反相器的輸出端相連、第四輸入端口與第一單獨反相器的輸出端相連、求和輸出端口與二進制輸出端口 S1相連；
[0095]對于每個大于等于2且小于等于η的整數(shù)j:
[0096]第j個PGTX產(chǎn)生電路的第一 PGTX輸入端口、第二 PGTX輸入端口分別與加數(shù)二進制輸入端口 A」、被加數(shù)二進制輸入端口 Bj相連，第j個PGTX產(chǎn)生電路的第一至第四PGTX輸出端口分別與所述η級進位產(chǎn)生電路的X信號輸入端口 Xp T信號輸入端口 Tp P信號輸入端口 P」、G信號輸入端口 Gj ；
[0097]第j個求和電路的第一求和輸入端口與所述η級進位產(chǎn)生電路的P信號輸入端口Pj相連、第二求和輸入端口與所述η級進位產(chǎn)生電路的T信號輸入端口 L相連、第三輸入端口與所述η級進位產(chǎn)生電路中第j個進位產(chǎn)生組的第二進位反相器的輸出端相連、第四輸入端口與所述η級進位產(chǎn)生電路中第j個進位產(chǎn)生組的第一進位反相器的輸出端相連、求和輸出端口與二進制輸出端口 Sj相連。
[0098]所述低負載鏡像加法器的電路的進位信號邏輯表達式為:
[0099]C1 = G0+P0C0
[0100]C2 = G^P1Go+P1PoCo
[0101]C3 = g2+p2g1+p2p1g0+p2p1p0c0
[0102]…
[0103]Cn = Gm+PnU...+PlriPw PiGd+PmPn-2…P1PqC0 ；
[0104]其中，Ci為第i為進位，Gi為第i位進位產(chǎn)生信號，Gi = AiBi, Pi為第i位進位傳播信號，Pi = Ai ? B1 ;
[0105]對偶邏輯表達式為:
[0106]Clp = Xo+T0C0
[0107]C2p = XJT1Xc^T1TciCtl
[0108]C3p = X2+T2X1+T2T1X0+T2T1T0C0
[0109]…
[0110]Cnp — Χη-ι+Τη-ιΧη-2+*** +Tn-1Tn-2*** TiXo+T^jT^...T1T0C0 ；
[0111]其中，Cip為第i為進位對偶信號，Xi為第i位進位產(chǎn)生輔助信號，Xi = Α,+Β,,Τ,為第i位進位傳播輔助信號，Pi = Ai ? Bi。
[0112]本發(fā)明中加法的計算步驟如下:
[0113]步驟1)，對于每個大于等于I且小于等于η的整數(shù)i，輸入端口 A1、Bi通過組合電路產(chǎn)生€=4 Φ馬、Ti = AiQBi ^ Gi =AiBiJi =A^Bi ；
[0114]步驟2)，通過進位邏輯表達式 Cn = Gn+Ρ?...+PlriPlrf…P1GJPlriPw P1P0C0和對偶邏輯表達式 Cnp = xym..+TlriTwT1Xc^TlriTwT1TciCtl 產(chǎn)生進位(:2-(；+1 ；
[0115]步驟3)，根據(jù)Ci的正負值選擇Pi或者Ti作為輸出Si ；
[0116]步驟4)，選擇Cn+1作為輸出Sn+1 ；
[0117]實施例
[0118]以3位加法運算為例，如圖5、圖6所示，具體步驟如下:
[0119]LA^B1 產(chǎn)生 Pp T1J1 ;A2、B2 產(chǎn)生 P2、G2、T2、X2 ;A3、B3 產(chǎn)生 P3、G3、T3、X3 ；
[0120]2.P1' G1' ?\、X1' Ρ2、G2、Τ2、Χ2、Ρ3、G3、Τ3、X3 產(chǎn)生進位 C2_P、C2_N、C3_P、C3_N、C4_P、C4_N，C1 產(chǎn)生 ClP 和 ClN ；
[0121]3.P1, T1, ClP, ClNS1 ;P2、T2、C2_P、C2_N 產(chǎn)生 S2 ;P3、T3、C3_P、C3_N 產(chǎn)生 S3 ；C4_P作為S4 ；
[0122]應用本發(fā)明提供的低負載鏡像加法器，運算迅速，負載少，在超低電壓下效果好；本發(fā)明提供的低負載鏡像加法器的對偶邏輯表達式形式簡單，容易實現(xiàn)；本發(fā)明提供的低負載鏡像加法器在版圖布局時布局簡單。
[0123]以上所述的【具體實施方式】，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的【具體實施方式】而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【權利要求】
1.一種低負載鏡像加法器,其特征在于: 包含進位輸入端口 Cp η位加數(shù)二進制輸入端口 Α「..Αη、η位被加數(shù)二進制輸入端口IV..Βη、η+1位二進制輸出端口 S^..Sn+1、第一單獨反相器、第二單獨反相器、η個PGTX產(chǎn)生電路，I個η級進位產(chǎn)生電路和η個求和電路，η為大于等于2的整數(shù)； 所述PGTX產(chǎn)生電路包含第一至第二 PGTX輸入端口、第一至第四PGTX輸出端口、第一至第二 PGTX或非門、第一至第二 PGTX與非門、以及第一至第二 PGTX反相器，其中: 所述第一 PGTX或非門的兩個輸入端分別與第一 PGTX輸入端口、第二 PGTX輸入端口相連，輸出端與第一 PGTX反相器的輸入端相連； 所述第一 PGTX反相器的輸出端與第一 PGTX輸出端口相連； 所述第一 PGTX與非門的兩個輸入端分別與第一 PGTX輸入端口、第二 PGTX輸入端口相連，輸出端與第二 PGTX反相器的輸入端相連； 所述第二 PGTX反相器的輸出端與第四PGTX輸出端口相連； 所述第二 PGTX與非門的兩個輸入端分別與第一 PGTX反相器的輸出端、第一 PGTX與非門的輸出端相連，輸出端與第二 PGTX輸出端口相連； 所述第二 PGTX或非門的兩個輸入端分別與第一 PGTX或非門的輸出端、第二 PGTX反相器的輸出端相連，輸出端與第三PGTX輸出端口相連； 所述求和電路包含第一至第四求和PMOS、第一至第四求和NMOS、第一至第四求和輸入端口、以及求和輸出端口，其中: 所述第一求和PMOS的源極接工作電壓、柵極與第一求和輸入端口相連、漏極與第三求和PMOS的源極相連； 所述第二求和PMOS的源極接工作電壓、柵極與第二求和輸入端口相連、漏極與第四求和PMOS的源極相連； 所述第三求和PMOS的柵極與第三求和輸入端口相連、漏極與求和輸出端口相連；所述第四求和PMOS的柵極與第四求和輸入端口相連、漏極與求和輸出端口相連；所述第一求和NMOS的柵極與第三求和輸入端口相連、漏極與求和輸出端口相連、源極與第三求和NMOS的漏極相連； 所述第二求和NMOS的柵極與第一求和輸入端口相連、漏極與求和輸出端口相連、源極與第四求和NMOS的漏極相連； 所述第三求和NMOS的柵極與第四求和輸入端口相連、源極接地； 所述第四求和NMOS的柵極與第二求和輸入端口相連、源極接地； 所述第一單獨反相器的輸入端與進位輸入端口 C1相連、輸出端與第二單獨反相器的輸入端相連； 所述η級進位產(chǎn)生電路包含η個進位產(chǎn)生組、η個T信號輸入端口 ?ν..Τη、η個X信號輸入端口 Χ^..Χη、η個P信號輸入端口 Ρ^..Ρη、η個G信號輸入端口 G^-Gn、單獨進位PMOS以及單獨進位NM0S，其中: 所述進位產(chǎn)生組包含第一至第二進位PM0S、第一至第二進位NM0S、以及第一至第二進位反相器，所述第二進位PMOS的源極接工作電壓、漏極與第一進位PMOS的漏極相連，所述第二進位NMOS的源極接地、漏極與第一進位NMOS的漏極相連，所述第一 PMOS的漏極分別與第一 NMOS的漏極、第一進位反相器的輸入端相連,所述第一進位反相器的輸出端與第二進位反相器的輸入端相連； 第I個進位產(chǎn)生組的第一進位PMOS的源極與單獨進位PMOS的漏極相連、第一進位NMOS的源極與單獨進位NMOS的漏極相連，所述單獨進位PMOS的源極接工作電壓、柵極與進位輸入端口 C1相連，所述單獨進位NMOS的源極接地、柵極與進位輸入端口 C1相連； 第I個進位產(chǎn)生組的第一進位PMOS的柵極與T信號輸入端口 T1相連、第二進位PMOS的柵極與X信號輸入端口 \相連、第一進位NMOS的柵極與P信號輸入端口 P1相連、第二進位NMOS的柵極與G信號輸入端口 G1相連； 第η個進位產(chǎn)生組的第二進位PMOS的漏極與第二進位NMOS的漏極相連，第η個進位產(chǎn)生組的第一進位反相器的輸出端與二進制輸出端口 Sn+1相連； 對于每個大于等于2且小于等于η的整數(shù)k，第k個進位產(chǎn)生組的第一進位PMOS的源極與第k-Ι個進位產(chǎn)生組的第二進位PMOS的漏極相連、第一進位NMOS的源極與第k_l個進位產(chǎn)生組的第二進位NMOS的源極相連、第一進位PMOS的柵極與T信號輸入端口 Tk相連、第二進位PMOS的柵極與X信號輸入端口 Xk相連、第一進位NMOS的柵極與P信號輸入端口Pk相連、第二進位NMOS的柵極與G信號輸入端口 Gk相連； 第I個PGTX產(chǎn)生電路的第一 PGTX輸入端口、第二 PGTX輸入端口分別與加數(shù)二進制輸入端口 A1、被加數(shù)二進制輸入端口 B1相連，第I個PGTX產(chǎn)生電路的第一至第四PGTX輸出端口分別與所述η級進位產(chǎn)生電路的X信號輸入端口 Xp T信號輸入端口 ！\、P信號輸入端口 P1'G信號輸入端口 G1 ； 第I個求和電路的第一求和輸入端口與第I個PGTX產(chǎn)生電路的第三PGTX輸出端口相連、第二求和輸入端口與第I個PGTX產(chǎn)生電路的第二 PGTX輸出端口相連、第三輸入端口與第二單獨反相器的輸出端相連、第四輸入端口與第一單獨反相器的輸出端相連、求和輸出端口與二進制輸出端口 S1相連； 對于每個大于等于2且小于等于η的整數(shù)j: 第j個PGTX產(chǎn)生電路的第一 PGTX輸入端口、第二 PGTX輸入端口分別與加數(shù)二進制輸入端口 A」、被加數(shù)二進制輸入端口 Bj相連，第j個PGTX產(chǎn)生電路的第一至第四PGTX輸出端口分別與所述η級進位產(chǎn)生電路的X信號輸入端口 XpT信號輸入端口 TpP信號輸入端口 P」、G信號輸入端口 Gj ； 第j個求和電路的第一求和輸入端口與所述η級進位產(chǎn)生電路的P信號輸入端口 Pj相連、第二求和輸入端口與所述η級進位產(chǎn)生電路的T信號輸入端口 L相連、第三輸入端口與所述η級進位產(chǎn)生電路中第j個進位產(chǎn)生組的第二進位反相器的輸出端相連、第四輸入端口與所述η級進位產(chǎn)生電路中第j個進位產(chǎn)生組的第一進位反相器的輸出端相連、求和輸出端口與二進制輸出端口 Sj相連。
2.根據(jù)權利要求1所述的一種低負載鏡像加法器，其特征在于: 所述低負載鏡像加法器的電路的進位信號邏輯表達式為:
C1 = G0+P0C0
C2 = GJP1Gc^P1P0C0
C3 = GfP2GAP2P1Gc^P2P1P0C0
Cn — Gd+Pn-1Gni +...+PrriPnV PiGo+Pn-1PnV P1P0C0 ; 其中，Ci為第i為進位，Gi為第i位進位產(chǎn)生信號，Gi = AiBi, Pi為第i位進位傳播信號，; 對偶邏輯表達式為:
Clp = X0+T0C0
C2p = X^T1VT1T0C0 C3p = W^T2T1XfT2T1T0C0
Cnp — ^n-l+Tn-lXn-2 + *** +Tn-lTn-2*** TiXo+T^jT^**.T1T0C0 ； 其中，Cip為第i為進位對偶信號，Xi為第i位進位產(chǎn)生輔助信號，Xi = VBijTi為第i位進位傳播輔助信號，Pi = AiQBi。
【文檔編號】G06F7/50GK104166536SQ201410343252
【公開日】2014年11月26日 申請日期:2014年7月17日 優(yōu)先權日:2014年7月17日
【發(fā)明者】張博, 陳鑫, 黃輝, 周江燕, 陳榮濤, 張婉橋, 夏歡, 胡薇, 陳強, 段倩妮 申請人:南京航空航天大學