非接觸ic卡的解調(diào)電路的制作方法
【專利摘要】本發(fā)明公開了一種非接觸IC卡的解調(diào)電路，包括：比較器，偏置電路，檢波電路單元，開關(guān)管，短脈沖高電平產(chǎn)生電路。開關(guān)管連接在檢波信號和地之間，短脈沖高電平產(chǎn)生電路的輸入端連接比較器的輸出端，輸出端連接開關(guān)管的控制端。在解調(diào)信號的下降沿處短脈沖高電平產(chǎn)生電路輸出一高電平脈沖使開關(guān)管接通并使檢波信號的電壓下降。本發(fā)明能夠在凹槽信號期間使檢波信號的電壓降低，從而能夠提高凹槽信號的恢復(fù)時間，能使得比較器快速響應(yīng)，能減小FDT以及增加數(shù)據(jù)解碼正確性。
【專利說明】非接觸IC卡的解調(diào)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別涉及一種非接觸IC卡的解調(diào)電路。

【背景技術(shù)】
[0002]非接觸IC卡和讀卡器之間通過射頻信號做載波來傳送信息。非接觸IC卡本身沒有電源，其工作時的電能通過讀卡器的射頻信號來提供，其中讀卡器的射頻信號為13.56MHz。在讀卡器和非接觸IC卡互傳數(shù)據(jù)時，載波為13.56MHz的射頻載波，信號傳輸速率分別有 106kbits/s, 212kbits/s, 424kbits/s, 848k bits/s 四種。
[0003]其中，從讀卡器向非接觸IC卡傳送數(shù)據(jù)時，是采用振幅鍵控(ASK)方法對信號進行調(diào)制，編碼方式為同步、改進的米勒(miller)編碼。讀卡器和非接觸IC卡需要進行數(shù)字通信即0，I的通信時，讀卡器的數(shù)字信號調(diào)制到所述射頻載波信號上后會形成包含有凹槽(pause)信號的調(diào)制信號，凹槽(pause)信號的振幅要小于射頻載波的振幅。根據(jù)pause信號在調(diào)制信號的時序中的位置不同來表示數(shù)字信號O或者1，所以凹槽信號是數(shù)據(jù)的表達方式。調(diào)制信號通過無線傳輸輸入到非接觸IC卡中，非接觸IC卡通過天線接收該調(diào)制信號后通過解調(diào)電路來對該調(diào)制信號進行解調(diào)，解調(diào)過程分為模擬解調(diào)和數(shù)字解調(diào)兩步，通過解調(diào)電路的模擬解調(diào)將調(diào)制信號中的pause信號解調(diào)為數(shù)字信號O或者I，將解調(diào)后的數(shù)字信號進行數(shù)字解碼，數(shù)字解碼根據(jù)輸入的數(shù)字信號中的O的位置不同確認(rèn)讀卡器中傳輸過來的是數(shù)據(jù)O或者I。
[0004]如圖1所示，是現(xiàn)有非接觸IC卡的解調(diào)電路的示意圖；從讀卡器到非接觸IC卡的傳輸數(shù)據(jù)的載波頻率為13.56MHZ，解調(diào)電路包括:
[0005]比較器106，所述比較器106的第一輸入端連接第一參考信號VREF1，所述比較器106的第二輸入端連接輸入信號VREF3，該輸入信號VREF3為所述非接觸IC卡從天線即圖1中ant處接收的由所述讀卡器發(fā)射出的已調(diào)信號VMODIN經(jīng)過檢波和高通濾波后的信號；所述比較器106輸出端輸出解調(diào)信號DEM0UT。其中，檢波電路單元包括單向?qū)ǖ亩O管101，由第一電容102和第一電阻103組成的低通濾波器，所述檢波電路單元用于濾除所述已調(diào)信號VMODIN中的載波信號。高通濾波器由第二電阻104和第二電容105組成。
[0006]偏置電路107，該偏置電路107的輸出端連接所述比較器106的第二輸入端并為所述第二輸入端提供一直流偏置電壓。
[0007]如圖2所示，是現(xiàn)有從讀卡器到非接觸IC卡的三種模擬解碼后的時序，即通過非接觸IC卡的解調(diào)電路的模擬解調(diào)將調(diào)制信號中的pause信號解調(diào)為數(shù)字信號O或者I也即圖1中的解調(diào)信號DEMOUT后包括三個時序，每一時序?qū)?yīng)于一個數(shù)據(jù)位的傳輸周期，解調(diào)信號DEMOUT的三個時序分別定義如下:
[0008]1、時序X，該時序X將在(1/2) X (fc/傳輸速率)X (Ι/fc)處產(chǎn)生一個凹槽信號，即在tx處開始產(chǎn)生一個寬度為ta的凹槽信號。
[0009]2、時序Y，該時序Y在整個位期間即tb不發(fā)生調(diào)制。
[0010]3、時序Z，該時序Z在位期間的開始時，產(chǎn)生一個寬度為ta的凹槽信號。[0011 ]對于 848kbits/s、424kbits/s、212kbits/s 和 106kbits/s 的傳輸速率時，一位數(shù)據(jù)位的傳輸時間Tbit，分別為16、32、64和128個時鐘周期(clk)，其中l(wèi)clk=l/13.56MHz=73.746nS，傳輸時間 Tbit 在圖1 顯示為 tb。
[0012]如圖3所示,是從讀卡器到非接觸IC卡的巾貞延遲時間(Frame delay time,FDT)。讀卡器端傳輸?shù)臄?shù)據(jù)幀的最后一位數(shù)據(jù)到非接觸IC卡接收的數(shù)據(jù)幀的開始數(shù)據(jù)之間的時間為FDT，讀卡器端傳輸?shù)臄?shù)據(jù)幀的最后一位數(shù)據(jù)為邏輯“ I ”時，邏輯“ I ”的傳輸時間為I個基本時間單元(elementary time unit, etu),在該邏輯“ I”之后為2etu的巾貞尾信號,此時FDT為邏輯“I”的凹槽信號上升沿到非接觸IC卡接收的數(shù)據(jù)幀的開始數(shù)據(jù)即幀頭之間的時間。讀卡器端傳輸?shù)臄?shù)據(jù)幀的最后一位數(shù)據(jù)為邏輯“O”時，邏輯“O”的傳輸時間為letu，在該邏輯“O”之后為一凹槽信號，且凹槽信號包括在2etu的幀尾信號中，此時FDT為邏輯“O”之后的凹槽信號上升沿到非接觸IC卡接收的數(shù)據(jù)幀的開始數(shù)據(jù)即幀頭之間的時間。
[0013]由于讀卡器和非接觸IC卡需要進行數(shù)據(jù)交換，因此對每幀數(shù)據(jù)的時序也有嚴(yán)格要求，如果時序錯誤，會造成解碼錯誤。根據(jù)IS0_IEC_14443協(xié)議，非接觸卡解調(diào)的FDT誤差為O微秒?0.4微秒即凹槽信號結(jié)束時間到比較器翻轉(zhuǎn)時間只有O微秒?0.4微秒。
[0014]如圖1所示，當(dāng)天線ant接收的調(diào)制信號的凹槽信號到來時，經(jīng)過檢波電路的檢波信號vant受第一電阻103的作用電壓逐漸變低，并通過由第二電阻104和第二電容105組成的高通濾波器的濾波耦合使比較器106的第二輸入端的輸入信號VREF3變低，當(dāng)輸入信號VREF3比參考信號VREFl的電壓低時，比較器106輸出的解調(diào)信號DEMOUT為低電平。當(dāng)天線ant的調(diào)制信號恢復(fù)時即從凹槽信號恢復(fù)到高電壓信號的狀態(tài)時，在調(diào)制信號比檢波信號vant的電壓高時,二極管101導(dǎo)通,使檢波信號vant被迅速拉高,從而使輸入信號VREF3也升高，當(dāng)輸入信號VREF3比參考信號VREFl高時，比較器106輸出的解調(diào)信號DEMOUT為高電平。對于高速848K速率應(yīng)用，天線ant的調(diào)制信號在“pause”即凹槽信號期間，經(jīng)過檢波電路的檢波信號vant有可能仍然處于較高電位，當(dāng)調(diào)制信號從“pause”狀態(tài)恢復(fù)時，需要先恢復(fù)到檢波信號vant的電位，檢波電路的二極管101才開始導(dǎo)通，這樣就增加了 FDT的時間或者影響了解調(diào)輸出的正確性。


【發(fā)明內(nèi)容】

[0015]本發(fā)明所要解決的技術(shù)問題是提供一種非接觸IC卡的解調(diào)電路，能夠在凹槽信號期間使檢波信號的電壓降低，從而能夠提高凹槽信號的恢復(fù)時間，能使得比較器快速響應(yīng)，能減小FDT以及增加數(shù)據(jù)解碼正確性。
[0016]為解決上述技術(shù)問題，本發(fā)明提供一種非接觸IC卡的解調(diào)電路，從讀卡器到非接觸IC卡的傳輸數(shù)據(jù)的載波頻率為13.56MHZ，解調(diào)電路包括:
[0017]比較器，所述比較器的第一輸入端連接第一參考信號，所述比較器的第二輸入端連接輸入信號，該輸入信號為所述非接觸IC卡接收的由所述讀卡器發(fā)射出的已調(diào)信號經(jīng)過檢波和高通濾波后的信號；所述比較器輸出端輸出解調(diào)信號。
[0018]偏置電路，該偏置電路的輸出端連接所述比較器的第二輸入端并為所述第二輸入端提供一直流偏置電壓。
[0019]檢波電路單元，用于對所述已調(diào)信號進行檢波并輸出檢波信號，所述檢波單元包括單向?qū)ǖ亩O管、第一電容和第一電阻；所述二極管的正電極端和天線連接，所述第一電容和所述第一電阻并聯(lián)在所述二極管的負電極端和地之間，所述第一電容和所述第一電阻組成低通濾波器；所述天線接收所述已調(diào)信號，所述二極管的負電極端輸出所述檢波信號。
[0020]開關(guān)管，連接在所述二極管的負電極端和地之間。
[0021]短脈沖高電平產(chǎn)生電路，所述短脈沖高電平產(chǎn)生電路的輸入端連接所述比較器的輸出端，所述短脈沖高電平產(chǎn)生電路的輸出端連接所述開關(guān)管的控制端。
[0022]當(dāng)所述已調(diào)信號沒有凹槽信號時，所述解調(diào)信號為高電平；當(dāng)所述已調(diào)信號的凹槽信號輸入時，所述解調(diào)信號為低電平；在所述解調(diào)信號的下降沿處所述短脈沖高電平產(chǎn)生電路輸出一高電平脈沖，所述高電平脈沖使所述開關(guān)管接通并使所述檢波信號的電壓下降，在所述已調(diào)信號的凹槽信號期間內(nèi)所述檢波信號保持的電壓越低，所述已調(diào)信號從凹槽信號恢復(fù)的時間越短。
[0023]在所述解調(diào)信號的下降沿之外的其它位置處所述短脈沖高電平產(chǎn)生電路不產(chǎn)生高電平脈沖，在高電平脈沖外，所述短脈沖高電平產(chǎn)生電路的輸出端為低電平，該低電平使所述開關(guān)管斷開。
[0024]進一步的改進是，對所述已調(diào)信號進行高通濾波的高通濾波器包括第二電阻和第二電容，所述第二電阻和所述第二電容串接在所述二極管的負電極端和所述比較器的第二輸入端之間。
[0025]進一步的改進是，所述短脈沖高電平產(chǎn)生電路包括:第一NMOS管、第一PMOS管、第一反相器、第二反相器、與門、第三電容和電流源。所述第一 NMOS管和所述第一 PMOS管組成CMOS反相器，所述第一 NMOS管和所述第一 PMOS管的柵極連接在一起并作為所述短脈沖高電平產(chǎn)生電路的輸入端，所述第一 NMOS管的源極接地，所述第一 NMOS管和所述第一 PMOS管的漏極連接在一起，所述第一 PMOS管的源極和電源電壓之間接所述電流源。所述第一反相器的輸入端連接所述第一 NMOS管和所述第一 PMOS管的漏極，所述第一反相器的輸出端連接所述與門的第一輸入端。所述第二反相器的輸入端連接所述第一 NMOS管和所述第一PMOS管的柵極，所述第二反相器的輸出端連接所述與門的第二輸入端。所述第三電容連接在所述第一反相器的輸入端和地之間。所述與門的輸出端作為所述短脈沖高電平產(chǎn)生電路的輸出端。
[0026]進一步的改進是，所述比較器包括:第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管和第五PMOS管。所述第二NMOS管的源極接地、柵極接偏置電壓；所述第二 NMOS管的漏極連接所述第三NMOS管和所述第四NMOS管的源極。所述第三NMOS管的柵極作為所述比較器的第一輸入端，所述第四NMOS管的柵極作為所述比較器的第二輸入端；所述第三NMOS管的漏極、所述第二 PMOS管的漏極、所述第二 PMOS管的柵極和所述第四PMOS管的柵極連接在一起；所述第四NMOS管的漏極、所述第三PMOS管的漏極、所述第三PMOS管的柵極和所述第五PMOS管的柵極連接在一起；所述第五NMOS管的漏極和柵極、所述第四PMOS管的漏極和所述第六NMOS管的柵極連接在一起；所述第六NMOS管和所述第五PMOS管的漏極連接在一起并作為所述比較器的輸出端；
[0027]所述第二 PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的源極都接電源電壓；所述第五NMOS管和所述第六NMOS管的源極都接地。
[0028]本發(fā)明通過在檢波信號和地之間設(shè)置一開關(guān)管，并利用解調(diào)電路輸出的解調(diào)信號的下降沿來產(chǎn)生一高電平脈沖使的開關(guān)管接通并使檢波信號的電壓降低，這樣能夠使得在已調(diào)信號的凹槽信號期間內(nèi)檢波信號都保持在較低電壓，從而能夠使得已調(diào)信號從凹槽信號恢復(fù)時，檢波電路的二極管能夠快速導(dǎo)通，從而能夠縮短恢復(fù)時間，從而能夠使得比較器快速響應(yīng)，能減小FDT以及同時保證了下一個數(shù)據(jù)解碼正確性。

【專利附圖】

【附圖說明】
[0029]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細說明:
[0030]圖1是現(xiàn)有非接觸IC卡的解調(diào)電路的示意圖；
[0031]圖2是現(xiàn)有從讀卡器到非接觸IC卡的三種模擬解碼后的時序；
[0032]圖3是現(xiàn)有從讀卡器到非接觸IC卡的FDT示意圖；
[0033]圖4是本發(fā)明實施例非接觸IC卡的解調(diào)電路的示意圖；
[0034]圖5是本發(fā)明實施例的短脈沖高電平產(chǎn)生電路的脈沖產(chǎn)生示意圖；
[0035]圖6是本發(fā)明實施例的短脈沖高電平產(chǎn)生電路的結(jié)構(gòu)示意圖；
[0036]圖7是本發(fā)明實施例的比較器的結(jié)構(gòu)示意圖；
[0037]圖8是本發(fā)明實施例和現(xiàn)有技術(shù)的輸入輸出和檢波信號的仿真圖。

【具體實施方式】
[0038]如圖4所示，是本發(fā)明實施例非接觸IC卡的解調(diào)電路的示意圖；本發(fā)明實施例非接觸IC卡的解調(diào)電路中從讀卡器到非接觸IC卡的傳輸數(shù)據(jù)的載波頻率為13.56MHZ，解調(diào)電路包括:
[0039]比較器6，所述比較器6的第一輸入端連接第一參考信號VREF1，所述比較器6的第二輸入端連接輸入信號VREF3，該輸入信號VREF3為所述非接觸IC卡接收的由所述讀卡器發(fā)射出的已調(diào)信號VMODIN經(jīng)過檢波和高通濾波后的信號；所述比較器6輸出端輸出解調(diào)信號 DHMOUT。
[0040]偏置電路7，該偏置電路7的輸出端連接所述比較器6的第二輸入端并為所述第二輸入端提供一直流偏置電壓nbiasl。所述偏置電路7的輸入端接第二參考信號VREF2。
[0041]檢波電路單元，用于對所述已調(diào)信號VMODIN進行檢波并輸出檢波信號vant，所述檢波單元包括單向?qū)ǖ亩O管1、第一電容2和第一電阻3 ;所述二極管I的正電極端和天線ant連接，所述第一電容2和所述第一電阻3并聯(lián)在所述二極管I的負電極端和地gnd之間，所述第一電容2和所述第一電阻3組成低通濾波器；所述天線ant接收所述已調(diào)信號VM0DIN,所述二極管I的負電極端輸出所述檢波信號vant。
[0042]開關(guān)管9，連接在所述二極管I的負電極端和地gnd之間。
[0043]對所述已調(diào)信號VMODIN進行高通濾波的高通濾波器包括第二電阻4和第二電容5，所述第二電阻4和所述第二電容5串接在所述二極管I的負電極端和所述比較器6的第二輸入端之間。
[0044]短脈沖高電平產(chǎn)生電路8，所述短脈沖高電平產(chǎn)生電路8的輸入端連接所述比較器6的輸出端，所述短脈沖高電平產(chǎn)生電路8的輸出端連接所述開關(guān)管9的控制端。
[0045]當(dāng)所述已調(diào)信號VMODIN沒有凹槽信號時，所述解調(diào)信號DEMOUT為高電平；當(dāng)所述已調(diào)信號VMODIN的凹槽信號輸入時，所述解調(diào)信號DEMOUT為低電平。
[0046]如圖5所示，是本發(fā)明實施例的短脈沖高電平產(chǎn)生電路8的脈沖產(chǎn)生示意圖；在所述解調(diào)信號DEMOUT的下降沿處所述短脈沖高電平產(chǎn)生電路8輸出一高電平脈沖VSTICTH，所述高電平脈沖VSTICTH使所述開關(guān)管9接通并使所述檢波信號vant的電壓下降，在所述已調(diào)信號VMODIN的凹槽信號期間內(nèi)所述檢波信號vant保持的電壓越低，所述已調(diào)信號VMODIN從凹槽信號恢復(fù)的時間越短。在所述解調(diào)信號DEMOUT的下降沿之外的其它位置處所述短脈沖高電平產(chǎn)生電路8不產(chǎn)生高電平脈沖VSTICTH，在高電平脈沖VSTICTH外，所述短脈沖高電平產(chǎn)生電路8的輸出端為低電平，該低電平使所述開關(guān)管9斷開。
[0047]如圖6所示，是本發(fā)明實施例的短脈沖高電平產(chǎn)生電路的結(jié)構(gòu)示意圖；所述短脈沖高電平產(chǎn)生電路8包括:第一 NMOS管麗1、第一 PMOS管MPl、第一反相器INVl、第二反相器INV2、與門NAND1、第三電容10和電流源II。所述第一 NMOS管MNl和所述第一 PMOS管MPl組成CMOS反相器，所述第一 NMOS管麗I和所述第一 PMOS管MPl的柵極連接在一起并作為所述短脈沖高電平產(chǎn)生電路8的輸入端IN，所述第一 NMOS管麗I的源極接地gnd，所述第一 NMOS管MNl和所述第一 PMOS管MPl的漏極連接在一起，所述第一 PMOS管MPl的源極和電源電壓之間接所述電流源II。所述第一反相器INVl的輸入端連接所述第一 NMOS管麗I和所述第一 PMOS管MPl的漏極，所述第一反相器INVl的輸出端連接所述與門NANDl的第一輸入端。所述第二反相器INV2的輸入端連接所述第一 NMOS管麗I和所述第一 PMOS管MPl的柵極，所述第二反相器INV2的輸出端連接所述與門NANDl的第二輸入端。所述第三電容10連接在所述第一反相器INVl的輸入端和地gnd之間。所述與門NANDl的輸出端作為所述短脈沖高電平產(chǎn)生電路8的輸出端OUT。
[0048]如圖7所示，是本發(fā)明實施例的比較器的結(jié)構(gòu)示意圖；所述比較器6包括:第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5。所述第二 NMOS管MN2的源極接地gnd、柵極接偏置電壓nbiasl ;所述第二 NMOS管MN2的漏極連接所述第三NMOS管MN3和所述第四NMOS管MN4的源極。所述第三NMOS管MN3的柵極inn作為所述比較器6的第一輸入端，即所述第三NMOS管MN3的柵極inn為負輸入端并連接所述第一參考信號VREFl ;所述第四NMOS管MN4的柵極inp作為所述比較器6的第二輸入端，即所述第四NMOS管MN4的柵極inp為正輸入端并連接所述輸入信號VREF3。所述第三NMOS管麗3的漏極、所述第二 PMOS管MP2的漏極、所述第二 PMOS管MP2的柵極和所述第四PMOS管MP4的柵極連接在一起；所述第四NMOS管MN4的漏極、所述第三PMOS管MP3的漏極、所述第三PMOS管MP3的柵極和所述第五PMOS管MP5的柵極連接在一起；所述第五NMOS管麗5的漏極和柵極、所述第四PMOS管MP4的漏極和所述第六NMOS管MN6的柵極連接在一起；所述第六NMOS管MN6和所述第五PMOS管MP5的漏極OUT連接在一起并作為所述比較器6的輸出端；所述第二 PMOS管MP2、所述第三PMOS管MP3、所述第四PMOS管MP4和所述第五PMOS管MP5的源極都接電源電壓；所述第五NMOS管MN5和所述第六NMOS管MN6的源極都接地gnd。
[0049]如圖8所示，是本發(fā)明實施例和現(xiàn)有技術(shù)的輸入輸出和檢波信號的仿真圖。曲線11對應(yīng)于從天線ant輸入的已調(diào)信號VM0DIN，在已調(diào)信號VMODIN中包括了凹槽信號。
[0050]曲線12對應(yīng)于現(xiàn)有非接觸IC卡的解調(diào)電路的檢波后的檢波信號vant ；曲線13對應(yīng)于本發(fā)明實施例非接觸IC卡的解調(diào)電路的檢波后的檢波信號vant。
[0051]曲線14對應(yīng)于現(xiàn)有非接觸IC卡的解調(diào)電路的輸出的解調(diào)信號DEMOUT ；曲線15對應(yīng)于本發(fā)明實施例非接觸IC卡的解調(diào)電路的輸出的解調(diào)信號DEM0UT。
[0052]由圖8可以看出，當(dāng)所述已調(diào)信號VMODIN沒有凹槽信號時，所述解調(diào)信號DEMOUT為高電平；當(dāng)所述已調(diào)信號VMODIN的凹槽信號輸入時，所述解調(diào)信號DEMOUT為低電平。
[0053]在所述解調(diào)信號DEMOUT的下降沿處，本發(fā)明實施例的所述檢波信號vant的電壓下降，并且在整個凹槽信號期間，本發(fā)明實施例的所述檢波信號vant的電壓值要低于現(xiàn)有電路的所述檢波信號vant的電壓值。
[0054]當(dāng)所述已調(diào)信號VMODIN從凹槽信號恢復(fù)時，由于本發(fā)明實施例的所述檢波信號vant的電壓值較大，故本發(fā)明實施例的檢波電路的二極管I能夠快速導(dǎo)通，對比曲線14和15可知，本發(fā)明實施例的所述解調(diào)信號DEMOUT恢復(fù)到高電平的時間要小于現(xiàn)有電路，所以本發(fā)明實施例能夠縮短恢復(fù)時間。
[0055]本發(fā)明并不限于上文討論的實施方式。以上對【具體實施方式】的描述旨在于為了描述和說明本發(fā)明涉及的技術(shù)方案?；诒景l(fā)明啟示的顯而易見的變換或替代也應(yīng)當(dāng)被認(rèn)為落入本發(fā)明的保護范圍。以上的【具體實施方式】用來揭示本發(fā)明的最佳實施方法，以使得本領(lǐng)域的普通技術(shù)人員能夠應(yīng)用本發(fā)明的多種實施方式以及多種替代方式來達到本發(fā)明的目的。
【權(quán)利要求】
1.一種非接觸IC卡的解調(diào)電路，從讀卡器到非接觸IC卡的傳輸數(shù)據(jù)的載波頻率為13.56MHZ，其特征在于，解調(diào)電路包括: 比較器，所述比較器的第一輸入端連接第一參考信號，所述比較器的第二輸入端連接輸入信號，該輸入信號為所述非接觸IC卡接收的由所述讀卡器發(fā)射出的已調(diào)信號經(jīng)過檢波和高通濾波后的信號；所述比較器輸出端輸出解調(diào)信號； 偏置電路，該偏置電路的輸出端連接所述比較器的第二輸入端并為所述第二輸入端提供一直流偏置電壓； 檢波電路單元，用于對所述已調(diào)信號進行檢波并輸出檢波信號，所述檢波單元包括單向?qū)ǖ亩O管、第一電容和第一電阻；所述二極管的正電極端和天線連接，所述第一電容和所述第一電阻并聯(lián)在所述二極管的負電極端和地之間，所述第一電容和所述第一電阻組成低通濾波器；所述天線接收所述已調(diào)信號，所述二極管的負電極端輸出所述檢波信號；開關(guān)管，連接在所述二極管的負電極端和地之間； 短脈沖高電平產(chǎn)生電路，所述短脈沖高電平產(chǎn)生電路的輸入端連接所述比較器的輸出端，所述短脈沖高電平產(chǎn)生電路的輸出端連接所述開關(guān)管的控制端； 當(dāng)所述已調(diào)信號沒有凹槽信號時，所述解調(diào)信號為高電平；當(dāng)所述已調(diào)信號的凹槽信號輸入時，所述解調(diào)信號為低電平；在所述解調(diào)信號的下降沿處所述短脈沖高電平產(chǎn)生電路輸出一高電平脈沖，所述高電平脈沖使所述開關(guān)管接通并使所述檢波信號的電壓下降，在所述已調(diào)信號的凹槽信號期間內(nèi)所述檢波信號保持的電壓越低，所述已調(diào)信號從凹槽信號恢復(fù)的時間越短； 在所述解調(diào)信號的下降沿之外的其它位置處所述短脈沖高電平產(chǎn)生電路不產(chǎn)生高電平脈沖，在高電平脈沖外，所述短脈沖高電平產(chǎn)生電路的輸出端為低電平，該低電平使所述開關(guān)管斷開。
2.如權(quán)利要求1所述的非接觸IC卡的解調(diào)電路，其特征在于:對所述已調(diào)信號進行高通濾波的高通濾波器包括第二電阻和第二電容，所述第二電阻和所述第二電容串接在所述二極管的負電極端和所述比較器的第二輸入端之間。
3.如權(quán)利要求1所述的非接觸IC卡的解調(diào)電路，其特征在于:所述短脈沖高電平產(chǎn)生電路包括:第一 NMOS管、第一 PMOS管、第一反相器、第二反相器、與門、第三電容和電流源； 所述第一 NMOS管和所述第一 PMOS管組成CMOS反相器，所述第一 NMOS管和所述第一PMOS管的柵極連接在一起并作為所述短脈沖高電平產(chǎn)生電路的輸入端，所述第一 NMOS管的源極接地，所述第一 NMOS管和所述第一 PMOS管的漏極連接在一起，所述第一 PMOS管的源極和電源電壓之間接所述電流源； 所述第一反相器的輸入端連接所述第一 NMOS管和所述第一 PMOS管的漏極，所述第一反相器的輸出端連接所述與門的第一輸入端； 所述第二反相器的輸入端連接所述第一 NMOS管和所述第一 PMOS管的柵極，所述第二反相器的輸出端連接所述與門的第二輸入端； 所述第三電容連接在所述第一反相器的輸入端和地之間； 所述與門的輸出端作為所述短脈沖高電平產(chǎn)生電路的輸出端。
4.如權(quán)利要求1所述的非接觸IC卡的解調(diào)電路，其特征在于:所述比較器包括:第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管和第五PMOS管； 所述第二 NMOS管的源極接地、柵極接偏置電壓；所述第二 NMOS管的漏極連接所述第三NMOS管和所述第四NMOS管的源極； 所述第三NMOS管的柵極作為所述比較器的第一輸入端，所述第四NMOS管的柵極作為所述比較器的第二輸入端； 所述第三NMOS管的漏極、所述第二 PMOS管的漏極、所述第二 PMOS管的柵極和所述第四PMOS管的柵極連接在一起； 所述第四NMOS管的漏極、所述第三PMOS管的漏極、所述第三PMOS管的柵極和所述第五PMOS管的柵極連接在一起； 所述第五NMOS管的漏極和柵極、所述第四PMOS管的漏極和所述第六NMOS管的柵極連接在一起； 所述第六NMOS管和所述第五PMOS管的漏極連接在一起并作為所述比較器的輸出端；所述第二 PMOS管、所述第三PMOS管、所述第四PMOS管和所述第五PMOS管的源極都接電源電壓； 所述第五NMOS管和所述第六NMOS管的源極都接地。
【文檔編號】G06K19/077GK104346645SQ201310325276
【公開日】2015年2月11日 申請日期:2013年7月30日 優(yōu)先權(quán)日:2013年7月30日
【發(fā)明者】唐成偉 申請人:上海華虹宏力半導(dǎo)體制造有限公司