專利名稱：用于在無需使用外部存儲(chǔ)器的情況下配置sopc的系統(tǒng)和方法
技術(shù)領(lǐng)域：
本公開總地涉及用于在無需使用外部存儲(chǔ)器的情況下配置可編程芯片上系統(tǒng)(SOPC)的系統(tǒng)和技術(shù)。
背景技術(shù)：
可編程芯片上系統(tǒng)(SOPC)包括可以被編程為執(zhí)行一個(gè)或更多邏輯功能的一個(gè)或更多集成電路。一種類型的SOPC可以使用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)。FPGA可以包括邏輯塊的陣列。這些邏輯塊可以包括例如輸入/輸出塊、隨機(jī)訪問存儲(chǔ)器塊(BRAM)、多路復(fù)用器、數(shù)字信號(hào)處理塊(DSP)、處理器、時(shí)鐘管理器、延遲鎖定環(huán)(DLL)、多吉比特收發(fā)器(MGT)等。每個(gè)邏輯塊通常包括可編程互連和可編程邏輯?？删幊袒ミB通常包括通過可編程互連點(diǎn)(PIP)互連的變化長(zhǎng)度的大量互連線?？删幊袒ミB和可編程邏輯通常通過將配置數(shù)據(jù)流加載到內(nèi)部配置存儲(chǔ)器單元中來編程，該內(nèi)部配置存儲(chǔ)器單元定義如何配置邏輯塊。配置數(shù)據(jù)可以從配置存儲(chǔ)器中讀取，該配置存儲(chǔ)器諸如外部可編程只讀存儲(chǔ)器(PROM)或外部快閃存儲(chǔ)器。然后，各個(gè)存儲(chǔ)器單元的總體狀態(tài)確定FPGA的功能。隨著FPGA的尺寸和容量的增長(zhǎng)，用于配置邏輯塊的配置存儲(chǔ)器的數(shù)量也在增加。該配置存儲(chǔ)器可能是昂貴的，并且也可能需要其上實(shí)現(xiàn)SOPC的板上的額外空間。例如，快閃存儲(chǔ)器可能是成本高的，并且也可能消耗大量的板面積。

發(fā)明內(nèi)容
用于配置可編程芯片上系統(tǒng)(SOPC)的系統(tǒng)和技術(shù)可以減少在配置SOPC時(shí)對(duì)快閃存儲(chǔ)器或任何這樣的非易失性存儲(chǔ)器的需要。該系統(tǒng)和技術(shù)通過提供一個(gè)或更多電壓源而減少對(duì)于非易失性存儲(chǔ)器的需要。代替從非易失性存儲(chǔ)器獲取配置數(shù)據(jù)，一個(gè)或更多電壓源提供配置數(shù)據(jù)。作為結(jié)果，可以減少設(shè)計(jì)和實(shí)現(xiàn)快閃存儲(chǔ)器或其它非易失性存儲(chǔ)器的成本，并且可以獲得印刷電路板(PCB)上的更多板上空間以用于其它器件。在一個(gè)方面中，描述了一種系統(tǒng)。該系統(tǒng)可以包括第一電壓輸入、第二電壓輸入和SOPCo該SOPC可以包括核芯和接口。在SOPC的加電期間，接口可以經(jīng)由第一電壓輸入或第二電壓輸入來配置。因此，在加電期間經(jīng)由第一電壓輸入或第二電壓輸入的配置可以減少在配置SOPC時(shí)對(duì)于快閃存儲(chǔ)器或任何這樣的非易失性存儲(chǔ)器的需要。


通過參照以下結(jié)合附圖做出的描述，可以更好地理解該系統(tǒng)和技術(shù)，這些附示了本系統(tǒng)和技術(shù)的各種實(shí)施例。在附圖中，具有相同或類似功能的結(jié)構(gòu)元件由相同的參考標(biāo)號(hào)標(biāo)示。圖I示出使用快閃存儲(chǔ)器配置的示例性的可編程芯片上系統(tǒng)(SOPC)。圖2示出SOPC的示例性部分以圖示該系統(tǒng)的接口的配置。圖3示出在無需使用外部存儲(chǔ)器的情況下配置的示例性S0PC。圖4示出圖3的系統(tǒng)的示例性部分以圖示在加電模式和配置模式期間圖3的系統(tǒng)的配置。圖5示出圖3的系統(tǒng)的示例性部分以圖示在用戶模式期間圖3的系統(tǒng)的配置。 圖6示出用于在各種模式期間配置圖3的SOPC的示例性技術(shù)。圖7示出用于實(shí)現(xiàn)圖3的SOPC的示例性可編程邏輯器件(PLD)。圖8示出用于設(shè)計(jì)和生成用于配置圖3的SOPC的配置信息的示例性計(jì)算機(jī)系統(tǒng)。圖9示出通過計(jì)算機(jī)系統(tǒng)執(zhí)行的用于生成配置信息的示例性編譯技術(shù)。
具體實(shí)施例方式注意，在附圖中，具有相同或類似功能的結(jié)構(gòu)元件由相同的參考標(biāo)號(hào)標(biāo)示?，F(xiàn)在參照?qǐng)D1，系統(tǒng)100可以包括印刷電路板(PCB) 102、主機(jī)104和鏈路106，該鏈路106為通信鏈路。快閃存儲(chǔ)器108和SOPC 110可以位于PCB 102上。SOPC 110可以包括控制塊112、子SOPC 114和接口 116。子SOPC 114可以包括輸入/輸出配置移位寄存器(IOCSR)的多個(gè)鏈120和可配置核芯118。核芯118可以包括一個(gè)或更多邏輯塊。鏈120a或鏈120a的一部分為邏輯塊的例子。接口 116可以包括高速串行或并行接口，諸如收發(fā)器。作為另一例子，接口 116可以包括IO焊盤。IO焊盤可以為三態(tài)緩沖器并且在其輸出處可以具有IO管腳。接口 116可以包括塊122，該塊122可以進(jìn)一步包括一個(gè)或更多數(shù)據(jù)寄存器124。塊122可以為部分可配置塊。在各種實(shí)施例中，部分可配置塊的并非所有參數(shù)都是預(yù)配置的，并且這些參數(shù)可以不在應(yīng)用領(lǐng)域中實(shí)現(xiàn)部分可配置塊時(shí)進(jìn)行配置。應(yīng)用領(lǐng)域的例子可以包括在蜂窩電話中、在雷達(dá)系統(tǒng)中或在視頻游戲機(jī)中實(shí)現(xiàn)SOPC 110。邏輯塊的參數(shù)的例子包括邏輯塊的數(shù)據(jù)寬度、從邏輯塊發(fā)射數(shù)據(jù)的速度以及邏輯塊接收數(shù)據(jù)的速度。主機(jī)104可以為計(jì)算機(jī)或處理器。主機(jī)104可以通過使用快速外圍組件互連(PCI-e)標(biāo)準(zhǔn)、PCI標(biāo)準(zhǔn)、2. 5吉比特標(biāo)準(zhǔn)、5吉比特標(biāo)準(zhǔn)或8吉比特標(biāo)準(zhǔn)來經(jīng)由鏈路106與接口 116通信。鏈路106的例子可以包括PCI-e鏈路、PCI鏈路、使用2. 5吉比特標(biāo)準(zhǔn)、5吉比特標(biāo)準(zhǔn)或8吉比特標(biāo)準(zhǔn)進(jìn)行通信的鏈路?？刂茐K112可以為控制器，并且控制器可以包括有限狀態(tài)機(jī)和一個(gè)或更多寄存器?？扉W存儲(chǔ)器108可以位于芯片外。例如，快閃存儲(chǔ)器108可以位于與其中可以集成SOPC 110的芯片的襯底分開的襯底上。在各種實(shí)施例中，在SOPC 110的加電期間，控制塊112可以經(jīng)由鏈路126串行或并行地從快閃存儲(chǔ)器108接收第一組IOCSR配置數(shù)據(jù)，并將第一組IOCSR配置數(shù)據(jù)發(fā)送給鏈120以配置鏈120的I0CSR。在利用第一組IOCSR配置數(shù)據(jù)配置IOCSR之后，控制塊112可以經(jīng)由鏈路126串行或并行地從快閃存儲(chǔ)器108接收第一組接口配置數(shù)據(jù)，并且可以將第一組接口配置數(shù)據(jù)存儲(chǔ)在一個(gè)或更多鏈120的IOCSR內(nèi)。一個(gè)或更多鏈120的IOCSR可以將第一組接口配置數(shù)據(jù)從一個(gè)或更多鏈120中的一個(gè)IOCSR移位到另一 I0CSR，以經(jīng)由鏈路128向接口 116提供第一組接口配置數(shù)據(jù)，從而配置接口 116。在各種實(shí)施例中，在配置接口 116之后，接口 116可以經(jīng)由鏈路106與主機(jī)104建立通信，可以經(jīng)由鏈路106從主機(jī)104接收核芯配置數(shù)據(jù)，并且可以將核芯配置數(shù)據(jù)存儲(chǔ)在一個(gè)或更多數(shù)據(jù)寄存器124中?？刂茐K112可以從接口 116的一個(gè)或更多數(shù)據(jù)寄存器124接收核芯配置數(shù)據(jù)，并且可以向核芯118發(fā)送核芯配置數(shù)據(jù)從而配置核芯118。在可以配置核芯118時(shí)，整個(gè)SOPC 110可以進(jìn)行配置。在各種備選實(shí)施例中，代替快閃存儲(chǔ)器108，可以使用諸如可編程只讀存儲(chǔ)器(PROM)之類的其它非易失性存儲(chǔ)器。在各種備選實(shí)施例中，快閃存儲(chǔ)器108可以不位于PCB102上，而是可以位于其它PCB上。 在各種實(shí)施例中，邏輯塊122可以為完全可配置塊。完全可配置塊內(nèi)的結(jié)構(gòu)和完全可配置塊的所有參數(shù)可以在領(lǐng)域內(nèi)實(shí)現(xiàn)完全可配置塊時(shí)進(jìn)行配置。而且，在各種實(shí)施例中，除了圖I所示的之外，SOPC 110可以包括任何數(shù)目或任何類型的布局的鏈120。參照?qǐng)D2，系統(tǒng)200可以包括IOCSR的鏈120a(圖I)的一部分。在一些實(shí)施例中，系統(tǒng)200可以包括多個(gè)觸發(fā)器202和204，每個(gè)觸發(fā)器可以為鏈120a (圖I)的IOCSR的一部分的例子。系統(tǒng)200可以進(jìn)一步包括多個(gè)AND (與)門206和208。觸發(fā)器202可以從快閃存儲(chǔ)器108接收第一組接口配置數(shù)據(jù)的一部分，并且在使CSR使能信號(hào)210有效(assert)時(shí)，可以經(jīng)由連接212將這一部分傳送到接口 116(圖I)。類似地，觸發(fā)器204可以從快閃存儲(chǔ)器108接收第一組接口配置數(shù)據(jù)的一部分，并且在使CSR使能信號(hào)有效時(shí)，可以經(jīng)由連接214將這一部分傳送給接口 116 (圖I)。諸如連接212和214之類的一個(gè)或更多連接可以形成鏈路128，該鏈路128可以將接口 116與鏈120a (圖I)連接。在沒有使CSR使能信號(hào)210有效時(shí)，觸發(fā)器202和204不能向接口 116發(fā)送第一組接口配置數(shù)據(jù)。注意，盡管在圖2中示出兩個(gè)觸發(fā)器和兩個(gè)AND門，但在各種實(shí)施例中，鏈120a、120b、120c或120d可以包括任何數(shù)目的觸發(fā)器和AND門。此外，盡管參照鏈120a描述了上述實(shí)施例，但在一些實(shí)施例中，可以代替地使用鏈120b、120c或120d。參照?qǐng)D3，系統(tǒng)300可以包括PCB 302、鏈路106和主機(jī)104。PCB 302可以包括SOPC 304，該SOPC 304進(jìn)一步包括控制塊112、接口 116和子SOPC 306。SOPC 304可以為現(xiàn)場(chǎng)可編程門陣列(FPGA)、專用集成電路(ASIC)或定制ASIC。例如，SOPC 304可以為可從Altera公司獲得的Stratix V FPGA。子SOPC 306可以包括IOCSR的多個(gè)鏈308和可配置核芯118。系統(tǒng)300可以不包括用于將配置數(shù)據(jù)發(fā)送給控制塊112以配置SOPC 304的快閃存儲(chǔ)器108 (圖I)或其它非易失性存儲(chǔ)器，諸如PR0M。接口 116可以經(jīng)由鏈路106連接到主機(jī)104。參照?qǐng)D4，在各種實(shí)施例中，系統(tǒng)400可以包括主機(jī)104、接口 116、控制塊112、鏈路106、IOCSR的鏈308a以及多個(gè)多路復(fù)用器402和404。從AND門206輸出的連接212可以連接到多路復(fù)用器402的輸入406。多路復(fù)用器402的另一輸入408可以連接到第一電壓源V I或第二電壓源V2。作為例子，第一電壓源Vl可以為正直流(DC)電壓源VCC，并且第二電壓源V2可以為接地DC電壓源VSS。作為另一例子，第一電壓源Vl可以提供交變電流(AC)，并且第二電壓源V2可以提供交變電流。類似地，從AND門208輸出的連接214可以連接到多路復(fù)用器404的輸入410。多路復(fù)用器404的另一輸入412可以連接到電壓源Vl或電壓源V2。多路復(fù)用器402和404的選擇輸入411和413可以連接到用戶模式比特，該用戶模式比特可以存儲(chǔ)在控制塊112的寄存器中，并且該用戶模式比特可以由寄存器的值來控制，該寄存器的值可以由控制塊112的狀態(tài)機(jī)來控制。加電樽式參照?qǐng)D6，描述了圖示SOPC 304(圖3)可以處于的各種狀態(tài)或“模式”的狀態(tài)圖600。當(dāng)SOPC 304首先加電或復(fù)位時(shí)，SOPC 304開始加電模式602。將參照?qǐng)D3和圖4幫助論述加電模式602。在加電模式602 (圖6)中,可以向系統(tǒng)400 (圖4)的至少一部分(諸如接口 116和控制塊112)提供功率。與系統(tǒng)100中不同，在加電模式602期間，多個(gè)鏈308 (圖3)的IOCSR可以不根據(jù)從快閃存儲(chǔ)器108(圖I)接收的第一組IOCSR配置數(shù)據(jù)進(jìn)行配置。而是，在加電模式602期間，控制塊112可以將用戶模式比特控制為諸如I或O的第一值。在用戶模式比特具有第一值時(shí)，每個(gè)多路復(fù)用器402和404可以選擇輸入功率信 號(hào)(輸入408和412)，該輸入功率信號(hào)可以為從電壓源Vl或V2接收的信號(hào)。多路復(fù)用器402可以在其輸出416處輸出從電壓源Vl或V2接收的輸入功率信號(hào)，并且多路復(fù)用器404可以在其輸出418處輸出從電壓源Vl或V2接收的輸入功率信號(hào)。在加電模式602期間，從輸出416和418輸出的輸入功率信號(hào)可以為用于配置接口 116的第一組接口配置數(shù)據(jù)。盡管在圖4中示出兩個(gè)觸發(fā)器、兩個(gè)AND門和兩個(gè)多路復(fù)用器，但在各種實(shí)施例中，系統(tǒng)400可以包括任何數(shù)目的觸發(fā)器、任何數(shù)目的多路復(fù)用器和任何數(shù)目的AND門。系統(tǒng)400可以包括所要求的那么多的多路復(fù)用器，以提供用于配置接口 116的配置數(shù)據(jù)。此夕卜，每個(gè)多路復(fù)用器可以接收固定電壓信號(hào)，例如VCC或VSS，或者可以接收可選擇電壓信號(hào)。通過多路復(fù)用器接收的電壓信號(hào)可以為用于配置接口 116的任意值。配置樽式再參照?qǐng)D6，在配置接口 116之后，SOPC 304(圖3)可以進(jìn)入到配置模式604(圖6)。在配置模式604期間，接口 116可以經(jīng)由鏈路106(圖3)從主機(jī)104訪問核芯配置數(shù)據(jù)和第二組IOCSR配置數(shù)據(jù)。例如，核芯118可以利用通過接口 116從主機(jī)104訪問的核芯配置數(shù)據(jù)進(jìn)行配置，并且鏈308 (圖3)可以利用通過接口 116從主機(jī)104訪問的第二組IOCSR配置數(shù)據(jù)進(jìn)行配置。在利用第二組IOCSR配置數(shù)據(jù)配置鏈308時(shí)，可以將第二組接口配置數(shù)據(jù)存儲(chǔ)在鏈308的一個(gè)或更多IOCSR中。如在加電模式中那樣，控制塊112可以控制每個(gè)多路復(fù)用器402和404，以繼續(xù)輸出從電壓源Vl或V2接收的輸入功率信號(hào)。用戶樽式圖5描繪了在“用戶模式”中配置的系統(tǒng)400。在完成配置模式604期間的SOPC304的鏈308和核芯118的配置之后，SOPC 304 (圖3)可以進(jìn)入用戶模式606 (圖6)。參照?qǐng)D6，在用戶模式606期間，控制塊112可以控制多路復(fù)用器402和404輸出通過鏈308 (圖3)經(jīng)由接口 116從主機(jī)104接收的第二組接口配置數(shù)據(jù)。第二組接口配置數(shù)據(jù)可以在用戶模式606期間用來配置接口 116。在一些實(shí)施例中，控制塊112可以將用戶模式比特的值從第一值改變?yōu)橹T如I的第二值，并且在接收到第二值的選擇之后，多路復(fù)用器402和404可以輸出鏈308經(jīng)由鏈路106和接口 116從主機(jī)104接收的第二組接口配置數(shù)據(jù)。而且，在用戶模式606期間，可以使能CSR使能信號(hào)，AND門206可以輸出從觸發(fā)器202接收的第二組接口配置數(shù)據(jù)的第一部分，并且AND門208可以輸出從觸發(fā)器204接收的第二組接口配置數(shù)據(jù)的剩余部分。觸發(fā)器202可以與時(shí)鐘信號(hào)同步地向AND門206輸出從鏈308a的IOCSR接收的第一部分。觸發(fā)器204可以與時(shí)鐘信號(hào)同步地向AND門208輸出從鏈308a的IOCSR接收的第二部分。AND門206和208可以將第一部分和第二部分輸出給接口 116。斷電樽式在一些實(shí)施例中，SOPC 304 (圖3)可以進(jìn)入斷電模式608 (圖6)，該斷電模式608可以作為規(guī)劃的SOPC 304的斷電或者非規(guī)劃的SOPC 304的斷電的結(jié)果而出現(xiàn)，該非規(guī)劃的SOPC 304的斷電諸如實(shí)現(xiàn)SOPC 304的系統(tǒng)的故障。當(dāng)退出斷電模式608時(shí)，SOPC 304可以再次以加電模式602開始配置它本身。 在各種實(shí)施例中，盡管系統(tǒng)300已經(jīng)描述為在無需使用非易失性存儲(chǔ)器的情況下進(jìn)行配置，但在用戶模式606期間可以提供這樣的存儲(chǔ)器例如快閃存儲(chǔ)器108 (圖I)用于其它SOPC功能。系統(tǒng)300可以包括快閃存儲(chǔ)器108或其它非易失性存儲(chǔ)器，但控制塊112在加電模式602和配置模式604 (圖6)期間被禁止從快閃存儲(chǔ)器108或其它非易失性存儲(chǔ)器訪問配置數(shù)據(jù)。在這些各種實(shí)施例中，可以通過使用由控制塊112控制的開關(guān)(未示出)來禁止SOPC 304通過存儲(chǔ)在快閃存儲(chǔ)器108或其它非易失性存儲(chǔ)器內(nèi)的配置數(shù)據(jù)進(jìn)行配置。例如，在加電模式602和配置模式604期間，控制塊112可以斷開開關(guān)以禁止SOPC 304通過存儲(chǔ)在快閃存儲(chǔ)器108或其它非易失性存儲(chǔ)器內(nèi)的配置數(shù)據(jù)進(jìn)行配置。SOPC 304可以使用PLD實(shí)現(xiàn)。參照?qǐng)D7，PLD 700可以包括通過變化長(zhǎng)度和速度的多個(gè)列互連710和多個(gè)行互連712的網(wǎng)絡(luò)互連的二維陣列的可編程邏輯陣列塊(LAB)702。LAB 702的任一個(gè)(例如LAB 702c)可以執(zhí)行一個(gè)或更多功能，諸如數(shù)字信號(hào)處理(DSP)、加法、乘法、減法等。列互連710和行互連712的網(wǎng)絡(luò)可以包括可進(jìn)行配置的多個(gè)切換電路(未示出)。LAB 702可以包括多個(gè)邏輯元件(LE)(未示出)，并且每個(gè)LE可以包括一個(gè)或更多寄存器(未示出)。一個(gè)LAB 702a的LE可以經(jīng)由一個(gè)或更多切換電路(未示出)耦合到另一 LAB 702b的LE。一組輸入/輸出(I/O)元件708可以圍繞PLD 700的外圍定位以支持多種單端和差分IO標(biāo)準(zhǔn)。PLD700可以進(jìn)一步包括耦合到LAB 702的一組緩沖器(B) 714ο緩沖器714可以用來存儲(chǔ)在LAB 702之間傳送的數(shù)據(jù)。PLD 700可以與經(jīng)由時(shí)鐘樹(未示出)接收的一個(gè)或更多時(shí)鐘信號(hào)同步或異步地工作。時(shí)鐘樹可以套刻(overlay)在 PLD 700 上。PLD 700可以使用計(jì)算機(jī)系統(tǒng)進(jìn)行配置。參照?qǐng)D8，計(jì)算機(jī)系統(tǒng)800可以包括處理單元802、存儲(chǔ)器設(shè)備804、網(wǎng)絡(luò)接口 806、輸入設(shè)備808、輸出接口 810以及輸出設(shè)備812。網(wǎng)絡(luò)接口 806、輸出接口 810、存儲(chǔ)器設(shè)備804和處理單元802可以位于計(jì)算機(jī)系統(tǒng)800的殼體814內(nèi)。處理單元802可以為中央處理單元(CPU)、微處理器、浮點(diǎn)協(xié)處理器、圖形協(xié)處理器、硬件控制器、微控制器、被編程以用作控制器的可編程邏輯器件、網(wǎng)絡(luò)控制器或其它處理單元。存儲(chǔ)器設(shè)備804可為隨機(jī)訪問存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)或RAM和ROM的組合。例如，存儲(chǔ)器設(shè)備804可以包括非臨時(shí)性計(jì)算機(jī)可讀介質(zhì)，諸如軟盤、ZIP 盤、磁盤、硬盤、壓縮盤-ROM(CD-ROM)、可記錄CD、數(shù)字視頻盤(DVD)或快閃存儲(chǔ)器。存儲(chǔ)器設(shè)備804可以存儲(chǔ)用于根據(jù)本發(fā)明的實(shí)施例的由處理單元802執(zhí)行的程序代碼。舉例而言，存儲(chǔ)器設(shè)備804可以存儲(chǔ)例如用于創(chuàng)建SOPC 304的設(shè)計(jì)并配置SOPC 304(圖3)的程序代碼。網(wǎng)絡(luò)接口 806可以為調(diào)制解調(diào)器或網(wǎng)絡(luò)接口卡(NIC)，允許處理單元802與諸如廣域網(wǎng)(WAN)或局域網(wǎng)(LAN)之類的網(wǎng)絡(luò)816通信。處理單元802可以經(jīng)由無線連接或有線連接與網(wǎng)絡(luò)816耦合。無線連接的例子包括使用Wi-Fi協(xié)議或WiMax協(xié)議的連接。Wi-Fi協(xié)議可以為 IEEE 802. IUIEEE 802. lla、IEEE 802. IIb,IEEE 802. Ilg或 IEEE 802. Ili 協(xié)議。輸入設(shè)備108的例子包括鼠標(biāo)、顯示設(shè)備、鍵盤、觸控筆、麥克風(fēng)、小鍵盤等。輸出設(shè)備812可以為液晶顯示器(IXD)設(shè)備、等離子體顯示器設(shè)備、發(fā)光二極管(LED)顯示器設(shè)備或陰極射線管(CRT)顯示器設(shè)備。輸出接口 810的例子包括視頻控制器，該視頻控制器驅(qū)動(dòng)輸出設(shè)備812基于從處理單元802接收的指令顯示一個(gè)或更多圖像。在各種實(shí)施例中，輸入設(shè)備808和輸出設(shè)備812可以集成在同一設(shè)備中，諸如具有觸摸屏的顯示器設(shè)備。處理單元102訪問存儲(chǔ)在存儲(chǔ)器設(shè)備804中的程序代碼或經(jīng)由網(wǎng)絡(luò)816訪問存儲(chǔ)在類似于存儲(chǔ)器設(shè)備804的遠(yuǎn)程存儲(chǔ)器設(shè)備(未示出)上的程序代碼。處理單元102執(zhí)行其中存儲(chǔ)的程序代碼以便實(shí)現(xiàn)根據(jù)本發(fā)明各種實(shí)施例的方法。處理單元802、存儲(chǔ)器設(shè)備 804、網(wǎng)絡(luò)接口 806、輸入設(shè)備808、輸出接口 810和輸出設(shè)備812經(jīng)由總線818彼此通信。在各種實(shí)施例中，系統(tǒng)800可以不包括輸入設(shè)備808和/或網(wǎng)絡(luò)接口 806。在一些實(shí)施例中，網(wǎng)絡(luò)接口 806、輸出接口 810、存儲(chǔ)器設(shè)備808和處理單元802可以位于殼體814的結(jié)構(gòu)外部。在一些實(shí)施例中，代替存儲(chǔ)器設(shè)備804，可以使用多個(gè)存儲(chǔ)器設(shè)備。而且，在一個(gè)實(shí)施例中，代替處理單元802，可以使用多個(gè)處理單元。參照?qǐng)D9，示出了根據(jù)一個(gè)實(shí)施例的用于創(chuàng)建SOPC的設(shè)計(jì)的方法900。所創(chuàng)建的設(shè)計(jì)可以隨后用于生成對(duì)PLD 700進(jìn)行配置的配置信息。處理單元802 (圖8)可以訪問存儲(chǔ)在存儲(chǔ)器設(shè)備804內(nèi)的程序代碼以供其執(zhí)行，從而實(shí)現(xiàn)根據(jù)一個(gè)實(shí)施例的方法900。處理單元802可以執(zhí)行用于方法900的程序代碼以將給定格式(例如硬件描述語言(HDL))的用戶設(shè)計(jì)轉(zhuǎn)換成配置信息。基于配置信息來配置PLD 700以實(shí)現(xiàn)用戶設(shè)計(jì)。在操作902，將用戶設(shè)計(jì)轉(zhuǎn)換成PLD 700的寄存器傳輸層(RTL)設(shè)計(jì)。作為例子，RTL設(shè)計(jì)可以包括在寄存器之間的信號(hào)流和可以對(duì)該信號(hào)執(zhí)行的邏輯操作。在操作904，RTL設(shè)計(jì)綜合為一組邏輯門。該組邏輯門可以提供PLD 700的綜合設(shè)計(jì)。在操作906，將該組邏輯門映射為一組原子。原子通常是指用戶設(shè)計(jì)的不可約分量。原子可以對(duì)應(yīng)于與PLD700的LE或其它功能塊的能力匹配的用戶設(shè)計(jì)的邏輯門及其它組件的群組。取決于用來實(shí)現(xiàn)用戶設(shè)計(jì)的PLD 700的底層硬件，可以將用戶設(shè)計(jì)轉(zhuǎn)換成任意數(shù)目的不同組原子。在操作908，將有關(guān)原子分組在一起以形成簇。在操作910，將原子簇放置在PLD700上的多個(gè)位置上。在操作912，確定用于對(duì)實(shí)現(xiàn)用戶設(shè)計(jì)的原子進(jìn)行耦合的PLD 700的切換電路的配置。在操作914中，通過使用PLD 700的定時(shí)模型確定用于該組原子及其在切換電路中的關(guān)聯(lián)連接的多個(gè)信號(hào)延遲(例如數(shù)據(jù)延遲)。在操作916，確定用戶設(shè)計(jì)在PLD700中的實(shí)現(xiàn)是否將滿足多個(gè)長(zhǎng)路徑和短路徑的定時(shí)約束。應(yīng)理解的是，在一個(gè)實(shí)施例中，該定時(shí)約束可以是用戶經(jīng)由輸入設(shè)備808 (圖8)指定的。在操作918，確定配置信息。配置信息可以包括每個(gè)LE的配置以及用于耦合LE的切換電路。在操作918，將配置信息寫入到能夠存儲(chǔ)在存儲(chǔ)器設(shè)備804(圖8)中的配置文件中以供其訪問。例如,可以通過處理單元802訪問配置文件以配置PLD 700。
這里描述的用于配置SOPC的系統(tǒng)和技術(shù)的技術(shù)效果可以包括消除了在配置SOPC304(圖3)時(shí)對(duì)于快閃存儲(chǔ)器108(圖I)的需要。作為結(jié)果，可以減少設(shè)計(jì)和實(shí)現(xiàn)快速存儲(chǔ)器108(圖I)的成本，并且可以獲得PCB 102 (圖I)上的更多板上空間或者可以使用比PCB 102 (圖I)更小的PCB 302 (圖3)。而且，可以節(jié)省用于操作快閃存儲(chǔ)器108 (圖I)的功率。例如，在相比用于操作SOPC 110(圖I)的電源而言可以使用分開的電源操作快閃存儲(chǔ)器108(圖I)的情況下，該系統(tǒng)和技術(shù)可以減少對(duì)于分開電源的需要。這里描述的該系統(tǒng)和技術(shù)可以節(jié)約分開電源的成本。盡管為清楚和理解的目的已經(jīng)通過圖示和示例的方式詳細(xì)地描述了前述系統(tǒng)和技術(shù)，但將認(rèn)識(shí)到的是，上述系統(tǒng)和技術(shù)可以在很多其他變型和實(shí)施例中實(shí)施，而不脫離該系統(tǒng)和技術(shù)的精神或?qū)嵸|(zhì)特征?？梢詫?shí)施一些變化和修改，并且應(yīng)理解的是，該系統(tǒng)和技術(shù) 并不限于前述細(xì)節(jié)，而是將由所附權(quán)利要求的范圍限定。
權(quán)利要求
1.一種系統(tǒng)，包括 第一電壓輸入； 第二電壓輸入；以及 可編程芯片上系統(tǒng)(SOPC)，包括核芯和接口，其中在所述SOPC的第一模式期間，所述接口經(jīng)由所述第一電壓輸入或所述第二電壓輸入被配置。
2.根據(jù)權(quán)利要求I所述的系統(tǒng)，其中在所述第一模式期間，所述接口被禁止基于存儲(chǔ)在外部非易失性存儲(chǔ)器中的第一組配置數(shù)據(jù)進(jìn)行配置，其中所述第一電壓輸入包括直流電壓輸入，并且其中所述第二電壓輸入包括直流電壓輸入。
3.根據(jù)權(quán)利要求I所述的系統(tǒng)，還包括 配置移位寄存器；以及 多路復(fù)用器，被配置為基于用戶模式比特的值來在所述第一電壓輸入的輸出或所述配置移位寄存器的輸出之間進(jìn)行多路復(fù)用。
4.根據(jù)權(quán)利要求I所述的系統(tǒng)，還包括 多個(gè)配置移位寄存器，其中在所述第一模式期間，所述接口被配置為經(jīng)由鏈路而與主機(jī)通信，并且另外，其中在第二模式期間，所述SOPC經(jīng)由所述接口從所述主機(jī)接收第二組配置數(shù)據(jù)，并且其中所述SOPC將所述多個(gè)配置移位寄存器配置為存儲(chǔ)所述第二組配置數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其中在所述第二模式期間，經(jīng)由所述第一電壓輸入或所述第二電壓輸入來配置所述接口，并且配置所述核芯。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其中在第三模式期間，響應(yīng)于所述核芯的配置和所述多個(gè)配置移位寄存器的配置，通過存儲(chǔ)在所述多個(gè)配置移位寄存器中的所述第二組配置數(shù)據(jù)來配置所述接口。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其中在所述第三模式期間，所述接口被禁止通過所述第一組配置數(shù)據(jù)進(jìn)行配置。
8.根據(jù)權(quán)利要求I所述的系統(tǒng)，還包括將所述接口連接到主機(jī)的鏈路，其中所述接口被配置為將數(shù)據(jù)以每秒吉比特的速率傳送給所述主機(jī)。
9.根據(jù)權(quán)利要求I所述的系統(tǒng)，其中所述SOPC包括現(xiàn)場(chǎng)可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)。
10.一種方法，包括在第一模式期間，經(jīng)由第一電壓輸入或第二電壓輸入配置可編程芯片上系統(tǒng)(SOPC)的接口。
11.根據(jù)權(quán)利要求10所述的方法，還包括在所述第一模式期間，禁止所述接口基于存儲(chǔ)在快閃存儲(chǔ)器或者可編程只讀存儲(chǔ)器中的配置數(shù)據(jù)進(jìn)行配置。
12.根據(jù)權(quán)利要求10所述的方法，還包括基于用戶模式比特的值來在所述第一電壓輸入的輸出或配置移位寄存器的輸出之間進(jìn)行多路復(fù)用。
13.根據(jù)權(quán)利要求10所述的方法，還包括 在所述SOPC的多個(gè)配置移位寄存器中存儲(chǔ)多個(gè)配置比特，其中所述存儲(chǔ)多個(gè)配置比特是通過在第二模式期間基于從主機(jī)接收的配置數(shù)據(jù)配置所述SOPC的所述多個(gè)配置移位寄存器來執(zhí)行的； 在所述第二模式期間配置所述SOPC的核芯，其中所述配置核芯和多個(gè)配置移位寄存器是響應(yīng)于所述在第一模式期間配置接口來執(zhí)行的。
14.根據(jù)權(quán)利要求13所述的方法，還包括在第三模式期間，響應(yīng)于所述核芯的配置和所述多個(gè)配置移位寄存器的配置，通過存儲(chǔ)在所述多個(gè)配置移位寄存器中的多個(gè)配置比特來配置所述接口。
15.根據(jù)權(quán)利要求14所述的方法，還包括在所述第三模式期間，禁止所述接口通過所述第一電壓源和所述第二電壓源進(jìn)行配置。
16.根據(jù)權(quán)利要求10所述的方法，還包括通過耦合所述接口和主機(jī)之間的鏈路來在所述接口和所述主機(jī)之間以每秒吉比特的速率傳送數(shù)據(jù)。
17.根據(jù)權(quán)利要求10所述的方法，其中所述SOPC包括現(xiàn)場(chǎng)可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)。
18.—種系統(tǒng),包括 主機(jī)； 可編程芯片上系統(tǒng)(SOPC)，包括核芯和接口，其中所述接口經(jīng)由鏈路耦合到所述主機(jī)； 第一電壓源；以及 第二電壓源，其中在第一模式期間，所述接口通過來自所述第一電壓源或所述第二電壓源的施加電壓來配置。
19.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述SOPC包括現(xiàn)場(chǎng)可編程門陣列(FPGA)或?qū)Ｓ眉呻娐?ASIC)，其中所述主機(jī)包括計(jì)算機(jī)，其中所述第一電壓源和所述第二電壓源位于印刷電路板上，并且其中所述接口位于所述印刷電路板上。
20.根據(jù)權(quán)利要求18所述的系統(tǒng)，其中所述SOPC使用來自所述主機(jī)的配置信息來配置。
全文摘要
本發(fā)明涉及用于在無需使用外部存儲(chǔ)器的情況下配置SOPC的系統(tǒng)和方法。描述用于配置可編程芯片上系統(tǒng)(SOPC)的系統(tǒng)和技術(shù)。通過配置SOPC，在加電期間，利用電壓輸入而不是利用快閃存儲(chǔ)器或其它非易失性存儲(chǔ)器，該系統(tǒng)和技術(shù)可以節(jié)約成本和板上空間。
文檔編號(hào)G06F13/38GK102841873SQ201210150248
公開日2012年12月26日 申請(qǐng)日期2012年5月9日 優(yōu)先權(quán)日2011年5月9日
發(fā)明者許偉杰, 曹國興 申請(qǐng)人:阿爾特拉公司