專利名稱：用于基于計(jì)數(shù)器的應(yīng)用和其他應(yīng)用的存儲器子系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及可用于下述應(yīng)用的存儲器子系統(tǒng):這些應(yīng)用要求大量的計(jì)數(shù)和類似的計(jì)算操作。
背景技術(shù)：
在有線和無線網(wǎng)絡(luò)環(huán)境中，網(wǎng)絡(luò)的性能是利用網(wǎng)絡(luò)分析儀設(shè)備來監(jiān)視的。網(wǎng)絡(luò)分析儀設(shè)備使用計(jì)數(shù)器來儲存與網(wǎng)絡(luò)流有關(guān)的信息以及與網(wǎng)絡(luò)中的流量(traffic)相關(guān)的其他統(tǒng)計(jì)量度。這些計(jì)數(shù)器被用在流量管理、故障調(diào)試、網(wǎng)絡(luò)監(jiān)視以及各種其他分析和測量功能中。當(dāng)設(shè)備中的計(jì)數(shù)器的數(shù)量很大時，在片上(on-chip)儲存計(jì)數(shù)器的成本和管芯面積變得無法接受。具有緩存算法的片下(ofT-chip)動態(tài)隨機(jī)存取存儲器(DRAM)設(shè)備可以用來解決這個問題，使得能夠以線速率(line-rate)更新這些計(jì)數(shù)器。但是，使用標(biāo)準(zhǔn)的DRAM設(shè)備需要更高的輸入/輸出(I/O)帶寬，需要更高功率來支持更大帶寬，并需要更長的讀取-更改-寫入延時(read-modify-write latency)來支持在儲存這些計(jì)數(shù)器的存儲器設(shè)備與對這些計(jì)數(shù)器進(jìn)行更新的主機(jī)設(shè)備之間進(jìn)行的交換。


圖1是存儲器設(shè)備的框圖示例，該設(shè)備被配置成:響應(yīng)于從外部主機(jī)設(shè)備接收的命令，在內(nèi)部對該存儲器設(shè)備中儲存的數(shù)據(jù)執(zhí)行更改操作，作為讀取-更改-寫入操作序列的一部分。圖2是存儲器設(shè)備中的控制電路的框圖示例，該控制電路被配置來為讀取-更改-寫入操作序列生成控制信號。圖3是用于控制信號的信號定時圖的示例，這些控制信號被對于讀取-更改-寫入操作序列而生成，以訪問存儲器設(shè)備中的存儲器單元。圖4是圖示了讀取-更改-寫入操作序列期間信號和數(shù)據(jù)流的圖表示例。圖5是圖示了讀取-更改-寫入操作序列的流程圖的示例。圖6是圖1所示存儲器設(shè)備中使用的更改電路的框圖示例。圖7和圖8是定時圖的示例，這些定時示了更改電路在讀取-更改-寫入操作序列期間的操作。圖9是網(wǎng)絡(luò)分析器設(shè)備的框圖示例，該網(wǎng)絡(luò)分析儀設(shè)備包括圖1所示的存儲器設(shè)備。
具體實(shí)施例方式MM這里提供了存儲器設(shè)備和相關(guān)技術(shù)來對存儲器設(shè)備中儲存的數(shù)據(jù)進(jìn)行更改而無需向外部設(shè)備發(fā)送該數(shù)據(jù)。該存儲器設(shè)備可用作獨(dú)立的存儲器，并可用作網(wǎng)絡(luò)計(jì)數(shù)器緩存。在該存儲器設(shè)備處接收命令，以對存儲器設(shè)備的存儲器陣列中的存儲器位置處儲存的數(shù)據(jù)進(jìn)行更改。該命令包括要用來更改該數(shù)據(jù)的值。該存儲器設(shè)備從該存儲器位置讀取數(shù)據(jù)。從該存儲器位置讀取的數(shù)據(jù)由存儲器設(shè)備中的更改電路基于從該命令獲得的值而更改，以產(chǎn)生結(jié)果數(shù)據(jù)。由更改電路產(chǎn)生的結(jié)果數(shù)據(jù)被寫入回該存儲器位置。由于存儲器設(shè)備不需要向另一設(shè)備(在本中請中稱為主機(jī)設(shè)備)發(fā)送從片下存儲器陣列讀取的數(shù)據(jù)來更新該數(shù)據(jù)，所以大大減小了帶寬中的輸入/輸出帶寬，允許低功率的存儲器設(shè)備操作和更低的延時。示例件實(shí)施例首先參考圖1，標(biāo)號10示出了存儲器設(shè)備，該設(shè)備被配置來執(zhí)行讀取-更改-寫入(Read-Modify-Write)操作。存儲器設(shè)備10被配置成與主機(jī)設(shè)備12進(jìn)行接口，并從主機(jī)設(shè)備12接收命令以訪間存儲器設(shè)備10中儲存的數(shù)據(jù)。具體而言，存儲器設(shè)備10被配置成內(nèi)部地對所儲存的數(shù)據(jù)執(zhí)行操作(否則這些操作將由主機(jī)設(shè)備12執(zhí)行)，因而減少存儲器設(shè)備10需要向主機(jī)設(shè)備12供應(yīng)回的數(shù)據(jù)的量。這降低了存儲器設(shè)備10與主機(jī)設(shè)備12之間的輸入/輸出帶寬要求。為此，存儲器設(shè)備10包括輸入/輸出接口 13、控制電路14⑴和14 (2)、存儲器陣列接口 16以及一個或多個存儲器陣列18，存儲器陣列18包括被配置來儲存數(shù)據(jù)的多個存儲器單元。存儲器陣列19作為在多個存儲器單元中儲存數(shù)據(jù)的裝置。在一種形式中，存儲器陣列18包括嵌入式動態(tài)隨機(jī)存取存儲器(eDRAM)陣列。存儲器陣列18可以是任何DRAM，例如同步DRAM(SRAM)或者當(dāng)前已知或今后開發(fā)的其他類型的存儲器儲存陣列。存儲器陣列18包括存儲器單元，這些存儲器單元儲存存儲器設(shè)備10中的數(shù)據(jù)。輸入/輸出接口 13被配置來通過由標(biāo)號19所示的總線或其他合適連接件，從主機(jī)設(shè)備12接收命令，并從存儲器設(shè)備10向主機(jī)設(shè)備12供應(yīng)數(shù)據(jù)或應(yīng)答。這樣，輸入/輸出接口 13作為用于接收對存儲器陣列19中的數(shù)據(jù)進(jìn)行訪問的命令的裝置。輸入/輸出接口 13可以在單獨(dú)的設(shè)備上位于存儲器設(shè)備10自身的外部，也可以與存儲器設(shè)備10實(shí)現(xiàn)在同一個集成電路中。控制電路14(1)和14(2)各自被配置來生成存儲器控制信號，以通過存儲器陣列接口 16來訪問存儲器陣列18。圖1示出了存儲器設(shè)備10包括兩個控制電路，但這僅僅是一種示例；可以只有一個控制電路，也可以有多于兩個控制電路。輸入/輸出接口 13例如由合適的數(shù)字邏輯電路(以及任何支持邏輯電路)來實(shí)現(xiàn)，以接收輸入的命令和相關(guān)聯(lián)的數(shù)據(jù)，并輸出來自存儲器設(shè)備10的響應(yīng)和數(shù)據(jù)。同樣，存儲器陣列接口例如由數(shù)字邏輯電路(以及任何支持邏輯電路)來實(shí)現(xiàn)，以向(一個或多個)存儲器陣列18發(fā)送命令和接收儲存在(一個或多個)存儲器陣列18中的數(shù)據(jù)。每個控制電路14(1)和14(2)被配置成對從主機(jī)設(shè)備12接收的命令進(jìn)行解釋，并生成存儲器控制信號以執(zhí)行至少一個(更一般地說，K個)交互(transaction)，這些交互涉及讀取、尋址(Addr)和寫入信號，以取回存儲器陣列18中的K個存儲器位置處的數(shù)據(jù)和向存儲器陣列18中的K個存儲器位置寫入回由對該數(shù)據(jù)進(jìn)行更改操作所得的結(jié)果數(shù)據(jù)。這樣，控制電路14⑴被配置來生成K*(讀取、尋址、寫入)信號，以訪問存儲器陣列18中的K個存儲器位置來取回存儲器陣列18中的K個不同存儲器位置處的K*(數(shù)據(jù))。控制電路14(2)與控制電路14(1)進(jìn)行同樣的工作。在存儲器設(shè)備10的操作過程中可以有兩個控制電路14(1)和14(2)同時對存儲器陣列18進(jìn)行操作的時間，以及這些控制電路之一可以被禁用的時間。如下文中說明的，每個控制電路作為控制裝置，該控制裝置被配置成從要向存儲器陣列18供應(yīng)的、從存儲器陣列18讀取數(shù)據(jù)和向這些存儲器陣列寫入回?cái)?shù)據(jù)的命令生成存儲器控制信號，并包括用于更改的裝置，所述用于更改的裝置基于該命令中包含的值來對從存儲器陣列18讀取的數(shù)據(jù)進(jìn)行更改以產(chǎn)生結(jié)果數(shù)據(jù)并把解雇數(shù)據(jù)寫入回存儲器陣列18。根據(jù)本中請中描述的一種示例，主機(jī)設(shè)備12供應(yīng)命令，這些命令包括遞增(increment)值以對由相應(yīng)的存儲器位置中儲存的數(shù)據(jù)所表示的一個或多個計(jì)數(shù)器進(jìn)行遞增。這僅僅是存儲器設(shè)備10可以執(zhí)行的多種操作中的一個示例。存儲器設(shè)備10可以執(zhí)行的其他操作的非限制性示例包括乘法、除法、減法等。存儲器設(shè)備10可以被實(shí)現(xiàn)為專用集成電路(ASIC)設(shè)備。主機(jī)設(shè)備12可以包括一個或多個ASIC、處理器、以及數(shù)字電路和模擬電路的任意組合，這些組合被配置來利用存儲器設(shè)備10執(zhí)行所需的功能或應(yīng)用。取決于主機(jī)設(shè)備12向存儲器設(shè)備10請求的操作，存儲器設(shè)備10用應(yīng)答(ACK)和/或存儲器設(shè)備10中儲存的數(shù)據(jù)來作出響應(yīng)，所述應(yīng)答例如是一個或多個計(jì)數(shù)器已被遞增?，F(xiàn)在參考圖2。圖2圖示了控制電路14⑴和14⑵的框圖示例?？刂齐娐?4⑴和14⑵具有相同的結(jié)構(gòu)。每個控制電路14⑴和14⑵包括串行-并行轉(zhuǎn)換器電路20、命令緩沖電路22、存儲器信號生成器電路24、存儲器信號接收器電路26、更改電路28、延遲緩沖電路30以及并行-串行轉(zhuǎn)換器電路32。被圖示為控制電路14⑴和14⑵組成部分的所有這些電路例如都由數(shù)字邏輯門、寄存器、計(jì)數(shù)器等，以及任何支持邏輯電路實(shí)現(xiàn)，以執(zhí)行本申請中描述的操作。數(shù)字邏輯門包括與門、與非門、或門、異或門，并可用于生成具有所需定時的控制信號以實(shí)現(xiàn)讀取和寫入操作以及對從存儲器取回的數(shù)據(jù)執(zhí)行操作(例如加法、乘法、減法、除法等)。如下文中說明的，更改電路28作為前述用于更改的裝置，基于作為對存儲器設(shè)備的輸入而接收的命令中所包含的值來對從存儲器陣列18讀取的數(shù)據(jù)進(jìn)行更改以產(chǎn)生結(jié)果數(shù)據(jù)。緩沖電路30作為用于緩沖的裝置，對由從該命令獲得的值所表示的數(shù)據(jù)進(jìn)行緩沖。串行-并行轉(zhuǎn)換器電路20在標(biāo)號21所示的多條線上以串行形式接收比特，其中圖中所示的每條線自身的寬度是多個比特。這些比特作為對于串行-并行轉(zhuǎn)換器20的輸入，表示從主機(jī)設(shè)備12向存儲器設(shè)備10供應(yīng)的至少一個命令(但是在實(shí)際應(yīng)用中是多個命令)。這些命令可以用于對存儲器位置進(jìn)行訪問以取回?cái)?shù)據(jù)，以及針對相應(yīng)的存儲器位置中儲存的數(shù)據(jù)同時執(zhí)行多個讀取-更改-寫入操作。串行-并行轉(zhuǎn)換器對這些命令中的比特進(jìn)行匯編并把它們儲存在命令緩沖電路22中。命令緩沖電路22是儲存緩沖器，它耦合到串行-并行轉(zhuǎn)換器20的輸出端，并儲存由串行-并行轉(zhuǎn)換器20所匯編的比特。命令緩沖器22中儲存的比特中的一些表示所要執(zhí)行的操作(讀取、寫入、讀取-更改-寫入等)以及命令中包含的值，這些值要用來對存儲器陣列18中的一個或多個存儲器位置中儲存的數(shù)據(jù)進(jìn)行更改操作。命令緩沖器22可以實(shí)現(xiàn)成先入先出(FIFO)電路。存儲器信號生成器電路24耦合到命令緩沖電路22，并被配置來生成要向存儲器陣列18供應(yīng)的存儲器控制信號，這些信號包括讀取信號、寫入信號、尋址信號等。另外，存儲器信號生成器電路24還獲得緩沖器22中的命令中所包含的、要用于這些更改操作的任何值(例如用于計(jì)數(shù)器的遞增數(shù)據(jù)值)，并向延遲緩沖電路30供應(yīng)表示這些值的比特。存儲器信號接收器電路26接收從存儲器陣列18讀取的數(shù)據(jù)并對其進(jìn)行臨時儲存，以用于進(jìn)一步的處理或者從存儲器設(shè)備10向主機(jī)設(shè)備12輸出。另外，在完成某些操作(例如讀取-更改-寫入操作)時，存儲器信號接收器電路26向主機(jī)設(shè)備生成ACK。ACK用來向主機(jī)設(shè)備12通知:所需的操作已被執(zhí)行，例如一個或多個計(jì)數(shù)器已被遞增。更改電路28被配置成耦合到存儲器信號生成器電路24和存儲器信號接收器電路26。更改電路28包括數(shù)字邏輯門，這些數(shù)字邏輯門被配置來使用表示值的數(shù)據(jù)對從存儲器讀取的數(shù)據(jù)執(zhí)行各種更改操作中的任意操作，所述值包含于從主機(jī)設(shè)備12作為向存儲器設(shè)備10的輸入而接收的命令中。例如，更改電路28被配置成執(zhí)行加法操作。在其他示例中，更改電路28被配置成執(zhí)行乘法、除法、減法或其他操作。更改電路28通過其執(zhí)行的更改操作來生成并輸出結(jié)果數(shù)據(jù)，并向存儲器信號生成器電路24供應(yīng)結(jié)果數(shù)據(jù)，以將結(jié)果數(shù)據(jù)寫入回(一個或多個)存儲器位置(上述數(shù)據(jù)是從該位置讀取來的)。延遲緩沖器30是被配置成儲存數(shù)據(jù)比特的儲存電路，這些數(shù)據(jù)比特表示要在作為讀取-更改-寫入操作的一部分的更改操作中所用的值。另外，在一種示例中，這些比特表示遞增值，但是這些比特也可以表示其他值，例如乘數(shù)、除數(shù)、遞減值等。延遲緩沖器30以FIFO設(shè)備的形式實(shí)現(xiàn)，以向存儲器信號接收器電路26輸出所儲存的值，存儲器信號接收器電路然后把從存儲器位置讀取的數(shù)據(jù)與數(shù)據(jù)比特(這些數(shù)據(jù)比特表示要在更改操作中使用的值)一起向更改電路28輸出。具體而言，如根據(jù)下文的描述可以理解的，延遲緩沖電路30用來使比特(這些比特表示要在更改操作中使用的值)的輸中被延遲，使得更改電路28能夠用數(shù)據(jù)(該數(shù)據(jù)表示由緩沖器30中儲存的值)對從存儲器位置讀取的數(shù)據(jù)進(jìn)行更改，并向存儲器信號生成器電路24輸出結(jié)果數(shù)據(jù)，以寫入回相對于寫入信號進(jìn)行了同步的存儲器位置。并行-串行轉(zhuǎn)換器電路32對從存儲器設(shè)備10作為輸出而向主機(jī)設(shè)備12供應(yīng)的數(shù)據(jù)執(zhí)行串行-并行轉(zhuǎn)換器電路20的逆操作。在標(biāo)號34所示的多條線中的每一者上承載串行形式的比特，其中，圖中所示的每條線自身的寬度是多個比特。盡管對于圖2中的存儲器設(shè)備10的配置示出了使用串行/解串行的輸入/輸出，但是這僅僅是示例。也可以給輸入和輸出使用完全并行的接口。本申請中描述的讀取-更改-寫入技術(shù)完全獨(dú)立于所用的具體輸入/輸出接口。此外，串行-并行轉(zhuǎn)換器20和并行-串行轉(zhuǎn)換器32也可以在輸入/輸出接口電路13中而不是控制電路中實(shí)現(xiàn)。例如，輸入/輸出接口電路13可以包括串行器/解串行器電路，該電路對于去往存儲器設(shè)備10的輸入命令以及來自存儲器設(shè)備10的輸出響應(yīng)和/或數(shù)據(jù)執(zhí)行(串行-并行轉(zhuǎn)換器20和并行-串行轉(zhuǎn)換器32的)串行化/解串行化功能。此外，如上文所述，輸入/輸出接口電路13可以實(shí)現(xiàn)在與控制電路和存儲器陣列同一集成電路芯片上，也可以實(shí)現(xiàn)在分開的集成電路芯片中?，F(xiàn)在參考圖3，繼續(xù)參考圖1和圖2，來描述與存儲器設(shè)備10內(nèi)部的讀取-更改-寫入操作相關(guān)聯(lián)的主要信號的信號定時圖。時鐘(CLK)信號由標(biāo)號50示出，并用來對由存儲器新哈生成器電路24生成的各種信號進(jìn)行同步。時鐘信號50可以由耦合到存儲器設(shè)備10 (例如在主機(jī)設(shè)備12中)的時鐘電路芯片生成，或者由存儲器設(shè)備10由所供應(yīng)的時鐘信號在本地得到。
主機(jī)設(shè)備12例如在其發(fā)送加法命令時發(fā)起讀取-更改-寫入操作，該命令使由存儲器設(shè)備10中的存儲器位置中儲存的數(shù)據(jù)表示的一個或多個計(jì)數(shù)器遞增所指定的遞增值。信號55用來表示在存儲器設(shè)備10處從主機(jī)設(shè)備12接收了加法命令。圖3所示的尋址、讀取、寫入和數(shù)據(jù)信號由存儲器信號生成器電路24生成。加法操作涉及對存儲器設(shè)備10中的存儲器陣列訪問兩次:第一次從一個或多個存儲器位置讀取數(shù)據(jù)，第二次向這一個或多個存儲器位置寫入回加法操作的結(jié)果。如上文所述，存儲器設(shè)備10可以對于存儲器設(shè)備的存儲器陣列中的K個不同的存儲器位置處儲存的數(shù)據(jù)執(zhí)行K個同時的/并行的讀取-更改-寫入操作。例如，時鐘信號55速度的速率是250MHz，意味著存儲器設(shè)備10每個周期能夠執(zhí)行250百萬次存儲器操作。這樣，存儲器設(shè)備10每個周期能夠執(zhí)行的加法操作的總數(shù)是125 X K百萬個操作。在一種示例中，加法命令包括地址、循環(huán)冗余比特、以及控制信息比特，這些控制信息比特表示要被加到由存儲器中儲存的數(shù)據(jù)所表示的值的值，例如遞增值。存儲器設(shè)備中能夠儲存的計(jì)數(shù)器的數(shù)目取決于存儲器陣列18中所用的存儲器陣列尺寸。在一種示例中，存儲器設(shè)備可以儲存幾百萬個64位計(jì)數(shù)器。正在被尋址的存儲器位置的地址Addr由標(biāo)號60和62示出。該地址第一次被供應(yīng)給存儲器陣列18是在執(zhí)行讀取周期的時候。讀取周期是在如標(biāo)號70所示供應(yīng)讀取脈沖或選通脈沖(strobe)的時候，該地址的供應(yīng)相對于讀取脈沖70進(jìn)行了所需的時間同步。此時，與標(biāo)號60處所供應(yīng)的地址相對應(yīng)的存儲器位置處的數(shù)據(jù)被從存儲器陣列18取回，并在存儲器信號接收器電路26處接收。延遲緩沖器30然后向存儲器信號接收器電路26輸出表示遞增值的比特，存儲器信號接收器電路接著把從由標(biāo)號60處供應(yīng)的地址所指定的存儲器位置取回的數(shù)據(jù)以及來自延遲緩沖器30的值都向更改電路28供應(yīng)。更改電路28用從該命令獲得的值對從該存儲器位置讀取的數(shù)據(jù)執(zhí)行計(jì)算以生成結(jié)果數(shù)據(jù)。寫入周期是在生成寫入脈沖或選通脈沖的時候發(fā)生的。該地址也在標(biāo)號62處以相對于寫入脈沖80進(jìn)行了所需的時間同步被供應(yīng)給存儲器陣列18。結(jié)果數(shù)據(jù)在標(biāo)號90處被供應(yīng)給存儲器陣列18，以把結(jié)果數(shù)據(jù)寫入回存儲器位置(數(shù)據(jù)是在標(biāo)號60和70所示的讀取周期期間從該位置讀取的)。存儲器信號接收器電路26從存儲器陣列18接收通知(數(shù)據(jù)已被寫入回存儲器位置)，并在標(biāo)號95處發(fā)送ACK信號，該信號將要作為輸出而向主機(jī)設(shè)備12供應(yīng)。ACK用來向主機(jī)通知加法操作(例如計(jì)數(shù)器遞增操作)完成了。存儲器信號接收器電路26被配置成:在由存儲器信號生成器電路24生成的寫入信號發(fā)生之前以充分的時間向更改電路28輸出從存儲器位置讀取的數(shù)據(jù)，使得更改電路28能夠用數(shù)據(jù)(該數(shù)據(jù)表示延遲緩沖電路30中儲存的值)對從該存儲器位置讀取的數(shù)據(jù)進(jìn)行更改，并向存儲器信號生成器電路24輸出結(jié)果數(shù)據(jù)以寫入回相對于該寫入信號進(jìn)行了同步的存儲器位置。如上所述,在圖3中，對尋址、讀取、寫入和數(shù)據(jù)的發(fā)信號(signaling)是對于K個不同的存儲器位置并行地/同時地執(zhí)行的，從而使存儲器設(shè)備10能夠在同一時鐘周期的時段期間并行地更新K個不同的計(jì)數(shù)器。在一種示例中，執(zhí)行讀取-更改-寫入操作序列所需的時鐘周期的數(shù)目約為6-10個時鐘周期。相比之下，如果主機(jī)設(shè)備12要執(zhí)行對存儲器設(shè)備10中儲存的計(jì)數(shù)器進(jìn)行更新所需的數(shù)學(xué)運(yùn)算，則所需的時鐘周期的數(shù)目約為30-40。因此，本申請中描述的技術(shù)節(jié)省了大量時間，以及存儲器設(shè)備10與主機(jī)設(shè)備12之間的輸入/輸出帶寬。 另外，由于一些原因，這些技術(shù)還降低了存儲器設(shè)備10的功率消耗。首先，存儲器設(shè)備的輸入/輸出執(zhí)行相同數(shù)目的數(shù)據(jù)更新操作所用的串行器/解串行器(SerDes)的數(shù)目減少了。第二，存儲器芯片上的更改(例如加法)操作不需要把功率既用于對計(jì)數(shù)器進(jìn)行讀取又用于將其內(nèi)容向主機(jī)設(shè)備輸出，因而將經(jīng)過更新的結(jié)果寫入回存儲器位置。大體上，采用片上更改能力的存儲器設(shè)備能夠把功率消耗降低大約50%，并把對輸入/輸出端口的帶寬要求降低大約60%。對于存儲器更新操作，與存儲器更新操作(該操作需要把所儲存的數(shù)據(jù)發(fā)送到存儲器芯片外以由外部設(shè)備更新，然后把結(jié)果寫入回存儲器芯片)相比，存儲器設(shè)備10在延遲方面實(shí)現(xiàn)了至少兩倍的改進(jìn)。此外，主機(jī)設(shè)備無需對于開始讀取-更改-寫入操作的計(jì)數(shù)器讀取(其中，只發(fā)出了讀取操作，而尚未提交寫入)保持追蹤。去往主機(jī)設(shè)備的接口在這個意義上是完全“干凈的”，并在完成了讀取-更改-寫入之后發(fā)送ACK。 現(xiàn)在參考圖4，該圖以圖形方式表示了 K個存儲器位置，這些存儲器位置的內(nèi)容由存儲器設(shè)備10以內(nèi)部的方式更改。這K個存儲器位置(例如儲存了表示K個計(jì)數(shù)器的數(shù)據(jù))由標(biāo)號100(1)-100⑷示出。對于K個存儲器位置并行地執(zhí)行讀取周期，從而向存儲器陣列18供應(yīng)K個不同的地址。來自這K個存儲器陣列的數(shù)據(jù)被取回，然后被供應(yīng)給更改電路以并行地執(zhí)行K個加法操作，并輸出K個結(jié)果數(shù)據(jù)。例如，計(jì)數(shù)器100(1)是儲存了比特圖案(pattern) 011011...1ll的存儲器位置,該比特圖案表示計(jì)數(shù)器100 (I)的當(dāng)前計(jì)數(shù)器值或狀態(tài)；計(jì)數(shù)器100 (2)是儲存了比特圖案111110...101的存儲器位置，該比特圖案表示計(jì)數(shù)器100 (2)的當(dāng)前計(jì)數(shù)器值或狀態(tài)，計(jì)數(shù)器IOO(K)是儲存了比特圖案101011...011的存儲器位置，該比特圖案表示計(jì)數(shù)器IOO(K)的當(dāng)前計(jì)數(shù)器值或狀態(tài)。然后在存儲器設(shè)備10處接收命令，把5加到存儲器位置I處儲存的計(jì)數(shù)器1，把20加到存儲器位置處儲存的計(jì)數(shù)器2...并把30加到存儲器位置K處儲存的計(jì)數(shù)器K。更改電路28把相應(yīng)的遞增值加到表示相應(yīng)的計(jì)數(shù)器的數(shù)據(jù)，該數(shù)據(jù)來自這K個存儲器位置中的相應(yīng)一個。來自該加法操作的結(jié)果數(shù)據(jù)然后被寫入回針對計(jì)數(shù)器IOO(I)-1OO(K)的這些存儲器位置。轉(zhuǎn)向圖5，現(xiàn)在對于執(zhí)行讀取-更改-寫入操作序列時由存儲器設(shè)備10執(zhí)行的操作200描述流程圖。為簡單起見，該流程圖參照的是對單一存儲器位置處的內(nèi)容進(jìn)行更改所執(zhí)行的操作(例如對計(jì)數(shù)器進(jìn)行更新)，但是應(yīng)當(dāng)明白，與結(jié)合圖4所述一樣，若干個這些操作并行地更改多個存儲器位置處儲存的內(nèi)容。在步驟210，在存儲器設(shè)備處接收命令，以對存儲器設(shè)備的存儲器陣列中的存儲器位置處的數(shù)據(jù)進(jìn)行更改，該命令包括值，該值要被用來對該數(shù)據(jù)進(jìn)行更改。該命令包括多個比特，并可以采取多種格式中的任意格式。該命令包括地址和數(shù)據(jù)，該地址指定所要更新的存儲器位置(例如所要更新的具體計(jì)數(shù)器)，該數(shù)據(jù)被用在對該存儲器位置的更新中(例如遞增值)。在一種示例中，該命令中的、被稱為“數(shù)據(jù)有效比特”的比特被用來表明該命令承載了更改操作中所要使用的數(shù)據(jù)。對于正常的寫入命令設(shè)定該比特，并在控制電路發(fā)出相應(yīng)的寫入響應(yīng)以把更改操作的結(jié)果儲存回存儲器時由控制電路清除(unset)該比特。此夕卜，如果以菊花鏈配置來使用圖1所示類型的多個存儲器設(shè)備，則該命令的比特還受到分配以標(biāo)識對于讀取-更改-寫入操作，要訪問這些存儲器設(shè)備中的哪一個。
在步驟220，該命令中包含的數(shù)據(jù)被儲存在延遲緩沖器中，該數(shù)據(jù)表示更改操作中所要使用的值(例如遞增值)。在步驟230，與該命令中包含的地址相對應(yīng)的存儲器位置處的數(shù)據(jù)被讀取以取回所儲存的數(shù)據(jù)。存儲器信號生成器電路24生成讀取信號并向存儲器陣列18供應(yīng)該地址以執(zhí)行讀取操作。在步驟240，從該存儲器位置讀取的數(shù)據(jù)被基于從該命令獲得的值而更改，以產(chǎn)生結(jié)果數(shù)據(jù)。具體而言，在存儲器信號接收器電路26處接收從該存儲器位置讀取的數(shù)據(jù)。然后，所讀取的數(shù)據(jù)和來自延遲緩沖器的經(jīng)過緩沖的值被供應(yīng)到更改電路28，該電路使用該經(jīng)過緩沖的值來更改從存儲器陣列讀取的數(shù)據(jù)。在步驟250，由更改電路28產(chǎn)生的結(jié)果數(shù)據(jù)被寫入回該存儲器位置。為此，結(jié)果數(shù)據(jù)從更改電路28供應(yīng)回存儲器信號生成器電路24。存儲器信號生成器電路24生成寫入信號并供應(yīng)針對該存儲器位置的地址以把結(jié)果數(shù)據(jù)寫入回該存儲器位置。如上所述，操作210-250可以對于多個存儲器位置同時執(zhí)行。在此情形下，接收操作210包括:接收用相應(yīng)的值同時地對多個存儲器位置中的每一者處儲存的數(shù)據(jù)進(jìn)行更改的命令。緩沖操作220涉及對于對這些存儲器位置中相應(yīng)的存儲器位置處儲存的東西進(jìn)行更改所用的多個值進(jìn)行緩沖。讀取操作230涉及從存儲器陣列18的多個存儲器位置讀取數(shù)據(jù)。更改操作涉及把來自這些存儲器位置的數(shù)據(jù)與從該命令獲得的相應(yīng)的值一起供應(yīng)給更改電路，并由更改電路用該命令中包含的相應(yīng)的值對來自這些存儲器位置的數(shù)據(jù)進(jìn)行更改以產(chǎn)生相應(yīng)的多個結(jié)果數(shù)據(jù)。在加法操作的情況下，更改操作涉及把從該命令獲得的這些值中的一個加到從這些存儲器位置中的相應(yīng)一個所讀取的數(shù)據(jù)。然后，寫入操作250涉及把由更改電路輸出的這些結(jié)果數(shù)據(jù)寫入到這些存儲器位置。現(xiàn)在轉(zhuǎn)向圖6，現(xiàn)在描述更改電路28的框圖示例。更改電路28被配置成處理一些定時管理，這些管理與把更改操作(例如加法運(yùn)算)的結(jié)果遞送回對于寫入脈沖或選通脈沖進(jìn)行了同步的存儲器陣列相關(guān)聯(lián)。在一種示例中，更改電路28包括更改電路控制器260、寄存器排(bank) 270、275和280、以及一排加法器285。寄存器排270被配置來儲存與待決(pending)的讀取-更改-寫入交互相關(guān)聯(lián)的地址，以及所要執(zhí)行的新交互(例如讀取操作、寫入操作等)的地址。例如，寄存器272(1)-272(K)被配置來儲存與待決并且尚未完成的這K個讀取-更改-寫入交互相關(guān)聯(lián)的地址，而寄存器274 (I)-274 (K)被配置來儲存新接收但還沒有執(zhí)行的一組交互的地址。寄存器排275包括寄存器276 (I)-276 (K)，它們被配置來儲存命令中接收到的運(yùn)算值，例如與所要更新的K個寄存器中的每一者相關(guān)聯(lián)的K個遞增值。寄存器排280包括寄存器282 (1)-282 (K)，它們被配置來儲存從存儲器陣列讀取的、要用寄存器排275中儲存的運(yùn)算值來更新的數(shù)據(jù)。這排加法器285包括加法器電路287 (I) -287 (K)，它們被配置來把寄存器276 (I) -276 (K)的數(shù)據(jù)分別加上寄存器282 (I)-282 (K)的數(shù)據(jù)以產(chǎn)生結(jié)果數(shù)據(jù)，在一種示例中，結(jié)果數(shù)據(jù)被寫入回寄存器282 (I)-282 (K)，此后被輸出到存儲器信號生成器電路24以寫入回存儲器陣列。圖6所示的這些寄存器和加法器可以用目前已知的或者此后開發(fā)的適于其功能的任何數(shù)字邏輯電路來實(shí)現(xiàn)。更改電路控制器260由針對圖6所示部件之間的數(shù)據(jù)流和控制操作的合適的數(shù)字邏輯電路來構(gòu)造。下文結(jié)合圖7和圖8來描述信號的定時圖，這些信號被生成來對流入和流出更改電路26的數(shù)據(jù)流進(jìn)行控制。更改電路28除了讀取-更改-寫入操作序列之外還執(zhí)行的一個附加功能是對訪問存儲器位置的新的交互請求進(jìn)行處理，這些存儲器位置與待決和未完成的讀取-更改-寫入操作相關(guān)聯(lián)。這樣，無論何時從主機(jī)設(shè)備12接收到命令并由命令緩沖器22轉(zhuǎn)換成一系列交互，與這些新的交互相關(guān)聯(lián)的存儲器位置的地址都儲存在寄存器274 (I)-274 (K)中。更改電路控制器260把寄存器274 (I)-274 (K)中儲存的這些新的交互的地址與寄存器272 (I) -272 (K)中儲存的待決讀取-更改-寫入操作的地址進(jìn)行比較。當(dāng)寄存器272 (I)-272 (K)中任一者的地址與寄存器274 (I)-274 (K)中任一者的地址匹配時，控制器260判定為這些新的交互需要被略微延遲，以允許待決的讀取-更改-寫入操作序列完成并把結(jié)果數(shù)據(jù)寫入回存儲器陣列。因此，這些新的交互(它們中的至少一項(xiàng)涉及對讀取-更改-寫入操作序列中也涉及到的存儲器位置進(jìn)行訪問)不會過早地訪問該存儲器位置(也可能是多個位置)并獲得非法或過時的數(shù)據(jù)。這在下述時候尤其有用:當(dāng)對于一個或多個存儲器位置接收了讀取命令，而涉及與該讀取命令中相同的存儲器位置中至少一個位置的讀取-更改-寫入操作仍然待決的時候。這對于寫入命令也成立:該寫入命令可能由存儲器設(shè)備接收，而涉及與該寫入命令中相同的存儲器位置中至少一個位置的讀取-更改-寫入操作仍然待決。這種操作特性實(shí)現(xiàn)了去往主機(jī)設(shè)備的前述“清潔”接口，使得主機(jī)設(shè)備完全獨(dú)立于(并且不了解)當(dāng)讀取-更改-寫入操作序列正被執(zhí)行的時候?qū)τ诙鄠€存儲器位置的潛在沖突?，F(xiàn)在轉(zhuǎn)向圖7和圖8，現(xiàn)在對更詳細(xì)地描述了更改電路28的操作的定時圖進(jìn)行說明。在結(jié)合圖7和圖8的說明中也參考了圖6。圖7圖示了讀取-更改-寫入操作序列期間在更改電路28的輸入和輸出階段期間的信號定時。在輸入階段，當(dāng)?shù)刂?0的第一實(shí)例發(fā)生時(如圖3所示)，在步驟292，從存儲器讀取數(shù)據(jù)并儲存在寄存器282 (I) -282 (K)中(在圖7中標(biāo)記為數(shù)據(jù)1)，在步驟294，來自主機(jī)設(shè)備命令的運(yùn)算數(shù)據(jù)(例如遞增數(shù)據(jù))值(在圖7中標(biāo)記為數(shù)據(jù)2)也被計(jì)時(clock)到寄存器276 (I)-276 (K)中。然后，更改電路28中的控制器260生成標(biāo)號296所示的更改脈沖；在更改脈沖296的下降沿，來自寄存器282 (I)-282 (K)的數(shù)據(jù)和來自寄存器276 (I)-276 (K)的數(shù)據(jù)被供應(yīng)到加法器287⑴-287⑷。來自寄存器282 (I)的數(shù)據(jù)由加法器287 (I)加到來自寄存器276 (I)的數(shù)據(jù)，來自寄存器282(2)的數(shù)據(jù)由加法器287(2)加到來自寄存器276 (2)的數(shù)據(jù)，等等?，F(xiàn)在說明輸出階段。當(dāng)?shù)刂?2的第二實(shí)例和寫入選通脈沖80發(fā)生時，結(jié)果數(shù)據(jù)(被儲存回寄存器282 (I)-282 (K)中)被計(jì)時出去，以寫入回存儲器陣列。圖7示出了輸入和輸出階段之間存在一個周期的延時，但這只是示例。輸入和輸出階段也可以發(fā)生在相同的時鐘周期中。圖8圖示了使用由標(biāo)號298所示的去/不去(Go/No_Go)控制信號來處理當(dāng)對于讀取-更改-寫入操作序列中當(dāng)前涉及的至少一個存儲器位置接收到輸入交互時的情形。當(dāng)更改電路控制器260把寄存器272 (I)-272 (K)的內(nèi)容與寄存器274 (I)-274 (K)進(jìn)行比較并且未發(fā)現(xiàn)匹配(表明新接收的交互中不存在與待決并且還沒完成的讀取-更改-寫入操作中的存儲器位置相重疊的存儲器位置)時，它生成關(guān)于去/不去信號298的脈沖(表明“去”)。另一方面，當(dāng)控制器260發(fā)現(xiàn)至少一個匹配時，它不生成關(guān)于信號298的脈沖，以把下述存儲器訪問延遲:改訪問是對與仍在進(jìn)行讀取-更改-寫入操作序列的存儲器位置相符的存儲器位置進(jìn)行的。
現(xiàn)在參考圖9。圖9圖示了存儲器設(shè)備10的應(yīng)用示例。基于eDRAM的存儲器ASIC中的板上的或者內(nèi)置的讀取-更改-寫入操作在網(wǎng)絡(luò)統(tǒng)計(jì)收集應(yīng)用(要求更高密度的片下儲存設(shè)備)中具有很大價值。因此，在這種應(yīng)用中，存儲器設(shè)備10和主機(jī)設(shè)備12是網(wǎng)絡(luò)分析儀設(shè)備300的一部分。網(wǎng)絡(luò)分析儀設(shè)備300與由標(biāo)號310所示的網(wǎng)絡(luò)介質(zhì)進(jìn)行接口，該網(wǎng)絡(luò)介質(zhì)可以是有線的網(wǎng)絡(luò)介質(zhì)、光學(xué)的或者無線的。網(wǎng)絡(luò)分析儀設(shè)備300被配置成基于在網(wǎng)絡(luò)介質(zhì)310上檢測到的流量和其他信號來執(zhí)行各種測量和統(tǒng)計(jì)收集。網(wǎng)絡(luò)分析儀設(shè)備300被配置來對存儲器設(shè)備10中儲存的計(jì)數(shù)器進(jìn)行更新。該計(jì)數(shù)器更新處理是由存儲器設(shè)備10執(zhí)行的，該設(shè)備使用本申請中描述的讀取-更改-寫入技術(shù)來降低主機(jī)設(shè)備12與存儲器設(shè)備10之間的輸入/輸出帶寬要求。存儲器設(shè)備10的其他應(yīng)用是在網(wǎng)絡(luò)路由器設(shè)備、交換機(jī)設(shè)備、網(wǎng)絡(luò)接口設(shè)備、網(wǎng)關(guān)設(shè)備、橋接設(shè)備和在有線或無線網(wǎng)絡(luò)中轉(zhuǎn)發(fā)和切換流量所直接或間接涉及到的任何其他裝備中。這樣，圖9圖示了一種組合或者系統(tǒng)(例如由設(shè)備300表示)，包括在與主機(jī)設(shè)備12分開的集成電路芯片上實(shí)現(xiàn)的存儲器設(shè)備10 (包括至少一個或多個存儲器陣列以及一個或多個控制電路，例如控制電路14(1)/14(2))。主機(jī)設(shè)備12發(fā)送對存儲器中的值進(jìn)行更新(例如把計(jì)數(shù)器遞增)的命令，使得分開的集成電路芯片中的存儲器設(shè)備10進(jìn)行更新而無需向主機(jī)設(shè)備12返回從存儲器讀取的任何數(shù)據(jù)以執(zhí)行更新?？偟膩碚f，提供了一種方法，包括:在存儲器設(shè)備處，接收對數(shù)據(jù)進(jìn)行更改的命令，所述數(shù)據(jù)儲存在所述存儲器設(shè)備的存儲器陣列中的存儲器位置處，所述命令包括用來對所述數(shù)據(jù)進(jìn)行更改的值；在所述存儲器設(shè)備中，從所述存儲器位置讀取數(shù)據(jù)；基于從所述命令獲得的值，由所述存儲器設(shè)備中的更改電路對從所述存儲器位置讀取的數(shù)據(jù)進(jìn)行更改，以產(chǎn)生結(jié)果數(shù)據(jù)；把由所述更改電路產(chǎn)生的結(jié)果數(shù)據(jù)寫入回所述存儲器位置。另外，還提供了一種設(shè)備，包括:存儲器陣列，包括被配置來儲存數(shù)據(jù)的多個存儲器單元；輸入/輸出接口電路，被配置來接收命令以訪問所述存儲器陣列中儲存的數(shù)據(jù)；控制電路，被配置成耦合到所述輸入/輸出接口電路，并被配置成從所述命令生成存儲器控制信號，這些存儲器控制信號要被供應(yīng)到所述存儲器陣列以從所述存儲器陣列讀取數(shù)據(jù)和向所述存儲器陣列寫入回?cái)?shù)據(jù)，所述控制電路包括更改電路，所述更改電路被配置成基于所述命令中包含的值來更改從所述存儲器陣列讀取的數(shù)據(jù)以產(chǎn)生結(jié)果數(shù)據(jù)并將所述結(jié)果數(shù)據(jù)寫入回所述存儲器陣列。此外，還提供了一種設(shè)備，包括:用于儲存的裝置，用于在多個存儲器單元中儲存數(shù)據(jù)；用于接收的裝置，用于接收對所述用于儲存的裝置中的數(shù)據(jù)進(jìn)行訪問的命令；控制裝置，用于從要向所述用于儲存的裝置供應(yīng)的命令生成存儲器控制信號以從所述用于儲存的裝置讀取數(shù)據(jù)和向所述用于儲存的裝置寫入回?cái)?shù)據(jù)，所述控制裝置包括用于更改的裝置，所述用于更改的裝置用于基于所述命令中包含的值來更改從所述用于儲存的裝置讀取的數(shù)據(jù)，以產(chǎn)生結(jié)果數(shù)據(jù)并把所述結(jié)果數(shù)據(jù)寫入回所述用于儲存的裝置。上述說明僅應(yīng)當(dāng)認(rèn)為是示例方式。
權(quán)利要求
1.一種方法，包括: 在存儲器設(shè)備處，接收對數(shù)據(jù)進(jìn)行更改的命令，所述數(shù)據(jù)儲存在所述存儲器設(shè)備的存儲器陣列中的存儲器位置處，所述命令包括用來對所述數(shù)據(jù)進(jìn)行更改的值； 在所述存儲器設(shè)備中，從所述存儲器位置讀取數(shù)據(jù)； 基于從所述命令獲得的值，由所述存儲器設(shè)備中的更改電路對從所述存儲器位置讀取的數(shù)據(jù)進(jìn)行更改，以產(chǎn)生結(jié)果數(shù)據(jù)；以及 把由所述更改電路產(chǎn)生的結(jié)果數(shù)據(jù)寫入回所述存儲器位置。
2.根據(jù)權(quán)利要求1所述的方法，其中，接收所述命令的步驟包括:接收被配置成用所述命令中包含的值來使所述存儲器設(shè)備把表示所述存儲器位置處儲存的數(shù)據(jù)的值遞增的命令，其中，所述命令中包含的值包括遞增值。
3.根據(jù)權(quán)利要求2所述的方法，還包括:把從所述存儲器位置讀取的數(shù)據(jù)與所述遞增值一起供應(yīng)給所述更改電路 ，其中，進(jìn)行所述更改的步驟包括:把所述遞增值加到由從所述存儲器位置讀取的數(shù)據(jù)所表示的值，從而用所述遞增值來遞增由所述存儲器位置處儲存的數(shù)據(jù)所表示的計(jì)數(shù)器。
4.根據(jù)權(quán)利要求1所述的方法，其中，進(jìn)行所述接收的步驟包括:與對多個存儲器位置中的每一者處儲存的數(shù)據(jù)進(jìn)行更改的命令同時地接收相應(yīng)的值，其中，進(jìn)行所述讀取的步驟包括:從所述存儲器陣列中的多個存儲器位置讀取數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的方法，其中，進(jìn)行所述供應(yīng)的步驟包括:把來自所述多個存儲器位置的數(shù)據(jù)與從所述命令獲得的相應(yīng)的值一起供應(yīng)給所述更改電路，其中，進(jìn)行所述更改的步驟包括:用所述命令中包含的相應(yīng)的值來更改來自所述多個存儲器位置的數(shù)據(jù)，以產(chǎn)生相應(yīng)的多個結(jié)果數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的方法，其中，進(jìn)行所述寫入的步驟包括由所述更改電路向所述多個存儲器位置的所述多個結(jié)果數(shù)據(jù)。
7.根據(jù)權(quán)利要求6所述的方法，其中，進(jìn)行所述更改的步驟包括:把從所述命令獲得的所述多個值中的一者加到來自所述多個存儲器位置中相應(yīng)一者的數(shù)據(jù)。
8.根據(jù)權(quán)利要求1所述的方法，還包括:把表示從所述命令獲得的值的數(shù)據(jù)儲存在緩沖器中，并在從所述存儲器位置讀取所述數(shù)據(jù)之后向所述更改電路供應(yīng)表示所述值的所述數(shù)據(jù)，進(jìn)行所述寫入的步驟包括:把所述結(jié)果數(shù)據(jù)供應(yīng)回相對于寫入信號進(jìn)行了同步的存儲器位置。
9.一種設(shè)備,包括: 存儲器陣列，包括被配置來儲存數(shù)據(jù)的多個存儲器單元； 輸入/輸出接口電路，被配置來接收命令以訪問所述存儲器陣列中儲存的數(shù)據(jù)；以及 控制電路，被配置成耦合到所述輸入/輸出接口電路，并被配置成從所述命令生成存儲器控制信號，這些存儲器控制信號要被供應(yīng)到所述存儲器陣列以從所述存儲器陣列讀取數(shù)據(jù)和向所述存儲器陣列寫入回?cái)?shù)據(jù)，所述控制電路包括更改電路，所述更改電路被配置成基于所述命令中包含的值來更改從所述存儲器陣列讀取的數(shù)據(jù)以產(chǎn)生結(jié)果數(shù)據(jù)并將所述結(jié)果數(shù)據(jù)寫入回所述存儲器陣列。
10.根據(jù)權(quán)利要求9所述的設(shè)備，其中，控制電路包括存儲器信號生成器電路和存儲器信號接收器電路，所述存儲器信號生成器電路被配置來生成要向所述存儲器陣列供應(yīng)的存儲器控制信號，所述存儲器信號接收器電路被配置來接收從所述存儲器陣列讀取的數(shù)據(jù)，所述存儲器控制信號包括讀取信號、寫入信號和地址。
11.根據(jù)權(quán)利要求10所述的設(shè)備，還包括緩沖器電路，所述緩沖器電路被配置來儲存表示從所述命令獲得的值的數(shù)據(jù)，其中，所述更改電路被配置來用表示所述值的所述數(shù)據(jù)更改從所述存儲器陣列讀取的數(shù)據(jù)以產(chǎn)生所述結(jié)果數(shù)據(jù)。
12.根據(jù)權(quán)利要求11所述的設(shè)備，其中，所述更改電路被配置來把從所述命令獲得的值加到由從所述存儲器陣列讀取的數(shù)據(jù)所表示的值，以產(chǎn)生所述結(jié)果數(shù)據(jù)。
13.根據(jù)權(quán)利要求11所述的設(shè)備，其中，所述緩沖器電路被配置成耦合到所述存儲器信號生成器電路和所述存儲器信號接收器電路，其中，所述存儲器信號接收器電路被配置來在由所述存儲器信號生成器電路生成的寫入信號發(fā)生之前以充分的時間向所述更改電路輸出從所述存儲器位置讀取的數(shù)據(jù)，使得所述更改電路能夠用表示所述緩沖器中儲存的值的數(shù)據(jù)來更改從所述存儲器位置讀取的數(shù)據(jù)并向所述存儲器信號生成器電路輸出所述結(jié)果數(shù)據(jù)以寫入回相對于所述寫入信號進(jìn)行了同步的存儲器位置。
14.根據(jù)權(quán)利要求9所述的設(shè)備，其中，所述存儲器陣列的存儲器位置中儲存的數(shù)據(jù)表示計(jì)數(shù)器的狀態(tài)，其中，所述更改電路被配置來把由所述存儲器位置中儲存的數(shù)據(jù)所表示的值遞增從所述命令獲得的值。
15.根據(jù)權(quán)利要求9所述的設(shè)備，其中，所述輸入/輸出接口電路被配置來對于進(jìn)入的命令和發(fā)出的響應(yīng)和/或數(shù)據(jù)執(zhí)行串行化/解串行操作。
16.根據(jù)權(quán)利要求9所述的設(shè)備與被配置來供應(yīng)所述命令的主機(jī)設(shè)備的組合，其中，所述存儲器陣列和控制電路在與所述主機(jī)設(shè)備分開的集成電路芯片中實(shí)現(xiàn)。
17.—種設(shè)備,包括: 用于儲存的裝置，用于在多個存儲器單元中儲存數(shù)據(jù)； 用于接收的裝置，用于接收對所述用于儲存的裝置中的數(shù)據(jù)進(jìn)行訪問的命令；以及 控制裝置，用于從要向所述用于儲存的裝置供應(yīng)的命令生成存儲器控制信號以從所述用于儲存的裝置讀取數(shù)據(jù)和向所述用于儲存的裝置寫入回?cái)?shù)據(jù)，所述控制裝置包括用于更改的裝置，所述用于更改的裝置用于基于所述命令中包含的值來更改從所述用于儲存的裝置讀取的數(shù)據(jù)，以產(chǎn)生結(jié)果數(shù)據(jù)并把所述結(jié)果數(shù)據(jù)寫入回所述用于儲存的裝置。
18.根據(jù)權(quán)利要求17所述的設(shè)備，其中，所述控制裝置包括用于緩沖的裝置，所述用于緩沖的裝置用于對表示從所述命令獲得的值的數(shù)據(jù)進(jìn)行緩沖，所述用于更改的裝置被配置來用表示所述值的所述數(shù)據(jù)對從所述存儲器陣列讀取的數(shù)據(jù)進(jìn)行更改以產(chǎn)生所述結(jié)果數(shù)據(jù)。
19.根據(jù)權(quán)利要求18所述的設(shè)備，所述控制裝置包括存儲器信號生成器電路和存儲器信號接收器電路，所述存儲器信號生成器電路被配置來生成要向所述用于儲存的裝置供應(yīng)的存儲器控制信號，所述存儲器信號接收器電路被配置來接收從所述存儲器陣列讀取的數(shù)據(jù)，所述存儲器控制信號包括讀取信號、寫入信號和地址。
20.根據(jù)權(quán)利要求19所述的設(shè)備，其中，所述用于緩沖的裝置被配置成耦合到所述存儲器信號生成器電路和所述存儲器信號接收器電路，其中，所述存儲器信號接收器電路被配置來在由所述存儲器信號生成器電路生成的寫入信號發(fā)生之前以充分的時間向所述更改電路輸出從所述存儲器位置讀取 的數(shù)據(jù)，使得所述更改電路能夠用表示所述緩沖器中儲存的值的數(shù)據(jù)來更改從所述存儲器位置讀取的數(shù)據(jù)并向所述存儲器信號生成器電路輸出所述結(jié)果數(shù)據(jù)以寫入回相對于所述寫入信號進(jìn)行了同步的存儲器位置。
21.根據(jù)權(quán)利要求17所述的設(shè)備，其中，所述用于更改的裝置包括下述電路:該電路被配置來把從所述命令獲得的值加到由從所述存儲器陣列讀取的數(shù)據(jù)所表示的值，以產(chǎn)生所述結(jié)果數(shù)據(jù)。
22.根據(jù)權(quán)利要求17所述的設(shè)備，其中，所述用于儲存的裝置的存儲器位置中儲存的數(shù)據(jù)表示計(jì)數(shù)器的狀態(tài)，其中，所述用于更改的裝置被配置來把由所述存儲器位置中儲存的數(shù)據(jù)所表示的值 遞增從所述命令獲得的值。
全文摘要
本發(fā)明提供了存儲器設(shè)備和有關(guān)技術(shù)來對存儲器設(shè)備中儲存的數(shù)據(jù)進(jìn)行更改而無需向外部設(shè)備發(fā)送改數(shù)據(jù)。在存儲器設(shè)備處接收對存儲器設(shè)備的存儲器陣列中的存儲器位置處儲存的數(shù)據(jù)進(jìn)行更改的命令。改命令包括要用來更改該數(shù)據(jù)的值。存儲器設(shè)備從存儲器位置讀取數(shù)據(jù)。從存儲器位置讀取的數(shù)據(jù)由存儲器設(shè)備中的更改電路基于從該命令獲得的值而更改以產(chǎn)生結(jié)果數(shù)據(jù)。由更改電路產(chǎn)生的結(jié)果數(shù)據(jù)被寫入回存儲器位置。由于存儲器設(shè)備不需要在片下向本申請中稱為主機(jī)設(shè)備的另一設(shè)備發(fā)送從存儲器陣列讀取的數(shù)據(jù)，大大減小了帶寬的輸入/輸出帶寬，允許有更小功率的存儲器設(shè)備操作和降低延時。
文檔編號G06F12/00GK103155041SQ201180049025
公開日2013年6月12日 申請日期2011年4月11日 優(yōu)先權(quán)日2010年10月11日
發(fā)明者莎達(dá)博·納扎, 麥納克·森, 溫·L·胡, 阿南達(dá)·沙赫 申請人:思科技術(shù)公司