專利名稱：多芯片存儲器件和控制該存儲器件的方法
技術(shù)領(lǐng)域：
本公開涉及半導(dǎo)體存儲器件，更具體地，涉及包括多個(gè)存儲器芯片的多芯片存儲器件和控制該存儲器件的方法。
背景技術(shù)：
隨著移動(dòng)設(shè)備技術(shù)發(fā)展，要求小型化的和重量輕的半導(dǎo)體產(chǎn)品。為此，更多的器件被集成在單個(gè)芯片面積上以增加功能和容量。而且，開發(fā)了用于把多個(gè)芯片集成到一個(gè)半導(dǎo)體芯片封裝中的技術(shù)。在封裝技術(shù)中，雙管芯封裝(Dual Die Package, DDP)是一種多芯片封裝技術(shù),并且是用于把具有相同結(jié)構(gòu)的兩個(gè)芯片安裝在一個(gè)封裝中的技術(shù)。由于這兩個(gè)芯片具有相同的接口，所以如果DDP的操作和單個(gè)芯片的相同則其是有益的。

發(fā)明內(nèi)容
示范性實(shí)施例提供了一種包括多個(gè)被封裝的相同存儲器芯片的多芯片存儲器件和控制該存儲器件的方法，所述多芯片存儲器件被外部存儲器控制器識別為單個(gè)存儲器芯片并作為單個(gè)存儲器芯片來控制。根據(jù)示范性實(shí)施例的方面，提供了一種多芯片存儲器件，其包括第一存儲器芯片；以及第二存儲器芯片，其與第一存儲器芯片共享輸入/輸出信號線，其中，第一存儲器芯片和第二存儲器芯片中的每一個(gè)通過參考命令歷史確定是否執(zhí)行沒有附帶地址的命令。沒有附帶地址的(unaccompanied by an address)命令可以是狀態(tài)讀取命令。第一存儲器芯片和第二存儲器芯片中的一個(gè)可以響應(yīng)于狀態(tài)讀取命令通過輸出驅(qū)動(dòng)器輸出當(dāng)前執(zhí)行的操作的狀態(tài)。第一存儲器芯片和第二存儲器芯片中沒有輸出當(dāng)前執(zhí)行的操作的狀態(tài)的一個(gè)可以將輸出驅(qū)動(dòng)器的輸出端子保持在高阻(Hi-Z)狀態(tài)。第一存儲器芯片和第二存儲器芯片中的每一個(gè)還可以包括芯片選擇器，其通過參考芯片地址檢測是否選擇芯片；命令跟蹤器，其順序地存儲輸入的命令和被選擇芯片的狀態(tài)數(shù)據(jù)；以及，輸出使能控制器，其參考狀態(tài)讀取命令和狀態(tài)數(shù)據(jù)控制輸出驅(qū)動(dòng)器輸出狀態(tài)數(shù)據(jù)。沒有附帶地址的命令可以包括掛起命令或恢復(fù)命令。第一存儲器芯片和第二存儲器芯片中的每一個(gè)可以存儲連續(xù)輸入的命令和命令的輸入順序信息。當(dāng)掛起命令或恢復(fù)命令被輸入時(shí)，第一存儲器芯片和第二存儲器芯片中的每一個(gè)可以通過參考命令的輸入順序信息確定掛起操作或恢復(fù)操作。當(dāng)掛起命令被輸入時(shí)，第一存儲器芯片和第二存儲器芯片中最近選擇的一個(gè)芯片掛起正被執(zhí)行的操作。當(dāng)恢復(fù)命令被輸入時(shí)，可以首先恢復(fù)最近操作通過掛起命令掛起的存儲器芯片的被掛起的操作。第一存儲器芯片和第二存儲器芯片中的每一個(gè)可以包括芯片選擇器，其參考芯片地址檢測是否選擇芯片；以及，命令跟蹤器，其存儲對應(yīng)于第一存儲器芯片和第二存儲器芯片中的每一個(gè)的命令的歷史信息和命令的輸入順序信息，其中，命令跟蹤器通過參考?xì)v史息和輸入順序息來確定執(zhí)行掛起命令還是恢復(fù)命令。命令跟蹤器可以將最近通過芯片地址選擇的一個(gè)存儲器芯片的操作設(shè)置成要響應(yīng)于掛起命令被首先掛起。命令跟蹤器可以響應(yīng)于恢復(fù)命令將最近通過芯片地址選擇的一個(gè)存儲器芯片的操作設(shè)置成將首先被恢復(fù)。根據(jù)另一不范性實(shí)施例的方面，提供了一種輸出包括共享輸入/輸出信號線的多個(gè)存儲器芯片的多芯片存儲器件的狀態(tài)信號的方法，包括存儲從外部提供的命令和地址； 參考命令和地址，存儲被選擇的芯片的驅(qū)動(dòng)狀態(tài)；從外部接收狀態(tài)讀取命令；以及，輸出被選擇芯片的驅(qū)動(dòng)狀態(tài)信號，并把未被選擇的存儲器芯片的輸出端子設(shè)置在高阻(Hi-Z)狀態(tài)。 狀態(tài)讀取命令可以輸出沒有附帶芯片地址的狀態(tài)信號。根據(jù)另一示范性實(shí)施例的方面，提供了一種在包括共享輸入/輸出信號線的多個(gè)存儲器芯片的多芯片存儲器件中執(zhí)行命令的方法，包括存儲用于多芯片中的每一個(gè)的命令和命令的輸入順序信息；接收掛起命令或恢復(fù)命令；以及，當(dāng)通過參考存儲的命令和輸入序列信息執(zhí)行掛起操作或恢復(fù)操作時(shí)，首先掛起或恢復(fù)最近從多個(gè)存儲器芯片中選擇的一個(gè)存儲器芯片的操作。當(dāng)掛起命令或恢復(fù)命令被輸入時(shí)，可以不提供芯片地址。首先掛起或恢復(fù)的操作可以包括響應(yīng)于掛起命令首先掛起最近通過芯片地址選擇的一個(gè)存儲器芯片的操作。首先掛起或恢復(fù)的操作可以包括響應(yīng)于恢復(fù)命令首先恢復(fù)最近通過芯片地址選擇的一個(gè)存儲器芯片的操作。根據(jù)另一示范性實(shí)施例的方面，提供了一種多芯片存儲器件，包括第一存儲器芯片；以及，第二存儲器芯片，與第一存儲器芯片共享輸入/輸出信號線，其中，當(dāng)從多芯片存儲器件外部的外部設(shè)備輸入的地址和存儲器單元陣列中的特定地址匹配時(shí)，第一存儲器芯片和第二存儲器芯片中的每一個(gè)訪問緩沖存儲器而不訪問存儲器單元陣列。第一存儲器芯片和第二存儲器芯片中的每一個(gè)還可以包括疊加窗口使能模式選擇器，其根據(jù)來自外部設(shè)備的地址與特定地址是否匹配來確定是否進(jìn)入疊加窗口使能模式。在疊加窗口使能模式期間，輸入地址被同時(shí)存儲在第一存儲器芯片和第二存儲器芯片中。


附圖被包括以提供進(jìn)一步的理解，并且附圖被結(jié)合在本說明書中并構(gòu)成本說明書的一部分。附圖示出了示范性實(shí)施例，并且與描述一起，用來解釋本發(fā)明概念的原理。在附圖中圖I是示出根據(jù)示范性實(shí)施例的存儲器系統(tǒng)的框圖；圖2是根據(jù)示范性實(shí)施例的多芯片存儲器件的框圖；圖3是示出根據(jù)示范性實(shí)施例的操作多芯片存儲器件200的方法的流程圖；圖4是示出根據(jù)示范性實(shí)施例的多芯片存儲器件的框圖；圖5是示出圖4的多芯片存儲器件的輸出驅(qū)動(dòng)器的電路圖；圖6是示出根據(jù)示范性實(shí)施例的多芯片存儲器件的操作的定時(shí)圖；圖7是示出根據(jù)另一示范性實(shí)施例的多芯片存儲器件的命令堆棧操作的流程圖；圖8是示出圖2的多芯片存儲器件的CMD跟蹤器的框圖；圖9是示出在單芯片情況下編程PGM和擦除ERS操作的狀態(tài)圖；圖10是示出根據(jù)示范性實(shí)施例的多芯片存儲器件中編程PGM和擦除ERS操作的狀態(tài)圖；圖11是根據(jù)另一示范性實(shí)施例的多芯片存儲器件的定時(shí)圖；圖12是示出圖2的多芯片存儲器件中的存儲器單元陣列和疊加窗口寄存器的框圖；圖13是示出根據(jù)另一示范性實(shí)施例的多芯片存儲器件的操作的流程圖；圖14是示出圖2的多芯片存儲器件的OWEN模式選擇器的配置的框圖；圖15是示出圖14的OWEN模式選擇器的OWBA比較器的邏輯圖；以及圖16是示出根據(jù)示范性實(shí)施例的包括半導(dǎo)體存儲器的信息處理系統(tǒng)的框圖。
具體實(shí)施例方式應(yīng)該理解，前述一般性說明和下面的詳細(xì)描述是示范性的。在示范性實(shí)施例中詳細(xì)指示了參考數(shù)字，并且它們的例子被表示在參考附圖中。在每種可能的情況下，在描述和附圖中，相同的參考數(shù)字用于指示相同或者類似的元素。相同的參考數(shù)字通篇指示相同的元素。本發(fā)明概念可通過其它示范性實(shí)施例來具體實(shí)施或者應(yīng)用。此外，詳細(xì)描述可以根據(jù)不同的觀點(diǎn)和應(yīng)用而修正或者修改，并且這些觀點(diǎn)和應(yīng)用在本發(fā)明概念的范圍、技術(shù)理念和其它目的以內(nèi)。下面將參考附圖更詳細(xì)地描述示范性實(shí)施例。圖I是示出根據(jù)示范性實(shí)施例的存儲器系統(tǒng)的框圖。存儲器系統(tǒng)包括存儲器控制器100和多芯片存儲器件200。存儲器控制器100把用于編程和讀取操作的命令和地址傳送到多芯片存儲器件 200。存儲器控制器100可以執(zhí)行一般的控制操作以響應(yīng)于來自主機(jī)的請求來訪問多芯片存儲器件200。多芯片存儲器件200包括第一芯片(MCl) 220和第二芯片(MC2) 240。第一芯片220 和第二芯片240可以包括具有相同結(jié)構(gòu)的管芯(die)。即，第一芯片220的管芯可以具有和第二芯片240的管芯相同的結(jié)構(gòu)。對應(yīng)于第一芯片220和第二芯片240的管芯中的每一個(gè)，從存儲器控制器100接收相同的命令和地址。多芯片存儲器件200實(shí)際包括多個(gè)存儲器芯片，例如，第一芯片220和第二芯片240，但是多芯片存儲器件200被外部設(shè)備或者控制器識別為單個(gè)芯片并作為單個(gè)芯片來控制。從存儲器控制器110提供的地址ADDR可以包括至少一個(gè)用于將第一芯片220與第二芯片240區(qū)別的地址位。例如，如果訪問512Mb存儲器芯片的地址是19位，則封裝了兩個(gè)512MB存儲器芯片的雙管芯封裝(Dual Die Package, DDP)的地址可以是20位，包括至少一個(gè)添加的位。即，包括一個(gè)管芯的IGb存儲器芯片的地址可以是20位。因此，在DDP外部的存儲器控制器100未能認(rèn)識到多芯片存儲器件200 具有兩個(gè)512M芯片，而是將該多芯片存儲器件200識別為一個(gè)IGb芯片并作為一個(gè)IGb芯片來控制。為了把多個(gè)相同的存儲器芯片識別為單個(gè)芯片并作為單個(gè)芯片來控制，多芯片存儲器件200可以以和單芯片相同的方法響應(yīng)于外部命令或者控制。為了使多芯片存儲器件 200以和單芯片相同的方式來響應(yīng)，如果兩個(gè)芯片對無地址的命令或者控制的響應(yīng)被清晰地限定，以使得例如多芯片存儲器件200中的第一芯片220和第二芯片240中的每一個(gè)響應(yīng)于輪詢(polling)命令或者掛起-恢復(fù)(suspend-resume)命令而相互不競爭則是有益的。圖2是根據(jù)示范性實(shí)施例的多芯片存儲器件的框圖。多芯片存儲器件200包括具有相同結(jié)構(gòu)的第一芯片220和第二芯片240。第一芯片220包括疊加窗口寄存器221、寫入驅(qū)動(dòng)器222、編程控制(PGM CTRL) 233、存儲器單元陣列223、讀出放大器(或S/A)224、 輸出數(shù)據(jù)緩沖器225、I/O 226、OEN控制(OEN CTRL) 227、命令(CMD)跟蹤器228、芯片地址 (ADDR)選擇232、命令解碼器(CMD DEC) 230、OWEN模式選擇器231、以及解碼器和鎖存器 229。類似地，第二芯片240包括疊加窗口寄存器241、寫入驅(qū)動(dòng)器242、編程控制253、存儲器單元陣列243、讀出放大器(或S/A) 244、輸出數(shù)據(jù)緩沖器245、I/O 246、OEN控制247、命令跟蹤器248、芯片地址選擇252、命令解碼器250、0WEN模式選擇器251、以及解碼器和鎖存器249。第一芯片220和第二芯片240的配置和功能可以基本相同。因此，為了描述方便， 將只描述第一芯片220的配置和功能。存儲器單元陣列223包括多個(gè)位線(BLi，其中i是O或者自然數(shù))、多個(gè)字線(WLj， 其中j是O或者自然數(shù))，以及連接到位線BLi和字線WLj的多個(gè)存儲器單元。存儲器單元可以是快閃存儲器和電阻存儲器單元，如相變隨機(jī)訪問存儲器(Phase-change Random Access Memory,PRAM)和電阻隨機(jī)訪問存儲器(Resistive Random Access Memory, RRAM), 其中，編程操作比讀取操作花費(fèi)更長的時(shí)間。存儲器單元陣列可以被劃分為多個(gè)分區(qū) (partitions),并且分區(qū)可以包括多個(gè)片(tiles)。寫入驅(qū)動(dòng)器222可以響應(yīng)于編程控制233的控制信號把數(shù)據(jù)寫入存儲器單元中。 寫入驅(qū)動(dòng)器222可以通過1/0 226把暫時(shí)存儲在寫入緩沖器中的要寫入的數(shù)據(jù)寫入存儲器單元陣列223中，寫入緩沖器例如疊加窗口寄存器221。讀出放大器224執(zhí)行存儲在存儲器單元陣列223中的數(shù)據(jù)的驗(yàn)證讀取或者讀取操作。驗(yàn)證讀取操作表示用于確定數(shù)據(jù)的編程操作是否成功的讀取操作。當(dāng)?shù)湫偷淖x取命令被輸入時(shí)，則讀出放大器224讀出(senses)存儲在被選擇的存儲器單元中的數(shù)據(jù)，并將該數(shù)據(jù)作為二進(jìn)制數(shù)據(jù)輸出。當(dāng)命令和地址被從多芯片存儲器件200外部的設(shè)備輸入時(shí)，芯片地址選擇232檢測芯片地址位是相同的。芯片地址選擇232從輸入地址參考用于選擇芯片的位值，并激活對應(yīng)芯片的操作。以相同方式，第二芯片240中的芯片地址選擇252從輸入地址參考用于選擇芯片的位值，并確定是否激活第二芯片240。芯片地址選擇232和芯片地址選擇252確定第一芯片220和第二芯片240中的哪一個(gè)工作。例如，如果在DDP中使用最高位(MSB) 區(qū)分第一芯片220和第二芯片240，則當(dāng)MSB值是‘0’時(shí)可以選擇第一芯片220，并且當(dāng)MSB 值是‘I’時(shí)可以選擇第二芯片240。命令解碼器230解碼從存儲器控制器100輸入的命令。此外，命令解碼器230包括OWEN模式選擇231。OffEN模式選擇231根據(jù)輸入地址確定是訪問疊加窗口寄存器221 還是存儲器單元陣列223。解碼器和鎖存器229包括列地址解碼器和行地址解碼器。列地址解碼器可以從多個(gè)位線BLi選擇至少一個(gè)位線，并且行地址解碼器可以從多個(gè)字線WLi選擇至少一個(gè)字線。命令跟蹤器228存儲第一芯片220和第二芯片240的每個(gè)操作狀態(tài)。例如，當(dāng)具有邏輯值‘0’的芯片地址和讀取命令被施加于第一芯片220時(shí)，命令跟蹤器228可以存儲指示第一芯片220執(zhí)行讀取操作的狀態(tài)。除了第一芯片220以外，命令跟蹤器228還可以存儲輸入第二芯片240的命令。因此，除了輸入到第一芯片220的命令以外，第一芯片220中的命令跟蹤器228還存儲輸入到第二芯片240的命令和它們的次序信息。命令跟蹤器228 的功能被與第二芯片240中的命令跟蹤器248的功能類似地執(zhí)行。OEN控制237響應(yīng)于從命令解碼器230和命令跟蹤器228提供的控制信號控制I/ O。將參考圖4更詳細(xì)地描述OEN控制器227的操作。I/O 226可以輸出存儲在輸出數(shù)據(jù)緩沖器225中的數(shù)據(jù)，或者，可以把輸入的用于編程的數(shù)據(jù)傳送到疊加窗口寄存器221。此外，I/O 226包括稍后描述的輸出驅(qū)動(dòng)器，因此當(dāng)數(shù)據(jù)被從一個(gè)芯片輸出時(shí)可以防止另一芯片的數(shù)據(jù)輸出。關(guān)于多芯片存儲器件200，盡管從多芯片存儲器件200外部的設(shè)備，多芯片被識別為一個(gè)存儲器芯片或作為一個(gè)存儲器芯片控制，多芯片中的每一個(gè)均可以相互不干擾地做出響應(yīng)。圖3到圖6分別是用于示出根據(jù)示范性實(shí)施例的多芯片存儲器件的輪詢操作的流程圖、框圖和定時(shí)圖。在例如快閃存儲器、PRAM和RRAM的非易失存儲器件中，編程操作典型地比讀取操作花費(fèi)更長的時(shí)間。在讀取操作和編程操作之間具有較大帶寬差別的存儲器件的情況下，提供了基于握手(handshake-based)的接口以增加信道效率。為此，存儲器控制器在把操作執(zhí)行命令提供給存儲器件之后，檢查用于確認(rèn)操作完成的設(shè)備讀取位(Device Read Bit，DRB)。諸如DRB檢查的狀態(tài)讀取命令典型地不包括地址。因此，在多芯片存儲器件200的情況下，接收相同命令的芯片中的哪個(gè)芯片輸出DRB信號變成了問題。根據(jù)示范性實(shí)施例，關(guān)于狀態(tài)讀取操作，公開了允許多芯片相互不干擾地做出響應(yīng)的裝置和方法。圖3是示出根據(jù)示范性實(shí)施例的操作多芯片存儲器件200的方法的流程圖。參考圖2和圖3，將描述在例如輪詢命令的讀取操作期間多芯片中的每一個(gè)的操作過程。在操作SllO中，多芯片存儲器件200從存儲器控制器100接收命令和芯片地址。 在操作S120中，多芯片存儲器件200把對應(yīng)于接收的命令和芯片地址的芯片的狀態(tài)存儲在命令跟蹤器228和248的每一個(gè)中。在操作S130中，輪詢命令的狀態(tài)被檢測。即，在操作 130中檢查到用于確認(rèn)多芯片存儲器件200的操作狀態(tài)的輪詢命令周期性地返回。然后，確認(rèn)是否執(zhí)行了輪詢操作。如果輪詢命令被輸入，則過程移動(dòng)到操作S150，
9用于參考先前存儲的命令和芯片地址輸出狀態(tài)。即，根據(jù)存儲的按芯片地址選擇的芯片的狀態(tài)激活多芯片封裝的DRB。相反，在操作S140中，如果沒有輪詢命令被輸入，則操作返回到用于檢測輪詢命令輸入的操作S130。在操作S150中，當(dāng)前被激活的芯片的狀態(tài)通過先前輸入的命令作為DRB信號輸出到外部設(shè)備。即，只有被芯片地址選擇的芯片才把先前輸入命令的操作是否被執(zhí)行的結(jié)果傳送到外部設(shè)備。但是，在操作S150中，未被芯片地址選擇的芯片可以把輸出驅(qū)動(dòng)器的輸出節(jié)點(diǎn)保持在高阻(Hi-Z)狀態(tài)。根據(jù)上面方法的狀態(tài)命令輸出，即使多芯片包括至少兩個(gè)芯片，該多芯片也可以無干擾地對狀態(tài)讀取命令做出響應(yīng)。圖4是示出根據(jù)示范性實(shí)施例的多芯片存儲器件200的框圖。具體來說，圖4示出了圖2的部件中和輪詢操作以及命令跟蹤相關(guān)的部件和其依照的信號線。第一芯片220 的每一功能塊以及第二芯片240的每一對應(yīng)功能塊可以執(zhí)行相同的功能。因此，將只描述第一芯片220的功能塊。芯片地址選擇232包括比較器232a和只讀存儲器(ROM) 232b。R0M232b存儲代表第一芯片220的地址的地址位。例如，當(dāng)使用MSB把第一芯片220和第二芯片240彼此區(qū)分時(shí)，第一芯片220可以把‘0’作為MSB值存儲在ROM 232b中，并且第二芯片240可以把 ‘I’作為MSB值存儲在R0M252b中。比較器232a把存儲在ROM 232b中的地址位值與來自存儲器控制器100的芯片地址值進(jìn)行比較，然后確認(rèn)這兩個(gè)值是否相同。然后，比較結(jié)果被傳遞到命令解碼器230和命令跟蹤器228。例如，如果芯片地址是‘0’，第一芯片220可以被激活，并且，如果芯片地址是‘I’，則第二芯片240可以被激活。命令解碼器230把從存儲器控制器100輸入的命令解碼，然后把被解碼的命令傳送到命令跟蹤器228和OEN控制227。此外，當(dāng)接收到輪詢命令時(shí)，把信號傳送到OEN控制 227。命令跟蹤器228從芯片地址選擇232接收激活的芯片信息，并從命令解碼器230 接收命令。然后，命令跟蹤器228存儲第一芯片220的狀態(tài)。然后，命令跟蹤器228把DRB 使能信號DRBENJ)傳送到OEN控制227和輸出驅(qū)動(dòng)器226a。OEN控制227從命令解碼器230接收輪詢信號和DRB使能信號DRBEN_0，并把輸出使能信號0ΕΝ_0傳送到輸出驅(qū)動(dòng)器226a。輸出驅(qū)動(dòng)器226a接收輸出使能信號0ΕΝ_0和DRB使能信號DRBEN_0，然后把DRB_0 向外部傳送到多芯片封裝。如果輸出使能信號0ΕΝ_0處于非活動(dòng)(inactive)狀態(tài)，則輸出驅(qū)動(dòng)器226a把輸出節(jié)點(diǎn)保持在高阻(Hi-Z)狀態(tài)。然后，輸出驅(qū)動(dòng)器226a把輸出節(jié)點(diǎn)保持在高阻(Hi-Z)狀態(tài)，即使DRB使能信號DRBENJ)處于非活動(dòng)狀態(tài)。與輸出驅(qū)動(dòng)器226a的操作相同地控制輸出驅(qū)動(dòng)器246a的操作。圖5是示出輸出驅(qū)動(dòng)器226a的詳細(xì)例子的電路圖，輸出驅(qū)動(dòng)器226a是圖4的多芯片存儲器件的部件。參考圖5，包括三態(tài)緩沖器的輸出驅(qū)動(dòng)器226a根據(jù)DRB使能信號 DRBENJ)和輸出使能信號0ΕΝ_0來確定是否輸出DRB信號DRB_0。為此，輸出驅(qū)動(dòng)器226a 可以包括用于DRB使能信號DRBENJ)和輸出使能信號0ΕΝ_0的AND運(yùn)算的門G1。根據(jù)DRB 使能信號DRBENJ)和輸出使能信號0ΕΝ_0的AND運(yùn)算控制三態(tài)緩沖器。
根據(jù)這個(gè)配置，只有當(dāng)?shù)谝恍酒?20執(zhí)行輸入命令時(shí)，DRB信號DRB_0才可以被向外部傳送到多芯片器件200。在另一方面，當(dāng)DRB使能信號DRBENJ)和輸出使能信號0ΕΝ_0 的任何一個(gè)處于非活動(dòng)狀態(tài)時(shí)，輸出驅(qū)動(dòng)器226a可以把輸出端子保持在高阻(Hi-Z)狀態(tài)。圖6是示出根據(jù)示范性實(shí)施例的多芯片存儲器件的操作的定時(shí)圖。參考圖4和圖 6，當(dāng)具有值‘0’的芯片地址和擦除命令ERS被從存儲器控制器100傳送時(shí)，第一芯片220被激活。因此，信號ERS_0被升高到邏輯‘高’電平，并且第二芯片240的信號ERS_1被保持在邏輯‘低’電平。第一芯片220執(zhí)行數(shù)據(jù)的擦除操作并把狀態(tài)存儲在命令跟蹤器228中。 命令跟蹤器228把具有邏輯‘高’電平的DRB使能信號DRBENJ)傳送到OEN控制227和輸出驅(qū)動(dòng)器226a。此刻，第二芯片240的命令跟蹤器248把具有邏輯‘低’電平的DRB使能信號DRBEN_1傳送到OEN控制247和輸出驅(qū)動(dòng)器246a。以后，當(dāng)輪詢命令被輸入到第一芯片220和第二芯片240中的每一個(gè)時(shí),第一芯片 220的OEN控制227產(chǎn)生具有邏輯‘高’電平的輸出使能信號0ΕΝ_0。第二芯片240的輸出使能信號0EN_1被保持在邏輯‘低’電平。即，在第二芯片240中產(chǎn)生的DRB信號DRB_1變成非活動(dòng)，并且第一芯片220的輸出驅(qū)動(dòng)器226a中的DRB信號DRB_0被向外部傳送到多芯片存儲器件200。圖7到圖11是根據(jù)另一示范性實(shí)施例的示圖。在讀取和編程操作之間具有帶寬差別的存儲器件中，使用掛起-恢復(fù)命令序列。為了執(zhí)行在當(dāng)前工作的存儲器件中突然出現(xiàn)的緊急操作，使用掛起-恢復(fù)命令序列。在針對擦除操作ERS需要長執(zhí)行時(shí)間的存儲器的情況下，掛起SUS命令被輸入以停止進(jìn)行中的擦除操作ERS并執(zhí)行另一操作。但是，當(dāng)掛起-恢復(fù)操作被連續(xù)地重復(fù)時(shí)，使用命令堆棧操作來提供輸入命令的順序執(zhí)行。典型地，掛起SUS和恢復(fù)RSM命令沒有附帶地址。在單個(gè)芯片的情況下，只有掛起 SUS或者恢復(fù)RSM命令，命令堆棧操作是可能的，但是在包括多個(gè)芯片的多芯片存儲器件的情況下，由于不清楚哪個(gè)芯片的哪個(gè)操作被掛起或恢復(fù)，所以提供其辨析方法(clarifying method)是有益的。根據(jù)另一示范性實(shí)施例，即使在多芯片存儲器件中重復(fù)輸入掛起-恢復(fù)命令，每個(gè)多芯片也可以不混亂地執(zhí)行指定的操作。將參考圖7到圖11更詳細(xì)地描述用于這個(gè)操作的方法和裝置。圖7是示出根據(jù)另一示范性實(shí)施例的多芯片存儲器件的命令堆棧操作的流程圖。 參考圖7，參考來自外部設(shè)備的命令和芯片地址，在掛起-恢復(fù)操作期間，圖2的多芯片存儲器件200可以作為一個(gè)芯片操作來做出響應(yīng)。這將在下面更詳細(xì)地描述。在操作S210中，圖2的多芯片存儲器件200從圖2的外部存儲器控制器100接收芯片地址和命令。在操作S220中，命令跟蹤器228存儲每個(gè)存儲器芯片220和240接收的命令及其每一個(gè)輸入順序。然后，在操作S230中檢測掛起操作或恢復(fù)操作命令是否被輸入。如果掛起操作或恢復(fù)操作命令未被輸入，則過程返回操作S220，用于連續(xù)地存儲輸入的命令及其相互的輸入順序。相反，如果掛起操作或恢復(fù)操作命令被輸入，則在操作S240中，參考存儲在命令跟蹤器228中的命令輸入順序執(zhí)行掛起操作或恢復(fù)操作。在操作S240中，相應(yīng)的第一和第二存儲器芯片220和240中的命令跟蹤器228和 248參考關(guān)于所有先前輸入命令的歷史執(zhí)行掛起操作或恢復(fù)操作。例如，當(dāng)?shù)谝恍酒?20在編程操作期間接收到掛起命令時(shí)，第一芯片220的編程操作被掛起。此外，當(dāng)?shù)谝恍酒?20接收到擦除命令和掛起命令，然后第二芯片240接收到編程命令和掛起命令時(shí)，命令跟蹤器228和248存儲一般命令的輸入歷史。然后，當(dāng)恢復(fù)命令被輸入時(shí)，則第二芯片240的編程操作被恢復(fù)。當(dāng)恢復(fù)命令被再次輸入時(shí)，則第一芯片220的被掛起的擦除操作被恢復(fù)。S卩，關(guān)于DDP，當(dāng)掛起-恢復(fù)操作的命令被輸入時(shí)，芯片地址沒有被一起輸入。因此，為了準(zhǔn)確地執(zhí)行掛起-恢復(fù)命令，參考了存儲在命令跟蹤器228和248中的命令的歷史。圖8是示出圖2的命令跟蹤器228的例子的框圖。命令跟蹤器228包括第一芯片 220的狀態(tài)寄存器311、第二芯片240的狀態(tài)寄存器312，以及命令順序寄存器313。第一芯片220的狀態(tài)寄存器311存儲第一芯片220的操作狀態(tài)。例如，當(dāng)?shù)谝恍酒?20執(zhí)行擦除操作時(shí)，擦除ERS操作狀態(tài)被存儲。第二芯片240的狀態(tài)寄存器312存儲第二芯片240的操作狀態(tài)。例如，當(dāng)在第二芯片240中執(zhí)行編程操作時(shí)，編程PGM操作狀態(tài)被存儲。命令順序寄存器313順序地存儲在每個(gè)芯片中輸入的命令。例如，當(dāng)在執(zhí)行期間，在第一芯片220 中掛起擦除操作，然后在第二芯片240中掛起編程操作，然后恢復(fù)命令被連續(xù)輸入時(shí)，命令順序寄存器 313 可以存儲“ERS
-SUS-PGM[1]-SUS-RSM-RSM”。命令跟蹤器228參考存儲在狀態(tài)寄存器311、狀態(tài)寄存器312和命令順序寄存器 313中的命令歷史確定是否執(zhí)行無地址的命令。圖9是示出在單芯片情況下編程PGM和擦除ERS操作的例子的狀態(tài)圖。由于存儲器控制器100可以把多芯片存儲器件200設(shè)置為單個(gè)芯片，并且可以傳送命令，所以狀態(tài)圖 500示出了當(dāng)使用存儲器控制器100時(shí)的狀態(tài)?？臻e(IDLE) 510中的存儲器件從存儲器控制器100接收到編程信號PGM或者擦除信號ERS并執(zhí)行它。例如，存儲器件在接收到編程信號pgm后在PGM 520中執(zhí)行編程操作， 并在接收到掛起信號SUS后,在PGMSUS 530中編程操作被編程掛起(program suspended)。 然后，在接收到恢復(fù)信號rsm后，在PGM 520中狀態(tài)返回編程操作。當(dāng)編程操作PGM完成時(shí)， 則存儲器件把信號done (完成)傳送到存儲器控制器。作為另一個(gè)例子，在接收到擦除信號ers后，在ERS 540中執(zhí)行擦除操作，并且在接收到掛起信號SUS后，在ERSSUS 550中擦除操作被擦除掛起(erase suspended)。然后， 在再次接收到恢復(fù)信號rsm后，在PGM 540中狀態(tài)返回到擦除操作。但是，當(dāng)在ERSSUS 550 中接收到編程信號Pgm時(shí)，在PGM ERSSUS 560中，編程操作被在擦除掛起狀態(tài)中執(zhí)行。當(dāng)在上面的狀態(tài)中再次接收到掛起信號sus時(shí)，則在PGMSUS ERSSUS 570中掛起擦除操作和編程操作。在這種情況下，當(dāng)恢復(fù)信號rsm被輸入時(shí)，則在PGM ERSSUS560中首先恢復(fù)最近被掛起的寫入操作。圖10是示出根據(jù)示范性實(shí)施例的在多芯片存儲器件中的編程PGM和擦除ERS操作的例子的狀態(tài)圖。當(dāng)在包括兩個(gè)芯片的DDP中執(zhí)行編程或擦除操作時(shí)，這兩個(gè)芯片中只有一個(gè)執(zhí)行操作。但是，由于從外部設(shè)備的視點(diǎn)，這兩個(gè)芯片的操作被識別為單個(gè)芯片的操作，所以假設(shè)空閑芯片執(zhí)行偽操作。例如，當(dāng)接收到編程信號pgm和芯片地址‘I’信號(pgm mtch = I)時(shí),在空閑610 中的多芯片存儲器件200在PGM 630中在第二芯片240上執(zhí)行編程操作。由于存儲器控制器100把多芯片存儲器件200設(shè)置為單個(gè)芯片，因此盡管第一芯片220不工作，其可以處于 pPGM 620中。當(dāng)在PGM 630中掛起信號sus被輸入時(shí)，第二芯片在PGMSUS 631中掛起編程
12操作，然后，在再次接收到恢復(fù)信號rsm后返回到PGM 630。當(dāng)編程操作PGM完成時(shí)，則存儲器件200把操作完成信號done傳送到存儲器控制器100。作為另一個(gè)例子，當(dāng)接收到擦除信號ers和芯片地址‘0’信號(mtch = O)時(shí)，在 ERS 640中，存儲器件200在第一芯片220中執(zhí)行擦除操作。第二芯片240不處于工作狀態(tài)，但是假設(shè)第二芯片240在pERS 650中執(zhí)行偽擦除操作。當(dāng)掛起信號sus被再次輸入到存儲器件時(shí)，在ERSSUS 641中掛起第一芯片220的擦除操作。然后，當(dāng)再次輸入恢復(fù)信號 rsm時(shí)，狀態(tài)返回到ERS 640。但是，當(dāng)在ERSSUS 641中輸入編程信號pgm和芯片地址‘I’ 信號(mtch = I)時(shí)，第二芯片240在PGM ERSSUS 644中執(zhí)行編程操作。當(dāng)在上面的狀態(tài)中輸入掛起信號sus時(shí)，在PGMSUS ERSSUS 645中第一芯片220的擦除操作和第二芯片240 的編程操作被掛起。在這種情況下，當(dāng)恢復(fù)信號rsm被輸入時(shí)，則在PGM ERSSUS 644中首先恢復(fù)最近被掛起的第二芯片240的編程操作。圖11是根據(jù)另一示范性實(shí)施例的多芯片存儲器件的定時(shí)圖。參考圖4、圖7、圖8、 圖10和圖11，當(dāng)芯片地址‘0’值和擦除命令ERS被從存儲器控制器100傳送時(shí)，第一芯片 220執(zhí)行擦除操作。相應(yīng)地，響應(yīng)于輪詢命令，信號ERS_0被升高到邏輯‘高’電平并且DRB 使能信號DRBENJ)被升高到邏輯‘高’電平。然后，當(dāng)掛起命令SUS被傳送時(shí)，則第一芯片220執(zhí)行的擦除操作需要被掛起。相應(yīng)地，代表第一芯片220的擦除操作是否被執(zhí)行的信號ERS_0被降低到邏輯‘低’電平，并且信號ERS SUS_0被升高到邏輯‘高，電平。然后，當(dāng)芯片地址‘I’值和編程命令PGM被輸入時(shí)，代表第二芯片240中的編程操作的狀態(tài)的信號PGM_1被升高到邏輯‘高’電平。隨著第一芯片220的DRB使能信號DRBEN_0 響應(yīng)于輪詢命令被降低到邏輯‘低’電平，第二芯片240的ERB使能信號DRBEN_1被升高到邏輯‘高，電平。然后，當(dāng)掛起信號SUS被輸入時(shí)，第二芯片240當(dāng)前執(zhí)行的編程操作需要被掛起。 相應(yīng)地，代表第二芯片240中的編程操作的狀態(tài)的信號PGM_1被降低到邏輯‘低’電平。然后，如果恢復(fù)命令被連續(xù)輸入，則芯片220和240中的每一個(gè)參考芯片220和 240的命令和存儲在命令跟蹤器228和248中的命令輸入順序執(zhí)行恢復(fù)操作。即，最近掛起的操作被首先恢復(fù)。因此，第二芯片240的編程操作被響應(yīng)于第一‘陜復(fù)命令恢復(fù)。然后,第一芯片220的擦除操作響應(yīng)于輸入的恢復(fù)命令被恢復(fù)。圖12到圖15分別是根據(jù)另一示范性實(shí)施例的在多芯片存儲器件中疊加操作模式的框圖、流程圖和框圖。在例如快閃存儲器、PRAM和RRAM的非易失存儲器件中，編程操作典型地比讀取操作花費(fèi)更長的時(shí)間。因此，讀取操作可以無中間階段地直接訪問存儲器單元陣列223，但是編程操作可以首先把數(shù)據(jù)存儲在例如靜態(tài)隨機(jī)訪問存儲器(SRAM)的具有較快編程速度的緩沖器中，然后把數(shù)據(jù)存儲在存儲器單元陣列223中。緩沖器可以被稱作疊加窗口寄存器221。圖12是示出圖2的多芯片存儲器件中的存儲器單元陣列和疊加窗口寄存器的框圖。由于第一芯片220和第二芯片240具有相同的功能塊，這里將只描述第一芯片220。存儲器單元陣列223被劃分為多個(gè)分區(qū)，并且每個(gè)分區(qū)可以包括多個(gè)片。疊加窗口寄存器221的地址不被單獨(dú)分配，并且使用存儲器單元陣列223的部分區(qū)域的地址。因此，疊加窗口基地址(Overlay Window Base Address, OWBA),即存儲器單元陣列221的具體地址，不指示存儲器單元陣列223，而指示疊加窗口寄存器221。此外，當(dāng)疊加窗口使能(Overlay Window Enable, OWEN)模式被輸入時(shí)，使用對應(yīng)于OWBA的命令來控制內(nèi)部操作，例如用于把存儲在疊加窗口寄存器221中的數(shù)據(jù)寫入存儲器單元陣列223中的操作。圖13是示出根據(jù)另一示范性實(shí)施例的多芯片存儲器件的操作的流程圖。參考圖2 和圖13，在操作S310中，多芯片存儲器件200從存儲器控制器100接收命令和地址。在芯片地址選擇232和252選擇了一個(gè)芯片之后，在操作S310中，輸入的命令和地址被傳送到命令解碼器230和250。在操作S320中，命令解碼器230和250中的OWEN模式選擇器231 和251從接收的地址中去除芯片地址，然后，在操作S330中，在把無芯片地址的接收到的地址和OWBA進(jìn)行比較之后確定是否進(jìn)入模式。即，在操作S330中，確定命令是否是疊加窗口內(nèi)的存儲器地址。如果剩余地址位對應(yīng)于0WBA，則在操作S340中訪問疊加窗口寄存器221 和241。但是，如果剩余地址位不和OWBA對應(yīng)，則在操作S350中訪問存儲器單元陣列223 和 243。圖14是示出圖2的OWEN模式選擇器231的配置的框圖。OWEN模式選擇器231包括OWBA存儲器261和OWBA比較器260。參考圖2、圖12、圖13和圖14，當(dāng)輸入OWEN模式選擇器231的地址包括k+m+n位時(shí)，該k位選擇芯片，該m位確定是否要進(jìn)入OWEN模式。該η位指示子地址。例如，當(dāng)包括兩個(gè)被封裝在一起的512Μ存儲器芯片的DDP中的疊加窗口寄存器的容量是8Kb時(shí)，用于選擇芯片的k位的數(shù)量可以是1，并且用于確定進(jìn)入OWEN模式的m位的數(shù)量可以是6，并且除此之外代表子地址的η位的數(shù)量可以是13。在用于選擇芯片的k位的情況下，根據(jù)安裝在存儲器封裝中的管芯的數(shù)量，在DDP 中k位可以被設(shè)置為I位,在四管芯封裝(Quadrupled Die Package, QDP)中被設(shè)置為2位， 在八管芯封裝(Octuple Die Package, QDP)中被設(shè)置為3位，等等。當(dāng)檢查OWEN模式選擇器231的操作時(shí)，當(dāng)從存儲器控制器100接收到k+m+n位的地址262時(shí)，OWBA比較器260把m位與存儲在OWBA存儲器261中的OWBA進(jìn)行比較。如果輸入地址262對應(yīng)于0WBA，則進(jìn)入OWEN模式，然后訪問疊加窗口寄存器，而如果輸入地址 262不對應(yīng)于0WBA，則訪問存儲器單元陣列。η位子地址代表疊加窗口寄存器或者存儲器單元陣列被訪問之后的地址。圖15是示出圖14的OWBA比較器260的邏輯圖。在輸入到OWEN模式選擇231的地址中，總共m位(A
到A[m_l])(即從第k到 k+m-1位)和OffBA(B[O]到B[m_l])被輸入XOR門60，以確定它們是否相同，然后，XOR門 60的輸出值被輸入AND門63，以便只當(dāng)所有輸入值相同時(shí)才可以確定是否進(jìn)入OWEN模式。圖15中所示的OWBA比較器260的配置只是一個(gè)例子。因此，本領(lǐng)域技術(shù)人員將會清楚，上面的反相器的數(shù)量和邏輯器件的配置可被修改以實(shí)現(xiàn)相同的目的，并且也可能由于半導(dǎo)體存儲器件的定時(shí)特性所致而部分地變化。圖16是示出根據(jù)示范性實(shí)施例的包括半導(dǎo)體存儲器的信息處理系統(tǒng)的框圖。參考圖16，根據(jù)示范性實(shí)施例的DDP 1120被安裝在例如移動(dòng)設(shè)備或者桌面計(jì)算機(jī)的信息處理系統(tǒng)中。信息處理系統(tǒng)1000可以包括調(diào)制解調(diào)器1500、中央處理單元(CPU) 1200、RAM 1300和用戶接口 1400，它們通過系統(tǒng)總線1600電連接到DDP 1120。DDP 1120可以具有和上述存儲器系統(tǒng)基本相同的配置。DDP 1120存儲由CPU 1200處理的數(shù)據(jù)或者從外部設(shè)備輸入的數(shù)據(jù)。盡管在圖中未示出，但是本領(lǐng)域技術(shù)人員將會清楚，信息處理系統(tǒng)1300還可以包括應(yīng)用芯片組、相機(jī)圖像處理器(Cameral Image Processor, CIS)和輸入/輸出設(shè)備，
坐坐寸寸ο根據(jù)示范性實(shí)施例的存儲器件或者存儲器控制器可以通過各種封裝來安裝。例如，根據(jù)示范性實(shí)施例的存儲器件和/或存儲器控制器可以通過以下封裝被安裝，例如 堆疊封裝(package on Package，PoP)、球柵陣列(Ball Grid Arrays，BGA)、芯片級封裝(Chip Scale Package，CSP)、塑料有引線芯片載體(Plastic Leaded Chip Carrier, PLCC)、塑料雙列直插封裝(Plastic Dual In-line Package，PDIP)、華夫盤中管芯(Die in Waffle Pack)、晶圓形式中的管芯(Die in Wafer Fonn)、板上芯片(COB)、陶瓷雙列直插封裝(Ceramic Dual In-line Package，CERDIP)、塑料公制四方扁平封裝(Plastic Metric Quad Flat Pack，MQFP)、薄扁平封裝(Thin Quad Flat Pack，TQFP)、小外形集成電路 (Small Outline Integrated Circuit，S0IC)、收縮型小外形封裝(Shrink Small Outline Package，SS0P)、薄小外形封裝(Thin Small Outline Package，TS0P)、封裝中系統(tǒng)(System In Package，SIP)、多芯片封裝(Multi Chip Package，MCP)、晶圓級制造封裝(Wafer-level Fabricated Package，WFP)和晶圓級處理堆疊封裝(Wafer-level Processed Stack Package，WSP)。根據(jù)本發(fā)明概念的多芯片存儲器件利用多個(gè)封裝在一起的相同存儲器芯片提高了數(shù)據(jù)存儲容量，并且也提供了控制多芯片存儲器件以便作為單個(gè)芯片執(zhí)行相同操作的方法。上面公開的主題要被視為說明性的而非限制性的，并且所附權(quán)利要求意圖涵蓋落入本發(fā)明概念的真實(shí)精神和范圍內(nèi)的所有這些修改、增強(qiáng)和其他示范性實(shí)施例。因此，就法律所允許的最大程度，本發(fā)明概念的范圍要由下面的權(quán)利要求及其等同物的允許的最寬泛解釋來確定，并且不應(yīng)該被前面的詳細(xì)描述限制或者約束。
權(quán)利要求
1.一種多芯片存儲器件,包含第一存儲器芯片，以及第二存儲器芯片，其與第一存儲器芯片共享信號線，其中，第一存儲器芯片和第二存儲器芯片中的每一個(gè)通過參考命令歷史確定是否執(zhí)行沒有附帶地址并經(jīng)由所述信號線接收的命令。
2.如權(quán)利要求I所述的多芯片存儲器件，其中，沒有附帶地址的命令是狀態(tài)讀取命令。
3.如權(quán)利要求2所述的多芯片存儲器件，其中，第一存儲器芯片和第二存儲器芯片中的一個(gè)響應(yīng)于所述狀態(tài)讀取命令，通過輸出驅(qū)動(dòng)器輸出當(dāng)前執(zhí)行的操作的狀態(tài)。
4.如權(quán)利要求2所述的多芯片存儲器件，其中，第一存儲器芯片和第二存儲器芯片中沒有輸出當(dāng)前執(zhí)行的操作的狀態(tài)的芯片將輸出驅(qū)動(dòng)器的輸出端子保持在高阻(Hi-Z)狀態(tài)。
5.如權(quán)利要求2所述的多芯片存儲器件，其中，第一存儲器芯片和第二存儲器芯片中的每一個(gè)還包含芯片選擇器，其通過參考芯片地址檢測是否選擇芯片；命令跟蹤器，其順序地存儲輸入命令和指示被選擇芯片的狀態(tài)數(shù)據(jù)的信息；和輸出使能控制器，其參考狀態(tài)讀取命令和狀態(tài)數(shù)據(jù)控制輸出驅(qū)動(dòng)器輸出狀態(tài)數(shù)據(jù)。
6.如權(quán)利要求I所述的多芯片存儲器件，其中，所述沒有附帶地址的命令包含掛起命令或恢復(fù)命令。
7.如權(quán)利要求6所述的多芯片存儲器件，其中，第一存儲器芯片和第二存儲器芯片中的每一個(gè)存儲連續(xù)輸入的命令和命令的輸入順序信息。
8.如權(quán)利要求7所述的多芯片存儲器件，其中，當(dāng)所述掛起命令或恢復(fù)命令被輸入時(shí)， 第一存儲器芯片和第二存儲器芯片中的每一個(gè)通過參考命令的輸入順序信息確定掛起操作或恢復(fù)操作。
9.如權(quán)利要求8所述的多芯片存儲器，其中，當(dāng)所述掛起命令被輸入時(shí)，第一存儲器芯片和第二存儲器芯片中最近選擇的一個(gè)芯片掛起正被執(zhí)行的操作。
10.如權(quán)利要求8所述的多芯片存儲器件，其中，當(dāng)所述恢復(fù)命令被輸入時(shí)，首先恢復(fù)最近操作通過所述掛起命令掛起的存儲器芯片的被掛起的操作。
11.如權(quán)利要求6所述的多芯片存儲器件，其中，第一存儲器芯片和第二存儲器芯片中的每一個(gè)包含芯片選擇器，其通過參考芯片地址檢測是否選擇芯片；和命令跟蹤器，其存儲對應(yīng)于第一存儲器芯片和第二存儲器芯片中的每一個(gè)的命令的歷史信息和命令的輸入順序信息，其中，所述命令跟蹤器通過參考?xì)v史信息和輸入順序信息來確定執(zhí)行掛起命令還是恢復(fù)命令。
12.如權(quán)利要求11所述的多芯片存儲器件，其中，所述命令跟蹤器響應(yīng)于掛起命令將最近通過芯片地址選擇的一個(gè)存儲器芯片的操作設(shè)置成將首先被掛起。
13.如權(quán)利要求11所述的多芯片存儲器件，其中，所述命令跟蹤器響應(yīng)于恢復(fù)命令將最近通過芯片地址選擇的一個(gè)存儲器芯片的操作設(shè)置成將首先被恢復(fù)。
14.一種輸出包括共享信號線的多個(gè)存儲器芯片的多芯片存儲器件的狀態(tài)信號的方法，該方法包含存儲命令和地址；選擇所述多個(gè)存儲器芯片中的一個(gè)存儲器芯片；通過所述參考命令和地址存儲被選擇的存儲器芯片的驅(qū)動(dòng)狀態(tài)；接收狀態(tài)讀取命令；以及輸出被選擇的存儲器芯片的驅(qū)動(dòng)狀態(tài)信號，并把未被選擇的存儲器芯片的輸出端子設(shè)置在高阻(Hi-Z)狀態(tài)。
15.如權(quán)利要求14所述的方法，其中，所述狀態(tài)讀取命令輸出沒有附帶芯片地址的狀態(tài)信號。
16.一種在包括共享信號線的多個(gè)存儲器芯片的多芯片存儲器件中執(zhí)行命令的方法， 該方法包含存儲用于多個(gè)存儲器芯片中的每一個(gè)的命令和命令的輸入順序信息；接收掛起命令或恢復(fù)命令；和當(dāng)執(zhí)行掛起操作或恢復(fù)操作時(shí)，參考存儲的命令和輸入序列信息，并首先掛起或恢復(fù)從多個(gè)存儲器芯片中最近選擇的一個(gè)存儲器芯片的操作。
17.如權(quán)利要求16所述的方法，其中，當(dāng)所述掛起命令或恢復(fù)命令被輸入時(shí)，芯片地址不與所述掛起命令或恢復(fù)命令一起提供。
18.如權(quán)利要求16所述的方法，其中，首先掛起或恢復(fù)的操作包含響應(yīng)于掛起命令首先掛起最近通過芯片地址選擇的一個(gè)存儲器芯片的操作。
19.如權(quán)利要求16所述的方法，其中，首先掛起或恢復(fù)的操作包含響應(yīng)于恢復(fù)命令首先恢復(fù)最近通過芯片地址選擇的一個(gè)存儲器芯片的操作。
20.一種多芯片存儲器件，包含第一存儲器芯片；以及第二存儲器芯片，其與第一存儲器芯片共享信號線，其中，當(dāng)經(jīng)由信號線從多芯片存儲器件外部的外部設(shè)備輸入的地址和存儲器單元陣列中的特定地址匹配時(shí)，第一存儲器芯片和第二存儲器芯片中的每一個(gè)訪問緩沖存儲器而不訪問存儲器單元陣列。
21.如權(quán)利要求20所述的多芯片存儲器件，其中，第一存儲器芯片和第二存儲器芯片中的每一個(gè)還包含疊加窗口使能模式選擇器，其根據(jù)來自所述外部設(shè)備的地址與特定地址是否匹配來確定是否進(jìn)入疊加窗口使能模式。
22.如權(quán)利要求21所述的多芯片存儲器件，其中，在疊加窗口使能模式期間，輸入地址被同時(shí)存儲在第一存儲器芯片和第二存儲器芯片中。
23.一種訪問作為單個(gè)存儲器芯片器件的、包括多個(gè)存儲器芯片的多芯片存儲器件的方法，該方法包含從多芯片存儲器件外部的外部設(shè)備接收第一命令，第一命令包括用來尋址多芯片存儲器件內(nèi)的多個(gè)存儲器芯片之一的一個(gè)或多個(gè)位；使用所述一個(gè)或多個(gè)位選擇所述多個(gè)存儲器芯片中的一個(gè)存儲器芯片；由被選擇的存儲器芯片執(zhí)行第一命令；從外部設(shè)備接收不包括任何地址位的第二命令；和根據(jù)命令歷史，確定是否執(zhí)行第二命令。
全文摘要
提供了一種多芯片存儲器件和控制該存儲器件的方法。多芯片存儲器件包括第一存儲器芯片；以及第二存儲器芯片，與第一存儲器芯片共享輸入/輸出信號線，其中，第一存儲器芯片和第二存儲器芯片中的每一個(gè)通過參考命令歷史確定是否執(zhí)行沒有附帶地址的命令。
文檔編號G06F3/06GK102591590SQ20111039906
公開日2012年7月18日 申請日期2011年12月5日 優(yōu)先權(quán)日2010年12月3日
發(fā)明者鄭會柱 申請人:三星電子株式會社