專利名稱：3d集成電路自動(dòng)布局中tsv的中間區(qū)域定位方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及3D集成電路的設(shè)計(jì)及制造，更具體地，本發(fā)明涉及用于三維集成電路設(shè)計(jì)中的自動(dòng)布局的方法，屬于電路設(shè)計(jì)領(lǐng)域。
背景技術(shù)：
集成電路的設(shè)計(jì)和制造水平一直在飛速的發(fā)展，如今已經(jīng)可在單個(gè)芯片上集成數(shù)億個(gè)晶體管。更具體的，根據(jù)摩爾定律的描述，先進(jìn)的工藝水平已經(jīng)達(dá)到納米級(jí)。由于單個(gè)芯片上晶體管數(shù)量的增加，普通的2D集成電路會(huì)帶來線路過長(zhǎng)的問題，這使電路的運(yùn)算速度降低，功耗增加。3D集成電路可以有效的減少線路長(zhǎng)度，提高運(yùn)算速度，降低功耗。3D集成電路是一種新興技術(shù)，通過在垂直方向上放置多個(gè)IC芯片來減少芯片的面積。同時(shí)多層芯片之間可以通過TSV(跨芯片層硅孔)使其單元進(jìn)行層間的互聯(lián)。只要TSV的位置放置的合理，這種基于TSV的3D集成電路技術(shù)可以有效的減少線網(wǎng)長(zhǎng)度。 如圖I所示為3D芯片示意圖，3D集成電路是由頂層芯片I和底層芯片2堆疊而成的三維立體電路結(jié)構(gòu)。電路中的標(biāo)準(zhǔn)單元4是電路的基本結(jié)構(gòu)。某一層的3D電路芯片，其性質(zhì)與普通2D芯片類似。標(biāo)準(zhǔn)單元4通過金屬互聯(lián)線6進(jìn)行互聯(lián)。2D電路中，所有通過金屬互聯(lián)線連接在一起的單元的集合統(tǒng)稱為線網(wǎng)。3D集成電路中，所有單元都處在同一層的線網(wǎng)(類似2D電路的線網(wǎng))即為單層線網(wǎng)。各個(gè)單元也是通過金屬線互聯(lián)。而3D電路中，有些分別處于不同層的單元也需要互聯(lián)。由處于不同層的單元組成的線網(wǎng)叫做跨層線網(wǎng)，由標(biāo)準(zhǔn)單元4所組成的線網(wǎng)即為跨層線網(wǎng)。而處于不同層的單元需要互聯(lián)時(shí)，可以利用TSV5(硅通孔)進(jìn)行互聯(lián)。3D集成電路的上層與下層2D芯片的單元通過TSV進(jìn)行互聯(lián)，即TSV為連接跨層線網(wǎng)處于上層和下層單元的橋梁。TSV處于上層單元集合和下層單元集合的位置是互聯(lián)效果的關(guān)鍵，優(yōu)秀的TSV位置可以使互聯(lián)得到大幅度的優(yōu)化。故尋找TSV的理想位置成為了TSV定位的關(guān)鍵之一。遺憾的是，現(xiàn)如今沒有一種關(guān)于TSV定位的3D集成電路自動(dòng)設(shè)計(jì)方法，因此，希望能夠提供一種3D集成電路的自動(dòng)設(shè)計(jì)方法。

發(fā)明內(nèi)容
為了解決對(duì)3D集成電路中跨芯片層硅孔(TSV)位置的確定問題，本發(fā)明提出了一種3D集成電路自動(dòng)布局中TSV的中間區(qū)域定位法。本發(fā)明的方法中TSV的定位范圍由位置由跨層線網(wǎng)的位置關(guān)系來確定，步驟如下A、分別以版圖的上下兩層芯片邊緣建立水平直角坐標(biāo)系；B、分別確定出水平方向上兩層芯片需要互聯(lián)的單元所組成的范圍矩形；C、對(duì)跨層線網(wǎng)上下兩層的范圍矩形進(jìn)行橫縱坐標(biāo)區(qū)間的與運(yùn)算，計(jì)算中間區(qū)域；中間區(qū)域即為確定的TSV的布局范圍。
所述的確定范圍矩形的方法為將所有單元在水平直角坐標(biāo)系以坐標(biāo)定位，計(jì)算出每一個(gè)線網(wǎng)中所有單元在橫縱坐標(biāo)方向上的最大和最小值，以這四個(gè)邊緣值確定線網(wǎng)的范圍矩形。當(dāng)所述的對(duì)于范圍矩形的橫坐標(biāo)進(jìn)行區(qū)間的與運(yùn)算計(jì)算的結(jié)果不是空集時(shí)即確定上述橫坐標(biāo)的與運(yùn)算結(jié)果為上述中間區(qū)域的橫坐標(biāo)區(qū)間；當(dāng)所述的對(duì)于范圍矩形的橫坐標(biāo)進(jìn)行區(qū)間的與運(yùn)算計(jì)算的結(jié)果為空集時(shí)，將恰好將兩區(qū)間連起來的橫坐標(biāo)閉區(qū)間作為橫坐標(biāo)區(qū)間。當(dāng)所述的對(duì)于范圍矩形的縱坐標(biāo)進(jìn)行區(qū)間的與運(yùn)算計(jì)算的結(jié)果不是空集時(shí)即確定上述縱坐標(biāo)的與運(yùn)算結(jié)果為上述中間區(qū)域的橫坐標(biāo)區(qū)間；當(dāng)所述的對(duì)于范圍矩形的縱坐標(biāo)進(jìn)行區(qū)間的與運(yùn)算計(jì)算的結(jié)果為空集時(shí)，將恰好將兩區(qū)間連起來的縱坐標(biāo)閉區(qū)間作為縱坐標(biāo)區(qū)間。上述橫坐標(biāo)區(qū)間和縱坐標(biāo)區(qū)間所圍成的矩形區(qū)域即是安裝TSV的中間區(qū)域，可以 在中間區(qū)域中的任意一點(diǎn)安裝TSV。本發(fā)明可以獲得如下有益效果3D集成電路任意相鄰的兩層芯片中，在本發(fā)明中的跨層標(biāo)準(zhǔn)單元互聯(lián)所形成的跨層線網(wǎng)，在其中間區(qū)域中插入的TSV，可使跨層線網(wǎng)的線網(wǎng)長(zhǎng)度得到優(yōu)化，從而提高電路的速度。


圖I 3D集成電路芯片剖面示意圖；圖2第一種位置關(guān)系的兩個(gè)線網(wǎng)；圖3第二種位置關(guān)系的兩個(gè)線網(wǎng)；圖4第三種位置關(guān)系的兩個(gè)線網(wǎng)；圖5第四種位置關(guān)系的兩個(gè)線網(wǎng)；圖6跨層線網(wǎng)在上下層芯片的線網(wǎng)區(qū)域示意圖；圖7區(qū)域運(yùn)算示意圖。圖中1、頂層芯片，2、底層芯片，3、襯底，4、頂層芯片標(biāo)準(zhǔn)單元，5、底層芯片標(biāo)準(zhǔn)單元，6、TSV，7、金屬互聯(lián)線，8、頂層線網(wǎng)范圍區(qū)域，9、底層線網(wǎng)范圍區(qū)域，10、中間區(qū)域，11、頂層線網(wǎng)左下角坐標(biāo)，12、頂層線網(wǎng)右上角坐標(biāo)，13、底層線網(wǎng)左下角坐標(biāo)，14、底層線網(wǎng)右上角坐標(biāo)，15、額外橫向線網(wǎng)長(zhǎng)度，16、額外縱向線網(wǎng)長(zhǎng)度，17、底層新網(wǎng)在Y軸上的投影，18、頂層線網(wǎng)在Y軸上的投影，19、底層線網(wǎng)在X軸上的投影，20、頂層線網(wǎng)在X軸上的投影，21、重疊區(qū)域，22、分離區(qū)域。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式
對(duì)于本發(fā)明中3D集成電路自動(dòng)布局中TSV的中間區(qū)域定位法作進(jìn)一步的說明。A、本發(fā)明中，稱上下相鄰的兩層3D集成電路芯片為頂層芯片和底層芯片。在頂層和底層芯片上建立直角坐標(biāo)系，以芯片的兩個(gè)邊緣作為坐標(biāo)軸，如圖6所示，以左邊緣作為縱軸，以下邊緣作為橫軸，以左下角的邊緣交點(diǎn)作為坐標(biāo)原點(diǎn)。根據(jù)確定的平面直角坐標(biāo)系，將頂層和底層的每個(gè)標(biāo)準(zhǔn)單元以這兩個(gè)坐標(biāo)系確定坐標(biāo)，作為描述所有單元位置的依據(jù)。確定TSV中間區(qū)域要以需要跨層互聯(lián)的單元分別處于上下兩層芯片的部分單元所圍成的范圍區(qū)域?yàn)榛A(chǔ)。B、需要跨層互聯(lián)的單元分別處于集成電路的兩層芯片上。圖6中，實(shí)心三角所示的頂層芯片標(biāo)準(zhǔn)單元4即為圖I中的頂層芯片標(biāo)準(zhǔn)單元4的結(jié)構(gòu)，對(duì)他們以頂層的坐標(biāo)軸為依據(jù)，確定其坐標(biāo)。圖6中，實(shí)心方塊所示的底層芯片標(biāo)準(zhǔn)單元5即為圖I中的底層芯片標(biāo)準(zhǔn)單元5的結(jié)構(gòu)，對(duì)它們以底層的坐標(biāo)軸為依據(jù)，確定其坐標(biāo)。頂層芯片標(biāo)準(zhǔn)單元4和底層芯片標(biāo)準(zhǔn)單元5是處于3D電路中上下兩層芯片的標(biāo)準(zhǔn)單元，是電路的基本結(jié)構(gòu)。在確定頂層單元的范圍區(qū)域時(shí)，以頂層的單元為基礎(chǔ)，比較單元的橫坐標(biāo)，縱坐標(biāo)，比出所有單元中，橫縱坐標(biāo)的最大和最小值，以這四個(gè)邊緣值所確定的矩形即為頂層和底層線網(wǎng)的范圍區(qū)域。如圖頂層線網(wǎng)范圍區(qū)域8，底層線網(wǎng)范圍區(qū)域9。
C、計(jì)算得出跨層線網(wǎng)的兩層芯片上的范圍矩形后，將上下兩層芯片的坐標(biāo)軸重合。使兩層芯片上的跨層線網(wǎng)區(qū)域放置在同一個(gè)坐標(biāo)系中。如圖7所示，頂層線網(wǎng)范圍區(qū)域8和底層線網(wǎng)范圍區(qū)域9。兩層芯片放置在同一個(gè)坐標(biāo)系后，再將他們分別投影(計(jì)算出兩個(gè)范圍區(qū)域的橫縱坐標(biāo)的范圍區(qū)間，在坐標(biāo)軸上表示出來即為投影操作)到橫縱坐標(biāo)軸上。投影區(qū)域?yàn)榈讓泳€網(wǎng)在Y軸上的投影17、頂層線網(wǎng)在Y軸上的投18、底層線網(wǎng)在X軸上的投影19、頂層線網(wǎng)在X軸上的投影20四個(gè)部分，形成重疊區(qū)域21和分離區(qū)域22。分別在橫縱坐標(biāo)軸上對(duì)四個(gè)投影所構(gòu)成的區(qū)間做與運(yùn)算，若結(jié)果不是空集，則將其確定為中間區(qū)域在該坐標(biāo)方向的坐標(biāo)范圍，稱之為重合區(qū)間；若結(jié)果是空集，則將恰好能連接兩個(gè)區(qū)間(即這兩個(gè)無(wú)交集區(qū)間的間隔)的閉區(qū)間作為中間區(qū)域在該坐標(biāo)方向上的范圍區(qū)間，稱之為分離區(qū)間。同時(shí)得到兩個(gè)坐標(biāo)方向上的中間區(qū)域范圍，從而確定出中間區(qū)域11的矩形范圍。確定出中間區(qū)域的范圍后，在中間區(qū)域內(nèi)隨機(jī)生成一點(diǎn)坐標(biāo)，即為TSV的坐標(biāo)。下面對(duì)得出的中間區(qū)域作如下分析不同位置關(guān)系的跨層線網(wǎng)在兩坐標(biāo)軸上得到的投影區(qū)間不同，其類型為橫縱坐標(biāo)軸上重合區(qū)間與分離區(qū)間的排列組合。在圖1-4中示意四種位置關(guān)系，用本發(fā)明的方法可適用于所有位置關(guān)系的跨層線網(wǎng)。第一種位置關(guān)系以兩重合區(qū)間所組成的矩形作為中間區(qū)域，得出中間區(qū)域?yàn)?x3，y3)到(x2，y2)的區(qū)域。如圖2。第二種位置關(guān)系以縱軸上的重合區(qū)間和橫軸上的分離區(qū)間所組成的矩形作為中間區(qū)域，得出中間區(qū)域?yàn)?x2, y3)到(x3, y2)的區(qū)域。如圖3。第三種位置關(guān)系以縱軸上的分離區(qū)間和橫軸上的重合區(qū)間所組成的矩形作為中間區(qū)域，得出中間區(qū)域?yàn)?x3，y2)到(x2，y3)的區(qū)域。如圖4。第四種位置關(guān)系以縱軸上的分離區(qū)間和橫軸上的分離區(qū)間所組成的矩形作為中間區(qū)域，得出中間區(qū)域?yàn)?x2, y2)到(x3, y3)的區(qū)域。如圖5。
在最優(yōu)區(qū)域內(nèi)，隨即生成一點(diǎn)，作為TSV的坐標(biāo)。
權(quán)利要求
1.3D集成電路自動(dòng)布局中TSV的中間區(qū)域定位方法，其特征在于所采用步驟如下 A、分別以版圖的上下兩層芯片邊緣建立水平直角坐標(biāo)系； B、分別確定出水平方向上兩層芯片需要互聯(lián)的單元所組成的范圍矩形； C、對(duì)跨層線網(wǎng)上下兩層的范圍矩形進(jìn)行橫縱坐標(biāo)區(qū)間的與運(yùn)算，計(jì)算中間區(qū)域；中間區(qū)域即為確定的TSV的布局范圍。
2.根據(jù)權(quán)利要求I所述的3D集成電路自動(dòng)布局中TSV的中間區(qū)域定位方法，其特征在于所述的確定范圍矩形的方法為將所有單元在水平直角坐標(biāo)系以坐標(biāo)定位，計(jì)算出每一個(gè)線網(wǎng)中所有單元在橫縱坐標(biāo)方向上的最大和最小值，以這四個(gè)邊緣值確定線網(wǎng)的范圍矩形； 當(dāng)所述的對(duì)于范圍矩形的橫坐標(biāo)進(jìn)行區(qū)間的與運(yùn)算計(jì)算的結(jié)果不是空集時(shí)即確定上述橫坐標(biāo)的與運(yùn)算結(jié)果為上述中間區(qū)域的橫坐標(biāo)區(qū)間；當(dāng)所述的對(duì)于范圍矩形的橫坐標(biāo)進(jìn)行區(qū)間的與運(yùn)算計(jì)算的結(jié)果為空集時(shí)，將恰好將兩區(qū)間連起來的橫坐標(biāo)閉區(qū)間作為橫坐標(biāo)區(qū)間； 當(dāng)所述的對(duì)于范圍矩形的縱坐標(biāo)進(jìn)行區(qū)間的與運(yùn)算計(jì)算的結(jié)果不是空集時(shí)即確定上述縱坐標(biāo)的與運(yùn)算結(jié)果為上述中間區(qū)域的橫坐標(biāo)區(qū)間；當(dāng)所述的對(duì)于范圍矩形的縱坐標(biāo)進(jìn)行區(qū)間的與運(yùn)算計(jì)算的結(jié)果為空集時(shí)，將恰好將兩區(qū)間連起來的縱坐標(biāo)閉區(qū)間作為縱坐標(biāo)區(qū)間； 上述橫坐標(biāo)區(qū)間和縱坐標(biāo)區(qū)間所圍成的矩形區(qū)域即是安裝TSV的中間區(qū)域。
全文摘要
本發(fā)明提供了一種3D集成電路自動(dòng)布局中TSV的中間區(qū)域定位方法，屬于電路設(shè)計(jì)領(lǐng)域。在本發(fā)明的方法中首先分別以版圖的上下兩層芯片邊緣建立水平直角坐標(biāo)系，然后分別確定出水平方向上兩層芯片需要互聯(lián)的單元所組成的范圍矩形，最后對(duì)跨層線網(wǎng)上下兩層的范圍矩形進(jìn)行橫縱坐標(biāo)區(qū)間的與運(yùn)算，計(jì)算中間區(qū)域；中間區(qū)域即為確定的TSV的布局范圍。在本發(fā)明所定位的跨層線網(wǎng)中間區(qū)域中插入的TSV，可使跨層線網(wǎng)的線網(wǎng)長(zhǎng)度得到優(yōu)化，從而提高電路的速度。
文檔編號(hào)G06F17/50GK102819626SQ20111037662
公開日2012年12月12日 申請(qǐng)日期2011年11月23日 優(yōu)先權(quán)日2011年11月23日
發(fā)明者侯立剛, 汪金輝, 白澍, 彭曉宏, 耿淑琴 申請(qǐng)人:北京工業(yè)大學(xué)