專利名稱：一種寄存器版圖構(gòu)造方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子自動(dòng)化設(shè)計(jì)領(lǐng)域，尤其涉及一種寄存器版圖構(gòu)造方法及系統(tǒng)。
背景技術(shù)：
目前，在集成電路版圖(Layout)設(shè)計(jì)過(guò)程中，通過(guò)采用第三方提供的編譯寄存器(Complier Memory)來(lái)加快芯片的開(kāi)發(fā)速度,使得深亞微米エ藝環(huán)境下，也能保證memory的性能，然而，現(xiàn)有第三方提供的Compiler Memory版圖上電源環(huán)四邊只用到ー層金屬層(metal),在頂層(Top Level Cell View)也沒(méi)有把電源環(huán)和數(shù)字引腳(digital Pin)提取出來(lái)，使得Memory無(wú)法得到有效的保護(hù)，容易受到周?chē)K噪聲的影響，同時(shí)，也沒(méi)有給Memory的供電情況預(yù)留足夠的域度,不利于Memory的供電,導(dǎo)致后續(xù)集成電路的布局布線(Placement & Routine, P&R)工作過(guò)程復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例的目的在于提供一種寄存器版圖構(gòu)造方法及系統(tǒng)，g在解決由于現(xiàn)有Compiler Memory版圖上電源環(huán)四邊只用ー層金屬層,未將電源環(huán)和數(shù)字引腳(digitalPin)提取出來(lái),導(dǎo)致后續(xù)集成電路的布局布線(Placement &Routine, P&R)工作過(guò)程復(fù)雜的問(wèn)題。本發(fā)明實(shí)施例是這樣實(shí)現(xiàn)的，一種寄存器版圖構(gòu)造方法，所述方法包括下述步驟根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖；自動(dòng)識(shí)別所述寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域；為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA ；在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖。本發(fā)明實(shí)施例的另一目的在于提供一種寄存器版圖構(gòu)造系統(tǒng)，所述系統(tǒng)包括版圖加載単元，用于根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖；電源環(huán)位置識(shí)別單元，用于自動(dòng)識(shí)別所述寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域；電源環(huán)優(yōu)化單元，用于為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA ；以及版圖輸出単元，用于在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖。本發(fā)明實(shí)施例在自動(dòng)識(shí)別出寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域后，為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA，最后在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖，實(shí)現(xiàn)了現(xiàn)有寄存器版圖的自動(dòng)優(yōu)化，增強(qiáng)和優(yōu)化了寄存器版圖上的電源環(huán)，提高了寄存器版圖的安全性、抗干擾能力和供電能力，簡(jiǎn)化了后續(xù)集成電路布局布線工作。


圖I是本發(fā)明實(shí)施例一提供的寄存器版圖構(gòu)造方法的實(shí)現(xiàn)流程圖；圖2是本發(fā)明實(shí)施例ニ提供的寄存器版圖構(gòu)造方法的實(shí)現(xiàn)流程圖；圖3是本發(fā)明實(shí)施例三提供的寄存器版圖構(gòu)造系統(tǒng)的結(jié)構(gòu)圖；圖4是本發(fā)明實(shí)施例四提供的寄存器版圖構(gòu)造系統(tǒng)的結(jié)構(gòu)圖；
圖5是本發(fā)明實(shí)施例五提供的實(shí)施例三以及實(shí)施例四中電源環(huán)優(yōu)化單元的結(jié)構(gòu)圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)ー步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實(shí)施例在自動(dòng)識(shí)別出寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域后，為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA，最后在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖，實(shí)現(xiàn)了現(xiàn)有寄存器版圖的自動(dòng)優(yōu)化，增強(qiáng)和優(yōu)化了寄存器版圖上的電源環(huán)，提高了寄存器版圖的安全性、抗干擾能力和供電能力，簡(jiǎn)化了后續(xù)集成電路布局布線工作。以下結(jié)合具體實(shí)施例對(duì)本發(fā)明的具體實(shí)現(xiàn)進(jìn)行詳細(xì)描述實(shí)施例一:圖I示出了本發(fā)明實(shí)施一例提供的寄存器版圖構(gòu)造方法的實(shí)現(xiàn)流程，詳述如下在步驟SlOl中，根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖。在本發(fā)明實(shí)施例中，寄存器(Memory)的エ藝可以包括多種芯片的エ藝，例如(I)聯(lián)合電子(UMC)的 0. 18um エ藝、0. 162um エ藝、0. 153um エ藝、0. 144um エ藝、0. 13um エ藝、0. Ilumエ藝、65nmエ藝、55nm工藝；(2)和艦電子(HJ)的0. 18umエ藝、0. 162umエ藝、0. 153um エ藝、0. 144um エ藝、0. 13um エ藝、0. Ilum エ藝；(3)中芯國(guó)際(SMIC)的 0. 18um エ藝、0. 162umエ藝、0. 153umエ藝、0. 144umエ藝、0. 13umエ藝、0. Ilumエ藝,等等,基本版圖信息包括Memory所在函數(shù)庫(kù)Library和元件Cell名等信息。在步驟S102中，自動(dòng)識(shí)別寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域。在集成電路的版圖中，版圖是基于電子線路的、由多個(gè)圖層的相應(yīng)圖形構(gòu)成的，在本發(fā)明實(shí)施例中，根據(jù)輸入的寄存器エ藝和基本版圖信息，以及其中電源環(huán)的圖形信息自動(dòng)識(shí)別出寄存器版圖中電源環(huán)所在的層次，以及電源環(huán)所在區(qū)域。在步驟S103中，為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA。在本發(fā)明實(shí)施例中，在識(shí)別電源環(huán)所在區(qū)域后，為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，其中襯底接觸是在襯底的基礎(chǔ)上進(jìn)行重參雜得到的，P襯底上是添加P+襯底接觸，用于連接接地端，在N阱上添加的是N+襯底接觸，用于連接電源端，金屬層可以是銅、鋁等金屬，P襯底上添加的N阱與N+襯底接觸連接，形成保護(hù)環(huán)，用于吸收噪聲，提高寄存器的穩(wěn)定性。 在步驟S104中，在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖。在本發(fā)明實(shí)施例中，通過(guò)獲取電源環(huán)所在的版圖層次上的坐標(biāo)范圍，切換到版圖的頂層，計(jì)算出電源環(huán)所在的版圖層次上的坐標(biāo)范圍在版圖頂層的偏移量，最終獲得電源環(huán)在版圖頂層上的坐標(biāo)范圍，將電源環(huán)的金屬層復(fù)制到版圖頂層，從而在后續(xù)布局布線過(guò)程中減少數(shù)據(jù)量和提高效率，同時(shí)，識(shí)別出寄存器引腳的標(biāo)簽的坐標(biāo)，以該坐標(biāo)為基點(diǎn)，選取適當(dāng)?shù)淖鴺?biāo)范圍，用金屬層拉伸到電源環(huán)的外面，在引出的寄存器引腳上加上VIA連接層，把所有金屬層連接起來(lái)，使得外部信號(hào)線可以選擇金屬層的任意層之一，連接到該寄存 器的引腳上，從而增強(qiáng)了布線的靈活性和利用率。另外，還可以在寄存器的引腳上對(duì)各金屬層進(jìn)行標(biāo)注，以便后面操縱時(shí)電子設(shè)計(jì)自動(dòng)化(EDA)工具能識(shí)別出金屬層。實(shí)施例ニ :圖2示出了本發(fā)明實(shí)施ニ例提供的寄存器版圖構(gòu)造方法的實(shí)現(xiàn)流程，詳述如下在步驟S201中，接收用戶輸入的基本版圖信息，對(duì)用戶輸入的基本版圖信息進(jìn)行有效性驗(yàn)證。在本發(fā)明實(shí)施例中，接收到用戶輸入的基本版圖信息后，還需要對(duì)該基本版圖信息進(jìn)行有效性驗(yàn)證，例如，當(dāng)檢測(cè)到寄存器元件(cell)名和輸入的寄存器類型出現(xiàn)矛盾時(shí)，輸出提示信息，返回輸入界面，重新進(jìn)行寄存器類型的輸入選擇，當(dāng)輸入坐標(biāo)或電源環(huán)的寬度間距等不在規(guī)定的范圍內(nèi)時(shí)，輸出對(duì)應(yīng)的提示信息。在步驟S202中，根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖。在本發(fā)明實(shí)施例中，預(yù)先存儲(chǔ)寄存器版圖，該版圖可以由第三方提供，也可以是自定義的，在接收到用戶輸入的寄存器エ藝和基本版圖信息后，加載寄存器エ藝和基本版圖信息對(duì)應(yīng)的寄存器版圖。在步驟S203中，自動(dòng)識(shí)別所述寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域。在步驟S204中，刪除電源環(huán)的接地端和電源端之間的穩(wěn)壓電容，以及電源環(huán)的接地端和電源端的電源引腳。在本發(fā)明實(shí)施例中，因?yàn)椴捎铆h(huán)形的電源輸入，不再需要電源端和接地端的電源引腳，從而減少寄存器版圖的面積，同吋，由于整個(gè)芯片的布局中，電源和地間存在大量的穩(wěn)壓電容，相對(duì)起來(lái)，寄存器上接地端和電源端之間的穩(wěn)壓電容值是很小的，為了減少寄存器的版圖面積，同時(shí)便于襯底接觸和金屬層的添加，可以刪除寄存器電源端和接地端之間的穩(wěn)壓電容。在步驟S205中，為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離。
在步驟S206中，在為電源環(huán)的接地端和電源端添加的添加襯底接觸和金屬層之間添加接觸孔Contact。在步驟S207中，在為電源環(huán)的接地端添加的金屬層之間，以及電源端的金屬層之間添加導(dǎo)通孔VIA。在步驟S208中，當(dāng)多個(gè)寄存器版圖拼接時(shí)，對(duì)該電源環(huán)的金屬層的最大寬度和密度進(jìn)行設(shè)計(jì)規(guī)則檢查DRC(Design Rule Check)的修正。由于個(gè)別エ藝存在大金屬的DRC規(guī)則(即金屬寬度不能超過(guò)一定值，否則會(huì)違反設(shè)計(jì)規(guī)則)，在本發(fā)明實(shí)施例中，當(dāng)兩個(gè)寄存器進(jìn)行拼接吋，電源環(huán)拼接后可能違反該DRC規(guī)則，因此，對(duì)于預(yù)設(shè)條件的エ藝，應(yīng)對(duì)電源環(huán)外圈的金屬層進(jìn)行修正，以使其滿足預(yù)設(shè)的大金屬的DRC規(guī)則。在步驟S209中，在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖。
在本發(fā)明實(shí)施例中，通過(guò)獲取電源環(huán)所在的版圖層次上的坐標(biāo)范圍，切換到版圖的頂層，計(jì)算出電源環(huán)所在的版圖層次上的坐標(biāo)范圍在版圖頂層的偏移量，最終獲得電源環(huán)在版圖頂層上的坐標(biāo)范圍，將電源環(huán)的金屬層復(fù)制到版圖頂層，從而在后續(xù)布局布線過(guò)程中減少數(shù)據(jù)量和提高效率，同時(shí)，識(shí)別出寄存器引腳的標(biāo)簽的坐標(biāo)，以該坐標(biāo)為基點(diǎn)，選取適當(dāng)?shù)淖鴺?biāo)范圍，用金屬層拉伸到電源環(huán)的外面，在引出的寄存器引腳上加上VIA連接層，把所有金屬層連接起來(lái)，使得外部信號(hào)線可以選擇金屬層的任意層之一，連接到該寄存器的引腳上，從而增強(qiáng)了布線的靈活性和利用率。另外，還可以在寄存器的引腳上對(duì)各金屬層進(jìn)行標(biāo)注，以便后面操縱時(shí)電子設(shè)計(jì)自動(dòng)化(EDA)工具能識(shí)別出金屬層。本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分步驟是可以通過(guò)程序來(lái)指令相關(guān)的硬件來(lái)完成，所述的程序可以存儲(chǔ)于ー計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，所述的存儲(chǔ)介質(zhì)，如R0M/RAM、磁盤(pán)、光盤(pán)等。實(shí)施例三:圖3示出了本發(fā)明實(shí)施三例提供的寄存器版圖構(gòu)造系統(tǒng)的結(jié)構(gòu)，為了便于說(shuō)明，僅不出了與本發(fā)明實(shí)施例相關(guān)的部分。該寄存器版圖構(gòu)造系統(tǒng)可以作為獨(dú)立的組件集成到版圖生成系統(tǒng)中或者運(yùn)行于具有版圖生成或制作的應(yīng)用系統(tǒng)中，其中版圖加載単元31，用于根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖。在本發(fā)明實(shí)施例中，寄存器(Memory)的エ藝可以包括多種芯片的エ藝，例如(I)聯(lián)合電子(UMC)的 0. 18um エ藝、0. 162um エ藝、0. 153um エ藝、0. 144um エ藝、0. 13um エ藝、0. Ilumエ藝、65nmエ藝、55nm工藝；(2)和艦電子(HJ)的0. 18umエ藝、0. 162umエ藝、0. 153um エ藝、0. 144um エ藝、0. 13um エ藝、0. Ilum エ藝；(3)中芯國(guó)際(SMIC)的 0. 18um エ藝、0. 162umエ藝、0. 153umエ藝、0. 144umエ藝、0. 13umエ藝、0. Ilumエ藝,等等,基本版圖信息包括Memory所在函數(shù)庫(kù)Library和元件Cell名等信息。電源環(huán)位置識(shí)別單元32，用于自動(dòng)識(shí)別所述寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域。在集成電路的版圖中，版圖是基于電子線路的、由多個(gè)圖層的相應(yīng)圖形構(gòu)成的，在本發(fā)明實(shí)施例中，根據(jù)輸入的寄存器エ藝和基本版圖信息，以及其中電源環(huán)的圖形信息自動(dòng)識(shí)別出寄存器版圖中電源環(huán)所在的層次，以及電源環(huán)所在區(qū)域。電源環(huán)優(yōu)化單元33，用于為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA。在本發(fā)明實(shí)施例中，在識(shí)別電源環(huán)所在區(qū)域后，為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，其中襯底接觸是在襯底的基礎(chǔ)上進(jìn)行重參雜得到的，P襯底上是添加P+襯底接觸，用于連接接地端，在N阱上添加的是N+襯底接觸，用于連接電源端，金屬層可以是銅、鋁等金屬，P襯底上添加的N阱與N+襯底接觸連接，形成保護(hù)環(huán)，用于吸收噪聲，提高寄存器的穩(wěn)定性。版圖輸出単元34，用于在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖。
實(shí)施例四圖4示出了本發(fā)明實(shí)施四例提供的寄存器版圖構(gòu)造系統(tǒng)的結(jié)構(gòu)，為了便于說(shuō)明，僅不出了與本發(fā)明實(shí)施例相關(guān)的部分。該寄存器版圖構(gòu)造系統(tǒng)可以作為獨(dú)立的組件集成到版圖生成系統(tǒng)中或者運(yùn)行于具有版圖生成或制作的應(yīng)用系統(tǒng)中，其中版圖信息驗(yàn)證單元41，用于對(duì)用戶輸入的基本版圖信息進(jìn)行有效性驗(yàn)證。在本發(fā)明實(shí)施例中，接收到用戶輸入的基本版圖信息后，還需要對(duì)該基本版圖信息進(jìn)行有效性驗(yàn)證，例如，當(dāng)檢測(cè)到寄存器元件(cell)名和輸入的寄存器類型出現(xiàn)矛盾時(shí)，輸出提示信息，返回輸入界面，重新進(jìn)行寄存器類型的輸入選擇，當(dāng)輸入坐標(biāo)或電源環(huán)的寬度間距等不在規(guī)定的范圍內(nèi)時(shí)，輸出對(duì)應(yīng)的提示信息。版圖加載単元42，用于根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖。在本發(fā)明實(shí)施例中，寄存器(Memory)的エ藝可以包括多種芯片的エ藝，例如
(I)聯(lián)合電子(UMC)的 0. 18um エ藝、0. 162um エ藝、0. 153um エ藝、0. 144um エ藝、0. 13um エ藝、0. Ilumエ藝、65nmエ藝、55nmエ藝；⑵和艦電子(HJ)的0. 18umエ藝、0. 162umエ藝、0. 153um エ藝、0. 144um エ藝、0. 13um エ藝、0. Ilum エ藝；(3)中芯國(guó)際(SMIC)的 0. 18um エ藝、0. 162umエ藝、0. 153umエ藝、0. 144umエ藝、0. 13umエ藝、0. Ilumエ藝,等等,基本版圖信息包括Memory所在函數(shù)庫(kù)Library和元件Cell名等信息。電源環(huán)位置識(shí)別單元43，用于自動(dòng)識(shí)別所述寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域。在集成電路的版圖中，版圖是基于電子線路的、由多個(gè)圖層的相應(yīng)圖形構(gòu)成的，在本發(fā)明實(shí)施例中，根據(jù)輸入的寄存器エ藝和基本版圖信息，以及其中電源環(huán)的圖形信息自動(dòng)識(shí)別出寄存器版圖中電源環(huán)所在的層次，以及電源環(huán)所在區(qū)域。器件刪除單元44，用于刪除電源環(huán)的接地端和電源端之間的穩(wěn)壓電容，以及電源環(huán)的接地端和電源端的電源引腳。在本發(fā)明實(shí)施例中，因?yàn)椴捎铆h(huán)形的電源輸入，不再需要電源端和接地端的電源引腳，從而減少寄存器版圖的面積，同吋，由于整個(gè)芯片的布局中，電源和地間存在大量的穩(wěn)壓電容，相對(duì)起來(lái)，寄存器上接地端和電源端之間的穩(wěn)壓電容值是很小的，為了減少寄存器的版圖面積，同時(shí)便于襯底接觸和金屬層的添加，可以刪除寄存器電源端和接地端之間的穩(wěn)壓電容。電源環(huán)優(yōu)化單元45，用于為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA。在本發(fā)明實(shí)施例中，在識(shí)別電源環(huán)所在區(qū)域后，為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，其中襯底接觸是在襯底的基礎(chǔ)上進(jìn)行重參雜得到的，P襯底上是添加P+襯底接觸，用于連接接地端，在N阱上添加的是N+襯底接觸，用于連接電源端，金屬層可以是銅、鋁等金屬，P襯底上添加的N阱與N+襯底接觸連接，形成保護(hù)環(huán)，用于吸收噪聲，提高寄存器的穩(wěn)定性。DRC修正単元46，用于當(dāng)多個(gè)寄存器版圖拼接時(shí)，對(duì)該電源環(huán)的金屬層的最大寬度和密度進(jìn)行設(shè)計(jì)規(guī)則檢查DRC的修正。版圖輸出単元47，用于在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器 版圖。實(shí)施例五圖5示出了本發(fā)明實(shí)施三以及實(shí)施例四提供的電源環(huán)優(yōu)化單元的結(jié)構(gòu)，為了便于說(shuō)明，僅不出了與本發(fā)明實(shí)施例相關(guān)的部分。在本發(fā)明實(shí)施例三及實(shí)施例四中，電源環(huán)優(yōu)化單元可進(jìn)ー步包括接觸孔添加子單元以及導(dǎo)通孔添加子単元，如圖5所示，其中接觸孔添加子単元51，用于在為電源環(huán)的接地端和電源端添加的添加襯底接觸和金屬層之間添加接觸孔Contact ；以及導(dǎo)通孔添加子単元52，用于在為電源環(huán)的接地端添加的金屬層之間，以及電源端的金屬層之間添加導(dǎo)通孔VIA。本發(fā)明實(shí)施例在自動(dòng)識(shí)別出寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域后，為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA，最后在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖，實(shí)現(xiàn)了現(xiàn)有寄存器版圖的自動(dòng)優(yōu)化，增強(qiáng)和優(yōu)化了寄存器版圖上的電源環(huán)，提高了寄存器版圖的安全性、抗干擾能力和供電能力，簡(jiǎn)化了后續(xù)集成電路的布局布線工作。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種寄存器版圖構(gòu)造方法，其特征在于，所述方法包括下述步驟 根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖； 自動(dòng)識(shí)別所述寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域； 為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA ； 在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖。
2.如權(quán)利要求I所述的方法，其特征在于，所述根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖的步驟之前，所述方法還包括下述步驟 對(duì)用戶輸入的基本版圖信息進(jìn)行有效性驗(yàn)證。
3.如權(quán)利要求I所述的方法，其特征在于，所述為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA的步驟之前,所述方法還包括下述步驟 刪除電源環(huán)的接地端和電源端之間的穩(wěn)壓電容，以及電源環(huán)的接地端和電源端的電源引腳。
4.如權(quán)利要求I或2或3所述的方法，其特征在于，所述為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA的步驟具體包括 在為電源環(huán)的接地端和電源端添加的添加襯底接觸和金屬層之間添加接觸孔iontact ； 在為電源環(huán)的接地端添加的金屬層之間，以及電源端的金屬層之間添加導(dǎo)通孔VIA。
5.如權(quán)利要求4所述的方法，其特征在于，所述為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA的步驟之后，所述在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖的步驟之前，所述方法還包括 當(dāng)多個(gè)寄存器版圖拼接時(shí)，對(duì)該電源環(huán)的金屬層的最大寬度和密度進(jìn)行設(shè)計(jì)規(guī)則檢查DRC的修正。
6.一種寄存器版圖構(gòu)造系統(tǒng)，其特征在于，所述系統(tǒng)包括 版圖加載単元，用于根據(jù)用戶輸入的寄存器エ藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖； 電源環(huán)位置識(shí)別單元，用于自動(dòng)識(shí)別所述寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域； 電源環(huán)優(yōu)化單元，用于為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA ；以及 版圖輸出単元，用于在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖。
7.如權(quán)利要求6所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括 版圖信息驗(yàn)證單元，用于對(duì)用戶輸入的基本版圖信息進(jìn)行有效性驗(yàn)證。
8.如權(quán)利要求6所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括 器件刪除單元，用于刪除電源環(huán)的接地端和電源端之間的穩(wěn)壓電容，以及電源環(huán)的接地端和電源端的電源引腳。
9.如權(quán)利要求6或7或8所述的系統(tǒng)，其特征在于，所述電源環(huán)優(yōu)化単元包括 接觸孔添加子単元，用于在為電源環(huán)的接地端和電源端添加的添加襯底接觸和金屬層之間添加接觸孔Contact ；以及 導(dǎo)通孔添加子単元，用于在為電源環(huán)的接地端添加的金屬層之間，以及電源端的金屬層之間添加導(dǎo)通孔VIA。
10.如權(quán)利要求9所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括 DRC修正単元，用于當(dāng)多個(gè)寄存器版圖拼接時(shí)，對(duì)該電源環(huán)的金屬層的最大寬度和密度進(jìn)行設(shè)計(jì)規(guī)則檢查DRC的修正。
全文摘要
本發(fā)明適用于電子自動(dòng)化設(shè)計(jì)領(lǐng)域，提供了一種寄存器版圖構(gòu)造方法及系統(tǒng)，所述方法包括下述步驟根據(jù)用戶輸入的寄存器工藝和基本版圖信息，加載對(duì)應(yīng)的寄存器版圖；自動(dòng)識(shí)別所述寄存器版圖的電源環(huán)所在層次以及電源環(huán)所在區(qū)域；為電源環(huán)所在區(qū)域的接地端和電源端添加襯底接觸和金屬層，并采用N阱對(duì)電源環(huán)的電源端進(jìn)行隔離，為電源環(huán)添加接觸孔Contact和導(dǎo)通孔VIA；在寄存器版圖的頂層提取電源環(huán)和數(shù)字引腳，輸出寄存器版圖，實(shí)現(xiàn)了現(xiàn)有寄存器版圖的自動(dòng)優(yōu)化，增強(qiáng)和優(yōu)化了寄存器版圖上的電源環(huán)，提高了寄存器版圖的安全性、抗干擾能力和供電能力，簡(jiǎn)化了后續(xù)集成電路的布局布線工作。
文檔編號(hào)G06F17/50GK102855336SQ20111017530
公開(kāi)日2013年1月2日 申請(qǐng)日期2011年6月27日 優(yōu)先權(quán)日2011年6月27日
發(fā)明者劉振聲 申請(qǐng)人:炬力集成電路設(shè)計(jì)有限公司