專利名稱：共用存儲設(shè)備的方法及移動終端的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機通信技術(shù)領(lǐng)域，特別涉及共用存儲設(shè)備的方法及移動終端。
背景技術(shù)：
現(xiàn)有移動終端通常包括兩個處理器，分別為ARM處理器和X86處理器。其中，ARM處理器通常具有低功耗、低速率的特點，因此其待機時間長，僅能支持復(fù)雜度比較低的應(yīng)用； 而X86處理器通常具有高速率、高功耗的特點，是一種可以支持通用的Windows操作系統(tǒng)的 處理器，可以對處理能力要求較高的任務(wù)進行處理?，F(xiàn)有技術(shù)中，ARM處理器和X86處理器的混合系統(tǒng)，為了數(shù)據(jù)的共享，一般會采用 共用存儲器的方式為在ARM處理器和X86處理器之間設(shè)置一個存儲訪問控制器和多個多 路復(fù)用器，用于對地址、數(shù)據(jù)和控制信號進行選擇。存儲訪問控制器具有一個控制寄存器， 包括對應(yīng)ARM存儲器的第一存儲元件，和對應(yīng)X86處理器的第二存儲元件。存儲訪問控制 器通過兩個存儲元件接收到的訪問請求，生成選擇信號，作為多路復(fù)用器的選擇開關(guān)，通過 邏輯判斷控制存儲器由ARM處理器或X86處理器使用。發(fā)明人在對現(xiàn)有技術(shù)的研究過程中發(fā)現(xiàn)，ARM處理器和X86處理器共用存儲器時， 需要在移動終端內(nèi)設(shè)置包括存儲訪問控制器和多路復(fù)用器等在內(nèi)的元器件，增加了移動終 端的硬件成本；并且存儲訪問控制器需要根據(jù)兩個處理器的訪問請求生成選擇信號，其內(nèi) 部邏輯控制過程復(fù)雜，增加了共用存儲器的復(fù)雜度。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供共用存儲設(shè)備的方法及移動終端，以解決現(xiàn)有技術(shù)中共用 存儲設(shè)備需要增加大量元器件，導(dǎo)致移動終端硬件成本增加的問題。為解決上述技術(shù)問題，本發(fā)明提供如下技術(shù)方案—種共用存儲設(shè)備的方法，應(yīng)用于包括第一處理器、第二處理器和可讀寫的非易 失性存儲設(shè)備的移動終端，所述第一處理器和第二處理器的處理能力不同，第一處理器工 作且使用所述存儲設(shè)備的狀態(tài)為第二狀態(tài)，第二處理器工作且使用所述存儲設(shè)備的狀態(tài)為 第三狀態(tài)，包括第一處理器接收切換指令；第一處理器根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第二狀態(tài)或所述第三 狀態(tài)。所述第一處理器工作且未使用所述存儲設(shè)備的狀態(tài)為第一狀態(tài)，還包括所述移動終端開機后，所述第一處理器與所述存儲設(shè)備連通；所述第一處理器控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進入所述第一狀 態(tài)。還包括在所述第一狀態(tài)，所述第一處理器接收切換到所述第二狀態(tài)的指令；
所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進 入所述第二狀態(tài)。還包括在所述第二狀態(tài)，所述第一處理器接收切換到所述第一狀態(tài)的指令；所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進 入所述第一狀態(tài)。所述第一處理器在所述第二狀態(tài)，接收切換到所述第三狀態(tài)的指令；所述第一處理器根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第三狀態(tài)包括第一處理器接收到所述指令后，將預(yù)先設(shè)置的切換開關(guān)從與所述第一處理器連通 切換到與所述第二處理器連通；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終 端進入所述第三狀態(tài)；或第一處理器接收到所述指令后，建立所述存儲設(shè)備與所述第二處理器之間的直連 通道；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)。所述第一處理器在所述第三狀態(tài)，接收切換到所述第二狀態(tài)的指令；所述第一處理器根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第二狀態(tài)包括第一處理器接收到所述指令后，將預(yù)先設(shè)置的切換開關(guān)從與所述第二處理器連通 切換到與所述第一處理器連通；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終 端進入所述第二狀態(tài)；或第一處理器接收到所述指令后，斷開已建立的所述存儲設(shè)備與所述第二處理器之 間的直連通道；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第二 狀態(tài)。所述第一處理器工作且未使用所述存儲設(shè)備的狀態(tài)為第一狀態(tài)，還包括在所述第三狀態(tài)，所述第一處理器接收切換到所述第一狀態(tài)的指令；所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備進入所述第一狀態(tài)。所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備進入所述第一狀態(tài)包括第一處理器接收到所述指令后，將預(yù)先設(shè)置的切換開關(guān)從與所述第二處理器連通 切換到與所述第一處理器連通；第一處理器控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終 端進入所述第一狀態(tài)；或第一處理器接收到所述指令后，斷開已建立的所述存儲設(shè)備與所述第二處理器之 間的直連通道；所述第一處理器控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進入所述 第一狀態(tài)。還包括在所述第一狀態(tài)，所述第一處理器接收切換到所述第三狀態(tài)的指令；所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備進入所述第三狀態(tài)。所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備進入所述第三狀態(tài)包括第一處理器接收到所述指令后，將預(yù)先設(shè)置的切換開關(guān)從與所述第一處理器連通 切換到與所述第二處理器連通；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終 端進入所述第三狀態(tài)；或第一處理器接收到所述指令后，建立所述存儲 設(shè)備與所述第二處理器之間的直連通道；所述第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)。一種移動終端，包括第一處理器、第二處理器和可讀寫的非易失性存儲設(shè)備，所述 第一處理器和第二處理器的處理能力不同，第一處理器工作且使用所述存儲設(shè)備的狀態(tài) 為第二狀態(tài)，第二處理器工作且使用所述存儲設(shè)備的狀態(tài)為第三狀態(tài)，所述第一處理器包 括接收單元，用于接收切換指令；控制單元，用于根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第二狀態(tài)或所述
第三狀態(tài)。
所述第一處理器工作且未使用所述存儲設(shè)備的狀態(tài)為第一狀態(tài)，所述第一處理器 還包括初始化單元，用于所述移動終端開機后，與所述存儲設(shè)備連通，控制所述存儲設(shè)備 處于下電狀態(tài)，所述移動終端進入所述第一狀態(tài)。所述接收單元還包括第一接收單元，用于在所述第一狀態(tài)，接收切換到所述第二 狀態(tài)的指令；所述控制單元還包括第一控制單元，用于根據(jù)所述指令控制所述存儲設(shè)備處于 上電狀態(tài)，所述移動終端進入所述第二狀態(tài)。所述接收單元還包括第二接收單元，用于在所述第二狀態(tài)，接收切換到所述第一 狀態(tài)的指令；所述控制單元還包括第二控制單元，用于根據(jù)所述指令控制所述存儲設(shè)備處于 下電狀態(tài)，所述移動終端進入所述第一狀態(tài)。所述接收單元包括第三接收單元，用于在所述第二狀態(tài)，接收切換到所述第三狀 態(tài)的指令；所述控制單元包括第三控制單元，用于將預(yù)先設(shè)置的切換開關(guān)從與所述第一處 理器連通切換到與所述第二處理器連通，并控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終 端進入所述第三狀態(tài)，或建立所述存儲設(shè)備與所述第二處理器之間的直連通道，并控制所 述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)。所述接收單元包括第四接收單元，用于在所述第三狀態(tài)，接收切換到所述第二狀 態(tài)的指令；所述控制單元包括第四控制單元，用于將預(yù)先設(shè)置的切換開關(guān)從與所述第二處 理器連通切換到與所述第一處理器連通，并控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終 端進入所述第二狀態(tài)，或斷開已建立的所述存儲設(shè)備與所述第二處理器之間的直連通道， 并控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第二狀態(tài)。所述第一處理器工作且未使用所述存儲設(shè)備的狀態(tài)為第一狀態(tài)，所述接收單元還 包括第五接收單元，用于在所述第三狀態(tài)，接收切換到所述第一狀態(tài)的指令；所述控制單元還包括第五控制單元，用于將預(yù)先設(shè)置的切換開關(guān)從與所述第二 處理器連通切換到與所述第一處理器連通，并控制所述存儲設(shè)備處于下電狀態(tài)，所述移動 終端進入所述第一狀態(tài)，或斷開已建立的所述存儲設(shè)備與所述第二處理器之間的直連通 道，并控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進入所述第一狀態(tài)。所述接收單元還包括第六接收單元，用于在所述第一狀態(tài)，接收切換到所述第三狀態(tài)的指令；所述控制單元還包括第六控制單元，用于將預(yù)先設(shè)置的切換開關(guān)從與所述第一處理器連通切換到與所述第二處理器連通，并控制所述存儲設(shè)備處于上電狀態(tài)，所述移動 終端進入所述第三狀態(tài)，或建立所述存儲設(shè)備與所述第二處理器之間的直連通道，并控制 所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)。由以上本發(fā)明提供的技術(shù)方案可見，本發(fā)明實施例應(yīng)用在具有第一處理器、第二 處理器和存儲設(shè)備的移動終端內(nèi)，第一處理器接收到切換命令后，控制存儲設(shè)備進入由第 一處理器使用的第二狀態(tài)或由第二處理器使用的第三狀態(tài)。本發(fā)明通過第一處理器控制存 儲設(shè)備的共用，因此與現(xiàn)有技術(shù)相比，移動終端內(nèi)的元器件數(shù)量較少，節(jié)約了移動終端的硬 件成本；并且移動終端內(nèi)各部件之間的物理連接簡單，便于控制。


圖1為本發(fā)明共用存儲設(shè)備的方法的第一實施例流程圖；圖2為本發(fā)明共用存儲設(shè)備的方法的第二實施例流程圖；圖3為本發(fā)明移動終端的一種內(nèi)部結(jié)構(gòu)示意圖；圖4為應(yīng)用本發(fā)明方法第二實施例的狀態(tài)轉(zhuǎn)移示意圖；圖5為本發(fā)明共用存儲設(shè)備的方法的第三實施例流程圖；圖6為本發(fā)明移動終端的另一種內(nèi)部結(jié)構(gòu)示意圖；圖7為應(yīng)用本發(fā)明方法第三實施例的狀態(tài)轉(zhuǎn)移示意圖；圖8為本發(fā)明移動終端的又一種內(nèi)部結(jié)構(gòu)示意圖；圖9為本發(fā)明移動終端的第一實施例框圖；圖10為本發(fā)明移動終端的第二實施例框圖。
具體實施例方式本發(fā)明提供了一種共用存儲設(shè)備的方法及移動終端，為了使本技術(shù)領(lǐng)域的人員更 好地理解本發(fā)明方案，并使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附 圖和具體實施方式
對本發(fā)明作進一步詳細的說明。本發(fā)明實施例中的移動終端包括第一處理器和第二處理器，這兩個處理器均可以 獨立使用可讀寫的非易失性存儲設(shè)備。其中，本發(fā)明實施例的移動終端內(nèi)的處理器在共用 存儲設(shè)備時，主要包括三個狀態(tài)，分別為第一處理器工作且未使用存儲設(shè)備的第一狀態(tài)， 第一處理器工作且使用存儲設(shè)備的第二狀態(tài)，第二處理器工作且使用存儲設(shè)備的第三狀 態(tài)。本發(fā)明共用存儲設(shè)備的方法的第一實施例流程如圖1所示步驟101 第一處理器接收切換指令。步驟102 第一處理器根據(jù)切換指令控制可讀寫的非易失性存儲設(shè)備進入第二狀 態(tài)或第三狀態(tài)。本發(fā)明共用存儲設(shè)備的方法的第二實施例流程如圖2所示，該實施例示出了第一 處理器通過控制切換開關(guān)使移動終端內(nèi)的不同處理器可以共用存儲設(shè)備的過程步驟201 移動終端開機后，第一處理器與存儲設(shè)備連通。
步驟202 第一處理器控制存儲設(shè)備處于下電狀態(tài)，移動終端進入第一狀態(tài)。步驟203 判斷接收到的切換指令的類型，若為切換到第二狀態(tài)的指令，則執(zhí)行步 驟204 ；若為切換到第三狀態(tài)的指令，則執(zhí)行步驟209。步驟204 第一處理器控制存儲設(shè)備處于上電狀態(tài)，移動終端進入第二狀態(tài)。步驟205 判斷接收到的切換指令的類型，若為切換到第三狀態(tài)的指令，則執(zhí)行步 驟206 ；若為切換到第一狀態(tài)的指令，則執(zhí)行步驟210。步驟206 第一處理器將預(yù)先設(shè)置的切換開關(guān)從與第一處理器連通切換到與第二 處理器連通，并控制存儲設(shè)備處于上電狀態(tài)，移動終端進入第三狀態(tài)。
步驟207 判斷接收到的切換指令的類型，若為切換到第二狀態(tài)的指令，則執(zhí)行步 驟208 ；若為切換到第一狀態(tài)的指令，則執(zhí)行步驟211。步驟208 第一處理器將預(yù)先設(shè)置的切換開關(guān)從與第二處理器連通切換到與第一 處理器連通，并控制存儲設(shè)備處于上電狀態(tài)，移動終端進入第二狀態(tài)，返回步驟205。步驟209 第一處理器將預(yù)先設(shè)置的切換開關(guān)從與第一處理器連通切換到與第二 處理器連通，并控制存儲設(shè)備處于上電狀態(tài)，移動終端進入第三狀態(tài)，返回步驟207。步驟210 第一處理器控制存儲設(shè)備處于下電狀態(tài)，移動終端進入第一狀態(tài)，返回 步驟203。步驟211 第一處理器將預(yù)先設(shè)置的切換開關(guān)從與第二處理器連通切換到與第一 處理器連通，并控制存儲設(shè)備處于下電狀態(tài)，移動終端進入第一狀態(tài)，返回步驟203。如圖3所示，為應(yīng)用上述實施例的移動終端的內(nèi)部結(jié)構(gòu)示意圖。該移動終端內(nèi)，第 一處理器為ARM處理器，第二處理器為X86處理器，還包括一個切換開關(guān)(Switch)電路，以 USB Switch舉例，USB Switch的一個選擇端與ARM處理器相連，另一個選擇端與X86處理器 相連，切換信號接收端(SEL_USB)與ARM處理器相連，切換信號SEL_USB下拉接地，由ARM處 理器控制該USB Switch的切換，USB Switch的連接端與硬盤驅(qū)動器(HDD，Hard DiskDrive) 相連，以USB HDD舉例，ARM處理器和X86處理器共用該USB HDD，USB HDD通過ARM處理器 對USB Switch電路的控制可以選擇切換連接到ARM處理器或X86處理器上，ARM處理器還 直接與USB HDD連接，用于向USB HDD發(fā)送控制信號(HDD_Power_Control)，根據(jù)USB HDD 的使用情況控制USB HDD上電或下電。X86處理器與ARM處理器之間還存在一條消息通道， 該消息通道可以通過I2C或UART串口等方式實現(xiàn)，用于在X86處理器與ARM處理器之間傳 遞狀態(tài)信息和是否需要切換的消息等。其中，USB HDD是否上電(HDD_Power_Control)，以及切換開關(guān)電路USB Switch的 切換(SEL_USB)均由ARM處理器控制，原因在于移動終端內(nèi)，ARM處理器由于功耗低的特點， 一直處于上電工作狀態(tài)，而X86處理器由于功耗高，可能在一段時間內(nèi)不上電，因此ARM處 理器由于一直上電，所以其在控制邏輯上比X86處理器更簡便直接，并且由于ARM處理器采 用GPICKGeneral Purpose 1/0，通用型輸入/輸出)接口發(fā)送控制信令，因此其控制方式也 比X86處理器的控制方式簡單。ARM處理器在控制時，在X86處理器關(guān)機或深度睡眠情況下，ARM處理器可在需要 時控制USB Switch與自身連通，然后通過USB訪問USB HDD的內(nèi)容；ARM處理器也可以在單 獨工作時，通過發(fā)送HDD_Power_Control使USB HDD斷電，以減少移動終端的功耗；當(dāng)X86 處理器處于工作狀態(tài)時，ARM處理器通過SEL_USB控制USB Switch與X86處理器連通，并通過 HDD_Power_Control 控制 USB HDD 上電。如圖4所示為應(yīng)用上述實施例的狀態(tài)之間轉(zhuǎn)移示意圖，下面結(jié)合圖3所示的移動終端結(jié)構(gòu)示意圖，對各個狀態(tài)之間的轉(zhuǎn)移過程進行詳細描述。首先，對移動終端可能存在的狀態(tài)進行定義狀態(tài)1 表示ARM處理器工作，但不使用USB HDD，而X86處理器處于下電或深度睡 眠狀態(tài)；此處需要說明的是，本發(fā)明實施例中ARM處理器具有一個flash存儲器，ARM處理 器啟動的操作系統(tǒng)存儲在該flash中，因此并不需要在HDD中保存ARM處理器的操作系統(tǒng)， 此時HDD相當(dāng)于是ARM處理器系統(tǒng)的一個外接存儲設(shè)備。狀態(tài)2 表示ARM處理器工作，同時使用USB HDD，而X86處理器處于下電或深度睡 眠狀態(tài)；狀態(tài)3 表示X86處理器工作，同時使用USB HDD,而ARM處理器進入待機狀態(tài)，但 仍然維持USB HDD與X86處理器的連通。此處需要說明的是，本發(fā)明實施例中的X86處理器啟動的操作系統(tǒng)存儲在該HDD 中，HDD相當(dāng)于是X86處理器系統(tǒng)的組成部分。其次，對狀態(tài)之間的轉(zhuǎn)移進行描述初始開機進入狀態(tài)1 移動終端初始開機后，USB HDD默認與ARM處理器連通，此時 ARM處理器不使用USB HDD,因此USB HDD處于下電狀態(tài)，以便節(jié)約功耗。從狀態(tài)1轉(zhuǎn)移到狀態(tài)2 當(dāng)ARM處理器需要使用USB HDD時，ARM處理器向USB HDD 發(fā)送HDD_Power_Control信號，以控制其上電；從狀態(tài)2轉(zhuǎn)移到狀態(tài)3 當(dāng)X86處理器需要使用USB HDD時，則ARM處理器控制USB Switch從與ARM處理器連通切換到與X86處理器連通，切換時可以采用置SEL_USB為高的 方式(預(yù)設(shè)SEL_USB為高時USB Switch與X86處理器連通，SEL_USB為低時USB Switch與 ARM處理器連通)，同時ARM處理器可以進一步向USB HDD發(fā)送HDD_Power_Control信號， 控制USB HDD先下電再上電，以保證X86處理器工作時硬盤狀態(tài)正常；從狀態(tài)3轉(zhuǎn)移到狀態(tài)1 當(dāng)X86處理器不需要使用USB HDD,且ARM處理器也不需 要使用USB HDD時，ARM處理器控制USB Switch從與X86處理器連通切換到與ARM處理器 連通，切換時可以采用置SEL_USB為低的方式，同時ARM處理器向USB HDD發(fā)送HDD_P0wer_ Control信號，控制USB HDD下電；從狀態(tài)1轉(zhuǎn)移到狀態(tài)3 當(dāng)X86處理器需要使用USB HDD時，ARM處理器控制USB Switch從與ARM處理器連通切換到與X86處理器連通，切換時將SEL_USB置高，同時ARM處 理器向USB HDD發(fā)送HDD_Power_Control信號，控制USB HDD上電；從狀態(tài)3轉(zhuǎn)移到狀態(tài)2 當(dāng)ARM處理器需要使用USB HDD時，ARM處理器控制USB Switch從與X86處理器連通切換到與ARM處理器連通，切換時將SEL_USB置低，同時ARM處 理器可以進一步向USB HDD發(fā)送HDD_Power_Control信號，控制USB HDD先下電后上電，以 保證ARM處理器工作時硬盤狀態(tài)正常；從狀態(tài)2轉(zhuǎn)移到狀態(tài)1 當(dāng)ARM處理器不需要使用USB HDD時，ARM處理器向USB HDD 發(fā)送 HDD_Power_Control 信號，控制 USB HDD 下電。由上述實施例可知，相對于現(xiàn)有共用存儲設(shè)備的方案，本發(fā)明通過ARM處理器對切換開關(guān)電路的控制實現(xiàn)存儲設(shè)備的共用，因此移動終端內(nèi)各部件之間的物理連接與邏輯 控制電路簡單，狀態(tài)切換邏輯簡便，易于通過軟件實現(xiàn)控制。本發(fā)明共用存儲設(shè)備的方法的第三實施例流程如圖5所示，該實施例示出了第一 處理器通過建立或斷開直連通道使移動終端內(nèi)的不同處理器可以共用存儲設(shè)備的過程步驟501 移動終端開機后，第一處理器與存儲設(shè)備連通。步驟502 第一處理器控制存儲設(shè)備處于下電狀態(tài)，移動終端進入第一狀態(tài)。步驟503 判斷接收到的切換指令的類型，若為切換到第二狀態(tài)的指令，則執(zhí)行步 驟504 ；若為切換到第三狀態(tài)的指令，則執(zhí)行步驟509。步驟504 第一處理器控制存儲設(shè)備處于上電狀態(tài)，移動終端進入第二狀態(tài)。步驟505 判斷接收到的切換指令的類型，若為切換到第三狀態(tài)的指令，則執(zhí)行步 驟506 ；若為切換到第一狀態(tài)的指令，則執(zhí)行步驟510。步驟506 第一處理器建立存儲設(shè)備與第二處理器之間的直連通道，并控制所述 存儲設(shè)備處于上電狀態(tài)，移動終端進入第三狀態(tài)。步驟507 判斷接收到的切換指令的類型，若為切換到第二狀態(tài)的指令，則執(zhí)行步 驟508 ；若為切換到第一狀態(tài)的指令，則執(zhí)行步驟511。步驟508 第一處理器斷開已建立的存儲設(shè)備與第二處理器之間的直連通道，并 控制存儲設(shè)備處于上電狀態(tài)，移動終端進入第二狀態(tài)，返回步驟505。步驟509 第一處理器建立存儲設(shè)備與第二處理器之間的直連通道，并控制存儲 設(shè)備處于上電狀態(tài)，移動終端進入第三狀態(tài)，返回步驟507。步驟510 第一處理器控制存儲設(shè)備處于下電狀態(tài)，移動終端進入第一狀態(tài)，返回 步驟503。步驟511 第一處理器斷開已建立的存儲設(shè)備與第二處理器之間的直連通道，并 控制存儲設(shè)備處于下電狀態(tài)，移動終端進入第一狀態(tài)，返回步驟503。如圖6所示，為應(yīng)用上述實施例的移動終端內(nèi)部結(jié)構(gòu)示意圖。該移動終端內(nèi)，同樣 以ARM處理器、X86處理器、USB HDD舉例，第一處理器為ARM處理器，第二處理器為X86處 理器，USB HDD直接與ARM處理器相連，ARM處理器和X86處理器共用該USB HDD, USB HDD 可以通過ARM處理內(nèi)是否建立直連通道選擇連接到ARM處理器或X86處理器上；另外，ARM 處理器還可以向USB HDD發(fā)送控制信號(HDD_PoWer_Control)，用于根據(jù)USBHDD的使用情 況控制USB HDD上電或者下電。其中，USB HDD是否上電(HDD_Power_Control)，以及建立或斷開X86處理器與USB HDD之間的直連通道均由ARM處理器控制，原因在于移動終端內(nèi)，ARM處理器由于功耗低的 特點，一直處于上電工作狀態(tài)，而X86處理器由于功耗高，可能在一段時間內(nèi)不上電，因此 ARM處理器由于一直上電，所以其在控制邏輯上比X86處理器更簡便直接，并且由于ARM處 理器采用GPIO接口發(fā)送控制信令，因此其控制方式也比X86處理器的控制方式簡單。ARM處理器在控制時，在X86處理器關(guān)機或深度睡眠情況下，ARM處理器可在需要 時訪問USB HDD的內(nèi)容，此時ARM處理器控制USB直連通道斷開，ARM處理器作為USB主機 端(USB Host)訪問USB HDD ；ARM處理器也可以單獨工作，通過發(fā)送HDD_Power_Control使 USB HDD斷電，以減少移動終端的功耗；當(dāng)X86處理器處于工作狀態(tài)時，ARM處理器建立一個 透明的USB直連通道，橋接X86處理器與USB HDD,此時ARM處理器僅僅維持此USB直連通道，并通過HDD_Power_Control控制USB HDD上電，ARM處理器同時進入待機狀態(tài)以節(jié)約移 動終端的功耗。如圖7所示為應(yīng)用上述實施例的狀態(tài)之間轉(zhuǎn)移示意圖，下面結(jié)合圖6所示的移動 終端結(jié)構(gòu)示意圖，對各個狀態(tài)之間的轉(zhuǎn)移過程進行描述，其中，移動終端內(nèi)可能存在的狀態(tài) 定義與圖4中的描述一致，在此不再贅述。
初始開機進入狀態(tài)1 移動終端初始開機后，USB HDD默認與ARM處理器連通，此時 ARM處理器不使用USB HDD,因此USB HDD處于下電狀態(tài)，以便節(jié)約功耗。從狀態(tài)1轉(zhuǎn)移到狀態(tài)2 當(dāng)ARM處理器需要使用USB HDD時，ARM處理器向USB HDD 發(fā)送HDD_PoWer_Control信號，以控制其上電，此時ARM處理器作為USB的主機端訪問該 USB HDD ；從狀態(tài)2轉(zhuǎn)移到狀態(tài)3 當(dāng)X86處理器需要使用USB HDD時，則ARM處理器為X86 處理器和USB HDD之間建立USB直連通道，此時X86處理器作為USB的主機端可以通過該 USB直連通道對USB HDD進行訪問，同時ARM處理器可以進一步向USB HDD發(fā)送HDD_Power_ Control信號，控制USB HDD先下電再上電，以保證X86處理器工作時硬盤狀態(tài)正常；從狀態(tài)3轉(zhuǎn)移到狀態(tài)1 當(dāng)X86處理器不需要使用USB HDD,且ARM處理器也不需 要使用USB HDD時，ARM處理器斷開X86處理器與USB HDD之間的USB直連通道，同時ARM 處理器向USB HDD發(fā)送HDD_Power_Control信號，控制USB HDD下電；從狀態(tài)1轉(zhuǎn)移到狀態(tài)3 當(dāng)X86處理器需要使用USB HDD時，ARM處理器為X86處理 器和USB HDD之間建立USB直連通道，同時ARM處理器向USB HDD發(fā)送HDD_Power_Contro 1 信號，控制USB HDD上電；從狀態(tài)3轉(zhuǎn)移到狀態(tài)2 當(dāng)ARM處理器需要使用USB HDD時，ARM處理器斷開X86 處理器與USB HDD之間的USB直連通道，同時ARM處理器可以進一步向USB HDD發(fā)送HDD_ Power_Control信號，控制USB HDD先下電后上電，以保證ARM處理器工作時硬盤狀態(tài)正 常；從狀態(tài)2轉(zhuǎn)移到狀態(tài)1 當(dāng)ARM處理器不需要使用USB HDD時，ARM處理器向USB HDD 發(fā)送 HDD_Power_Control 信號，控制 USB HDD 下電。由上述實施例可知，相對于現(xiàn)有共用存儲設(shè)備的方案，本發(fā)明通過ARM處理器維 護X86處理器與USB HDD之間USB直連通道的連接或斷開，實現(xiàn)存儲設(shè)備的共用，由于其無 需額外的硬件的設(shè)備，只需ARM處理器對USBHDD上電或下電進行控制，因此移動終端內(nèi)各 部件之間的物理連接與邏輯控制電路簡單，易于通過軟件實現(xiàn)控制，并且與現(xiàn)有技術(shù)相比， 進一步節(jié)約了硬件成本。并且，上述移動終端的內(nèi)部結(jié)構(gòu)為未來實現(xiàn)X86處理器與ARM處 理器共同訪問USB HDD提供了可能。本發(fā)明移動終端內(nèi)部結(jié)構(gòu)的又一種示意圖如圖8所示，與前述兩個移動終端內(nèi)部 結(jié)構(gòu)示意圖的實施例不同在于，該移動終端內(nèi)，第一處理器和第二處理器都可以發(fā)起并實 施對切換開關(guān)的切換控制，因此無需讓某一處理器一直處于啟動狀態(tài)。其中，在對USB Switch進行控制時，可以通過第一處理器的USB_SEL_1，也可以是 第二處理器的USB_SEL_2，它們通過邏輯電路1接入到USB Switch上。在接入USB Switch 之前，通過下拉電阻接地，即為USB Switch默認接入狀態(tài)。USB HDD的上電信號可以是第一處理器發(fā)出的HDD_P0Wer_C0ntr0l_l，也可以是第二處理器發(fā)出的HDD_Power_Control_2，它們通過邏輯電路2接入到USB Switch上。第一處理器和第二處理器之間存在消息通道，該消息通道可以是I2C、UART串口 等等。消息通道的作用就是在第一處理器和第二處理器之間傳遞狀態(tài)信息與是否需要切換 的消息。下面通過一個實際應(yīng)用場景描述本發(fā)明實施例假設(shè)X86處理器與ARM處理器共存于一個筆記本電腦中，各自具有獨立的系統(tǒng)，為 了省電，開機后僅進入狀態(tài)1，用戶僅使用筆記本電腦的ARM系統(tǒng)上網(wǎng)，HDD不工作。在上網(wǎng)過程中，用戶發(fā)現(xiàn)比較有用的圖像資料，希望將該圖像資料下載到HDD，ARM 處理器在響應(yīng)文件保存命令的時候，自動使HDD連接在ARM系統(tǒng)并上電工作，從而進入狀態(tài) 2。當(dāng)下載完畢后，可以根據(jù)設(shè)定策略自動或者根據(jù)用戶手動選擇返回狀態(tài)1或仍保 持狀態(tài)2。如果需要使用復(fù)雜度較高的圖片編輯軟件，如Photoshop，對下載的圖像資料進 行編輯修改時，則進入狀態(tài)3，具體實現(xiàn)可以在ARM處理器操作界面 中存在進入X86處理器 的選項，選擇該選項后，ARM處理器通過I2C或UART串口等通道，通知X86處理器，由此控 制X86處理器啟動并進入狀態(tài)3，X86處理器啟動完成后再由I2C或UART串口等通道告知 ARM處理器，使得ARM處理器進入待機狀態(tài)。當(dāng)通過X86處理器對照片編輯修改的工作完成并保存退出后，用戶想接著用省電 方式上網(wǎng)，于是返回到狀態(tài)1，具體實現(xiàn)可以為在X86處理器操作界面上存在進入ARM處理 器工作的選項，選擇該選項后，X86處理器通過I2C或UART串口等通道，通知ARM處理器， 由此控制ARM處理器喚醒并進入狀態(tài)1或狀態(tài)2，ARM處理器啟動完成后再由I2C或UART 串口等通道告知X86處理器，使得X86處理器進入睡眠或關(guān)機。上述應(yīng)用場景舉例，僅僅示出了一種實現(xiàn)方式，實際上操作方式可以是多種多樣 的，比如筆記本電腦上可以設(shè)置兩個開關(guān)機按鍵，一個對應(yīng)ARM處理器系統(tǒng)，另一個對應(yīng) X86處理器系統(tǒng)，用以控制進入哪種狀態(tài)，對此本發(fā)明實施例不再贅述。需要說明的是，上述各個實施例中均是以USB接口舉例(USB Switch, USB HDD), 但在實際應(yīng)用過程中，也可以是PATA或SATA等接口。如果使用的是某一處理器不直接支 持的接口，具體實現(xiàn)可以是在控制切換開關(guān)后，接入處理器之前，將PATA或SATA接口轉(zhuǎn)換 成USB接口。此外，上述各個實施例中，可讀寫的非易失性存儲器僅以HDD舉例，當(dāng)然也可以是 其他滿足條件的存儲設(shè)備，比如SSD等。另外，上述實施例在描述移動終端應(yīng)用時，第一處理器為ARM架構(gòu)處理器，第二處 理器為X86架構(gòu)處理器，但是此處僅為示例性描述。根據(jù)移動終端的具體類型不同，實際上 第一處理器和第二處理器可以均為ARM架構(gòu)處理器，或均為X86架構(gòu)處理器，或為其他架構(gòu) 處理器等，即對不同種類處理器的組合使用本發(fā)明實施例不做限制，只要第一處理器和第 二處理器不同，并可以處理不同復(fù)雜度的任務(wù)，并且存在第一處理器無法處理但第二處理 器可以處理的任務(wù)。并且，將兩個處理器集成在一起的移動終端設(shè)備，可以是Notebook(筆記本計算 機)或Netbook (上網(wǎng)本)，還可以是Smartphone (智能手機)，或者PDA (個人數(shù)碼助理)， 或者UMPC (超便攜計算機)，或者MID (移動互聯(lián)網(wǎng)設(shè)備)等。
與本發(fā)明共用存儲設(shè)備的方法的實施例相對應(yīng)，本發(fā)明還提供了使用該方法的移動終端的實施例。本發(fā)明移動終端的第一實施例框圖如圖9所示，該移動終端包括第一處理器 910、第二處理器920和可讀寫的非易失性存儲設(shè)備930。預(yù)先定義第一處理器910工作且 使用所述存儲設(shè)備930的狀態(tài)為第二狀態(tài)，第二處理器920工作且使用所述存儲設(shè)備930 的狀態(tài)為第三狀態(tài)。其中，第一處理器910包括接收單元911，用于接收切換指令；控制單元912，用于根據(jù)所述切換指令，控制所 述存儲設(shè)備930進入第二狀態(tài)或第三狀態(tài)。本發(fā)明移動終端的第二實施例框圖如圖10所示，該移動終端包括第一處理器 1010、第二處理器1020和可讀寫的非易失性存儲設(shè)備1030。預(yù)先定義第一處理器1010工 作且未使用所述存儲設(shè)備1030的狀態(tài)為第一狀態(tài)，第一處理器1010工作且使用所述存儲 設(shè)備1030的狀態(tài)為第二狀態(tài)，第二處理器1020工作且使用所述存儲設(shè)備1030的狀態(tài)為第 三狀態(tài)。其中，第一處理器1010包括初始化單元1011，用于所述移動終端開機后，與所述存儲設(shè)備1030連通，控制所 述存儲設(shè)備1030處于下電狀態(tài)，所述移動終端進入所述第一狀態(tài)；接收單元1012，用于接 收切換指令；控制單元1013，用于根據(jù)所述切換指令，控制所述存儲設(shè)備1030進入由所述 第一處理器1010使用的第二狀態(tài)或由所述第二處理器1020使用的第三狀態(tài)。下面具體描述接收單元1012和控制單元1013對應(yīng)不同狀態(tài)所包含的不同單元， 這些單元在圖10中未示出。其中，接收單元1012還可以包括第一接收單元，用于在所述第一狀態(tài)，接收切換 到所述第二狀態(tài)的指令；相應(yīng)的，控制單元1013還可以包括第一控制單元，用于根據(jù)所述 指令控制所述存儲設(shè)備1030處于上電狀態(tài)，所述移動終端進入所述第二狀態(tài)；接收單元1012還可以包括第二接收單元，用于在所述第二狀態(tài)，接收切換到所 述第一狀態(tài)的指令；所述控制單元還可以包括第二控制單元，用于根據(jù)所述指令控制所 述存儲設(shè)備1030處于下電狀態(tài)，所述移動終端進入所述第一狀態(tài)；接收單元1012還可以包括第三接收單元，用于在所述第二狀態(tài)，接收切換到所 述第三狀態(tài)的指令；所述控制單元1013還可以包括第三控制單元，用于將預(yù)先設(shè)置的切 換開關(guān)從與所述第一處理器1010連通切換到與所述第二處理器1020連通，并控制所述存 儲設(shè)備1030處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)，或建立所述存儲設(shè)備1030與 所述第二處理器1020之間的直連通道，并控制所述存儲設(shè)備1030處于上電狀態(tài)，所述移動 終端進入所述第三狀態(tài)；接收單元1012還可以包括第四接收單元，用于在所述第三狀態(tài)，接收切換到所 述第二狀態(tài)的指令；所述控制單元1013還可以包括第四控制單元，用于將預(yù)先設(shè)置的切 換開關(guān)從與所述第二處理器1020連通切換到與所述第一處理器1010連通，并控制所述存 儲設(shè)備1030處于上電狀態(tài)，所述移動終端進入所述第二狀態(tài)，或斷開已建立的所述存儲設(shè) 備1030與所述第二處理器1020之間的直連通道，并控制所述存儲設(shè)備1030處于上電狀 態(tài)，所述移動終端進入所述第二狀態(tài)；
接收單元1012還可以包括第五接收單元，用于在所述第三狀態(tài)，接收切換到所述第一狀態(tài)的指令；控制單元1013還可以包括第五控制單元，用于將預(yù)先設(shè)置的切換開 關(guān)從與所述第二處理器1020連通切換到與所述第一處理器1010連通，并控制所述存儲設(shè) 備1030處于下電狀態(tài)，所述移動終端進入所述第一狀態(tài)，或斷開已建立的所述存儲設(shè)備 1030與所述第二處理器1020之間的直連通道，并控制所述存儲設(shè)備1030處于下電狀態(tài)，所 述移動終端進入所述第一狀態(tài)；接收單元1012還可以包括第六接收單元，用于在所述第一狀態(tài)，接收切換到所 述第三狀態(tài)的指令；所述控制單元1013還可以包括第六控制單元，用于將預(yù)先設(shè)置的切 換開關(guān)從與所述第一處理器1010連通切換到與所述第二處理器1020連通，并控制所述存 儲設(shè)備1030處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)，或建立所述存儲設(shè)備1030與 所述第二處理器1020之間的直連通道，并控制所述存儲設(shè)備1030處于上電狀態(tài)，所述移動 終端進入所述第三狀態(tài)。通過以上的實施方式的描述可知，本發(fā)明實施例應(yīng)用在具有第一處理器、第二處 理器和存儲設(shè)備的移動終端內(nèi)，第一處理器接收到切換命令后，控制存儲設(shè)備進入由第一 處理器使用的第二狀態(tài)或由第二處理器使用的第三狀態(tài)。本發(fā)明通過第一處理器控制存儲 設(shè)備的共用，因此與現(xiàn)有技術(shù)相比，移動終端內(nèi)的元器件數(shù)量較少，節(jié)約了移動終端的硬件 成本；并且移動終端內(nèi)各部件之間的物理連接簡單，便于控制。本領(lǐng)域的技術(shù)人員可以清楚地了解到本發(fā)明可借助軟件加必需的通用硬件平臺 的方式來實現(xiàn)?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的 部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品可以存儲在存儲介質(zhì)中，如ROM/ RAM、磁碟、光盤等，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務(wù)器， 或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例或者實施例的某些部分所述的方法。以上所述的本發(fā)明實施方式，并不構(gòu)成對本發(fā)明保護范圍的限定。任何在本發(fā)明 的精神和原則之內(nèi)所作的修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
一種共用存儲設(shè)備的方法，應(yīng)用于包括第一處理器、第二處理器和可讀寫的非易失性存儲設(shè)備的移動終端，其特征在于，所述第一處理器和第二處理器的處理能力不同，第一處理器工作且使用所述存儲設(shè)備的狀態(tài)為第二狀態(tài)，第二處理器工作且使用所述存儲設(shè)備的狀態(tài)為第三狀態(tài)，包括第一處理器接收切換指令；第一處理器根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第二狀態(tài)或所述第三狀態(tài)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一處理器工作且未使用所述存儲 設(shè)備的狀態(tài)為第一狀態(tài)，還包括所述移動終端開機后，所述第一處理器與所述存儲設(shè)備連通；所述第一處理器控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進入所述第一狀態(tài)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，還包括在所述第一狀態(tài)，所述第一處理器接收切換到所述第二狀態(tài)的指令；所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所 述第二狀態(tài)。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，還包括在所述第二狀態(tài)，所述第一處理器接收切換到所述第一狀態(tài)的指令；所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進入所 述第一狀態(tài)。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一處理器在所述第二狀態(tài)，接收切 換到所述第三狀態(tài)的指令；所述第一處理器根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第三狀態(tài)包括第一處理器接收到所述指令后，將預(yù)先設(shè)置的切換開關(guān)從與所述第一處理器連通切換 到與所述第二處理器連通；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進 入所述第三狀態(tài)；或第一處理器接收到所述指令后，建立所述存儲設(shè)備與所述第二處理器之間的直連通 道；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一處理器在所述第三狀態(tài)，接收切 換到所述第二狀態(tài)的指令；所述第一處理器根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第二狀態(tài)包括第一處理器接收到所述指令后，將預(yù)先設(shè)置的切換開關(guān)從與所述第二處理器連通切換 到與所述第一處理器連通；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進 入所述第二狀態(tài)；或第一處理器接收到所述指令后，斷開已建立的所述存儲設(shè)備與所述第二處理器之間的 直連通道；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第二狀態(tài)。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一處理器工作且未使用所述存儲 設(shè)備的狀態(tài)為第一狀態(tài)，還包括在所述第三狀態(tài)，所述第一處理器接收切換到所述第一狀態(tài)的指令；所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備進入所述第一狀態(tài)。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述第一處理器根據(jù)所述指令控制所述 存儲設(shè)備進入所述第一狀態(tài)包括第一處理器接收到所述指令后，將預(yù)先設(shè)置的切換開關(guān)從與所述第二處理器連通切換 到與所述第一處理器連通；第一處理器控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進 入所述第一狀態(tài)；或第一處理器接收到所述指令后，斷開已建立的所述存儲設(shè)備與所述第二處理器之間的 直連通道；所述第一處理器控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進入所述第一 狀態(tài)。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，還包括在所述第一狀態(tài)，所述第一處理器接收切換到所述第三狀態(tài)的指令；所述第一處理器根據(jù)所述指令控制所述存儲設(shè)備進入所述第三狀態(tài)。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述第一處理器根據(jù)所述指令控制所述 存儲設(shè)備進入所述第三狀態(tài)包括第一處理器接收到所述指令后，將預(yù)先設(shè)置的切換開關(guān)從與所述第一處理器連通切換 到與所述第二處理器連通；第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進 入所述第三狀態(tài)；或第一處理器接收到所述指令后，建立所述存儲設(shè)備與所述第二處理器之間的直連通 道；所述第一處理器控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)。
11.一種移動終端，包括第一處理器、第二處理器和可讀寫的非易失性存儲設(shè)備，其特 征在于，所述第一處理器和第二處理器的處理能力不同，第一處理器工作且使用所述存儲 設(shè)備的狀態(tài)為第二狀態(tài)，第二處理器工作且使用所述存儲設(shè)備的狀態(tài)為第三狀態(tài)，所述第 一處理器包括接收單元，用于接收切換指令；控制單元，用于根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第二狀態(tài)或所述第三 狀態(tài)。
12.根據(jù)權(quán)利要求11所述的移動終端，其特征在于，所述第一處理器工作且未使用所 述存儲設(shè)備的狀態(tài)為第一狀態(tài)，所述第一處理器還包括初始化單元，用于所述移動終端開機后，與所述存儲設(shè)備連通，控制所述存儲設(shè)備處于 下電狀態(tài)，所述移動終端進入所述第一狀態(tài)。
13.根據(jù)權(quán)利要求12所述的移動終端，其特征在于，所述接收單元還包括第一接收單 元，用于在所述第一狀態(tài)，接收切換到所述第二狀態(tài)的指令；所述控制單元還包括第一控制單元，用于根據(jù)所述指令控制所述存儲設(shè)備處于上電 狀態(tài)，所述移動終端進入所述第二狀態(tài)。
14.根據(jù)權(quán)利要求13所述的移動終端，其特征在于，所述接收單元還包括第二接收單 元，用于在所述第二狀態(tài)，接收切換到所述第一狀態(tài)的指令；所述控制單元還包括第二控制單元，用于根據(jù)所述指令控制所述存儲設(shè)備處于下電 狀態(tài)，所述移動終端進入所述第一狀態(tài)。
15.根據(jù)權(quán)利要求11所述的移動終端，其特征在于，所述接收單元包括第三接收單 元，用于在所述第二狀態(tài)，接收切換到所述第三狀態(tài)的指令；所述控制單元包括第三控制單元，用于將預(yù)先設(shè)置的切換開關(guān)從與所述第一處理器 連通切換到與所述第二處理器連通，并控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進 入所述第三狀態(tài)，或建立所述存儲設(shè)備與所述第二處理器之間的直連通道，并控制所述存 儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)。
16.根據(jù)權(quán)利要求11所述的移動終端，其特征在于，所述接收單元包括第四接收單 元，用于在所述第三狀態(tài)，接收切換到所述第二狀態(tài)的指令；所述控制單元包括第四控制單元，用于將預(yù)先設(shè)置的切換開關(guān)從與所述第二處理器 連通切換到與所述第一處理器連通，并控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進 入所述第二狀態(tài)，或斷開已建立的所述存儲設(shè)備與所述第二處理器之間的直連通道，并控 制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第二狀態(tài)。
17.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述第一處理器工作且未使用所述存 儲設(shè)備的狀態(tài)為第一狀態(tài)，所述接收單元還包括第五接收單元，用于在所述第三狀態(tài)，接 收切換到所述第一狀態(tài)的指令；所述控制單元還包括第五控制單元，用于將預(yù)先設(shè)置的切換開關(guān)從與所述第二處理 器連通切換到與所述第一處理器連通，并控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端 進入所述第一狀態(tài)，或斷開已建立的所述存儲設(shè)備與所述第二處理器之間的直連通道，并 控制所述存儲設(shè)備處于下電狀態(tài)，所述移動終端進入所述第一狀態(tài)。
18.根據(jù)權(quán)利要求17所述的移動終端，其特征在于，所述接收單元還包括第六接收單 元，用于在所述第一狀態(tài)，接收切換到所述第三狀態(tài)的指令；所述控制單元還包括第六控制單元，用于將預(yù)先設(shè)置的切換開關(guān)從與所述第一處理 器連通切換到與所述第二處理器連通，并控制所述存儲設(shè)備處于上電狀態(tài)，所述移動終端 進入所述第三狀態(tài)，或建立所述存儲設(shè)備與所述第二處理器之間的直連通道，并控制所述 存儲設(shè)備處于上電狀態(tài)，所述移動終端進入所述第三狀態(tài)。
全文摘要
本發(fā)明公開了共用存儲設(shè)備的方法和移動終端，移動終端包括第一處理器、第二處理器和可讀寫的非易失性存儲設(shè)備的移動終端，所述第一處理器和第二處理器的處理能力不同，第一處理器工作且使用所述存儲設(shè)備的狀態(tài)為第二狀態(tài)，第二處理器工作且使用所述存儲設(shè)備的狀態(tài)為第三狀態(tài)，該方法包括第一處理器接收切換指令；第一處理器根據(jù)所述切換指令，控制所述存儲設(shè)備進入所述第二狀態(tài)或所述第三狀態(tài)。本發(fā)明通過第一處理器控制存儲設(shè)備的共用，因此與現(xiàn)有技術(shù)相比，移動終端內(nèi)的元器件數(shù)量較少，節(jié)約了移動終端的硬件成本；并且移動終端內(nèi)各部件之間的物理連接簡單，便于控制。
文檔編號G06F15/167GK101847043SQ200910080708
公開日2010年9月29日 申請日期2009年3月25日 優(yōu)先權(quán)日2009年3月25日
發(fā)明者單文英, 孫春輝, 張福良, 楊金妹 申請人:聯(lián)想(北京)有限公司