專利名稱：一種同步時(shí)鐘產(chǎn)生電路和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種同步時(shí)鐘產(chǎn)生電路和方法。
背景技術(shù)：
—個(gè)SoC(System on Chip,片上系統(tǒng))系統(tǒng)工作時(shí)通常要用到不同的時(shí)鐘域，而不 同的時(shí)鐘域通?？晒ぷ髟趦煞N模式，即同步模式和異步模式。如果系統(tǒng)中的觸發(fā)器由時(shí)鐘 的上升沿觸發(fā)，則在同步模式中，不同時(shí)鐘的上升沿在某一時(shí)刻能夠?qū)R，從而保證不同時(shí) 鐘域的邏輯單元能夠同步進(jìn)行信息交互；而在異步模式中，不同時(shí)鐘的上升沿?zé)o需對齊，使 得不同時(shí)鐘域的邏輯單元間的信息交互變得復(fù)雜。因此，在SoC系統(tǒng)中，由系統(tǒng)總線相連的 各個(gè)時(shí)鐘域總是盡可能工作在同步模式下，能夠工作在同步模式的兩個(gè)時(shí)鐘信號通常是整 數(shù)倍關(guān)系且它們的上升沿能夠?qū)R。如果我們把時(shí)鐘信號的上升沿時(shí)刻作為零相位時(shí)刻， 兩個(gè)同步時(shí)鐘還需要的一個(gè)同步指示信號來指示兩個(gè)時(shí)鐘的同步時(shí)刻，即兩個(gè)時(shí)鐘零相位 對齊的時(shí)刻，以保證不同時(shí)鐘域在同步時(shí)刻進(jìn)行信息交互。 如果一個(gè)soc系統(tǒng)中存在三個(gè)時(shí)鐘域，它們的工作頻率之比為3 : 2 : i，這就要 求系統(tǒng)生成頻率之比為3 : 2 : i的三個(gè)時(shí)鐘，且這三項(xiàng)時(shí)鐘能同步工作?，F(xiàn)有技術(shù)通常
利用一個(gè)6倍頻時(shí)鐘直接分頻產(chǎn)生3倍頻、2倍頻和1倍頻時(shí)鐘來解決這一問題。
現(xiàn)有技術(shù)至少存在以下缺點(diǎn)由于SoC系統(tǒng)工作時(shí)鐘的頻率通常都比較高，往往 需要一個(gè)頻率很高的時(shí)鐘來分頻，例如要產(chǎn)生頻率為600MHz、400MHz、200MHz的三項(xiàng)同步 時(shí)鐘，至少需要一個(gè)1. 2GHz的時(shí)鐘來進(jìn)行分頻，產(chǎn)生如此高頻率的時(shí)鐘比較困難，而且該 方法對復(fù)位信號要求比較嚴(yán)格，又需要額外生成同步指示信號，系統(tǒng)比較復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例的目的在于提供一種同步時(shí)鐘產(chǎn)生電路和方法，以實(shí)現(xiàn)頻率比為
3:2: i的三項(xiàng)時(shí)鐘的同步，減輕由分頻實(shí)現(xiàn)時(shí)鐘信號同步所引起的時(shí)鐘系統(tǒng)復(fù)雜的問 題。 根據(jù)本發(fā)明的一實(shí)施例，提供一種同步時(shí)鐘產(chǎn)生電路，包括同步時(shí)鐘產(chǎn)生模塊、 分頻模塊、第一寄存器、第二寄存器、第三寄存器和時(shí)鐘比較模塊； 所述同步時(shí)鐘產(chǎn)生模塊用于產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號；
所述分頻模塊，接收3倍頻時(shí)鐘信號，產(chǎn)生與3倍頻時(shí)鐘信號同步或反向同步的 1. 5倍頻時(shí)鐘信號； 所述第一寄存器、所述第二寄存器和所述第三寄存器分別具有驅(qū)動(dòng)端、數(shù)據(jù)輸入 端、數(shù)據(jù)輸出端； 所述第一寄存器驅(qū)動(dòng)端輸入所述2倍頻時(shí)鐘信號，所述第一寄存器數(shù)據(jù)輸入端輸 入所述1. 5倍頻時(shí)鐘信號； 所述時(shí)鐘比較模塊用于實(shí)現(xiàn)異或非門功能，具有至少2個(gè)輸入端和1個(gè)輸出端，時(shí) 鐘比較模塊的2個(gè)輸入端分別接第一寄存器的數(shù)據(jù)輸入端和第一寄存器的數(shù)據(jù)輸出端；
所述第二寄存器驅(qū)動(dòng)端用于接收同步時(shí)鐘產(chǎn)生模塊產(chǎn)生的3倍頻時(shí)鐘信號或2倍 頻時(shí)鐘信號，所述第二寄存器的數(shù)據(jù)輸入端用于接收所述時(shí)鐘比較模塊的輸出端產(chǎn)生的信 號； 所述第三寄存器的驅(qū)動(dòng)端用于接收同步時(shí)鐘產(chǎn)生模塊產(chǎn)生的2倍頻時(shí)鐘信號，所
述第三寄存器的數(shù)據(jù)輸入端接收所述第二寄存器數(shù)據(jù)輸出端產(chǎn)生的信號，根據(jù)所述第三寄
存器的驅(qū)動(dòng)端和所述第三寄存器的數(shù)據(jù)輸入端接收的信號，所述第三寄存器的數(shù)據(jù)輸出端
產(chǎn)生與所述3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號彼此同步的1倍頻時(shí)鐘信號。 根據(jù)本發(fā)明的又一實(shí)施例，提供一種同步時(shí)鐘產(chǎn)生方法，包括如下步驟 產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號； 根據(jù)3倍頻時(shí)鐘信號，產(chǎn)生與所述3倍頻時(shí)鐘信號同步或反向同步的1. 5倍頻時(shí) 鐘信號； 根據(jù)所述1. 5倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號，產(chǎn)生與所述1. 5倍頻時(shí)鐘反向同 步的0.5倍頻時(shí)鐘； 根據(jù)所述1. 5倍頻時(shí)鐘和所述0. 5倍頻時(shí)鐘，產(chǎn)生一個(gè)單倍頻指示信號；
根據(jù)所述單倍頻指示信號和所述2倍頻時(shí)鐘信號或根據(jù)所述單倍頻指示信號和 所述3倍頻時(shí)鐘信號，產(chǎn)生頻率為單倍頻的同步指示信號，根據(jù)所述同步指示信號與所述2 倍頻時(shí)鐘信號生成與所述3倍頻時(shí)鐘信號和所述2倍頻時(shí)鐘信號同步的1倍頻時(shí)鐘信號。
根據(jù)對上述技術(shù)方案的描述，本發(fā)明實(shí)施例有如下優(yōu)點(diǎn)通過提供一種同步時(shí)鐘 產(chǎn)生電路和方法，生成同步的1倍頻時(shí)鐘信號、2倍頻時(shí)鐘信號和3倍頻時(shí)鐘信號，實(shí)現(xiàn)頻率 比為3 : 2 : 1的三項(xiàng)時(shí)鐘的同步，技術(shù)方案簡單而容易實(shí)現(xiàn)。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可 以根據(jù)這些附圖獲得其他的附圖。 圖1是本發(fā)明實(shí)施例一提供的一種實(shí)現(xiàn)頻率比為3 : 2 : l的三項(xiàng)同步時(shí)鐘產(chǎn)生 電路的結(jié)構(gòu)圖； 圖2是本發(fā)明實(shí)施例二提供的一種利用寄存器和非門實(shí)現(xiàn)分頻模塊的電路示意圖；
圖3是本發(fā)明實(shí)施例三提供的一種實(shí)現(xiàn)時(shí)鐘比較模塊的電路示意圖；
圖4是本發(fā)明實(shí)施例五提供的一種實(shí)現(xiàn)頻率比為3 : 2 : l的三項(xiàng)同步時(shí)鐘產(chǎn)生 電路的示意圖； 圖5是本發(fā)明的實(shí)施例五提供的一種實(shí)現(xiàn)頻率比為3 : 2 : l的三項(xiàng)同步時(shí)鐘產(chǎn) 生電路的內(nèi)部各信號的時(shí)序圖； 圖6是本發(fā)明的實(shí)施例六提供的一種實(shí)現(xiàn)頻率比為3 : 2 : l的三項(xiàng)時(shí)鐘同步的 方法示意圖。
具體實(shí)施例方式
本發(fā)明的實(shí)施例通過一種簡便的方法產(chǎn)生頻率比為3 : 2 : l的三項(xiàng)同步時(shí)鐘以及2個(gè)同步指示信號。下面簡單介紹一下時(shí)鐘間的同步與反向同步的含義對于將上升沿 (或下降沿)作為觸發(fā)沿的時(shí)鐘，時(shí)鐘間的同步是指時(shí)鐘的上升沿(或下降沿)能夠在某 一時(shí)刻對齊；一個(gè)時(shí)鐘與另一個(gè)時(shí)鐘間的反向同步是指一個(gè)時(shí)鐘的上升沿與另一時(shí)鐘的下 降沿能夠在某一時(shí)刻對齊。以下實(shí)施例以時(shí)鐘的上升沿作為觸發(fā)沿進(jìn)行說明；將頻率比為 3:2: 1的三項(xiàng)同步時(shí)鐘分別稱為3倍頻時(shí)鐘、2倍頻時(shí)鐘和1倍頻時(shí)鐘，分別用CLK—3X、 CLK—2X、CLKjX表示；所述2個(gè)同步指示信號分別用于指示2倍頻時(shí)鐘和1倍頻時(shí)鐘的同步 時(shí)刻以及3倍頻時(shí)鐘和1倍頻時(shí)鐘的同步時(shí)刻，簡稱為第一同步指示信號和第二同步指示 信號，分別用CLKEN_1和CLKEN_2表示。所述3倍頻時(shí)鐘、2倍頻時(shí)鐘和1倍頻時(shí)鐘的同步 意味著這三項(xiàng)時(shí)鐘的上升沿在某一時(shí)刻是對齊的。這里同時(shí)對下文中的寄存器進(jìn)行說明， 下文所述的寄存器是一個(gè)D觸發(fā)器，包括驅(qū)動(dòng)端、數(shù)據(jù)輸入端與數(shù)據(jù)輸出端；所述驅(qū)動(dòng)端用 于輸入驅(qū)動(dòng)信號，當(dāng)驅(qū)動(dòng)信號是上升沿時(shí)，寄存器被觸發(fā)，寄存器輸出端輸出的信號值等于 輸入端此時(shí)的信號值；當(dāng)驅(qū)動(dòng)信號不是上升沿時(shí)寄存器不會(huì)被觸發(fā)，無論輸入信號怎樣變 化，輸出信號都不變。 下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；?本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。需要注意的是，本發(fā)明實(shí)施例僅用于描述本發(fā)明而不用 于限定本發(fā)明。 圖l是本發(fā)明實(shí)施例一提供的一種實(shí)現(xiàn)頻率比為3 : 2 : l的三項(xiàng)同步時(shí)鐘產(chǎn)生
電路的結(jié)構(gòu)圖，所述三項(xiàng)同步時(shí)鐘產(chǎn)生電路包括同步時(shí)鐘產(chǎn)生模塊11、分頻模塊12、第一
寄存器13、時(shí)鐘比較模塊14、至少1個(gè)第二寄存器15和第三寄存器16，其中 所述同步時(shí)鐘產(chǎn)生模塊11用于產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信
號； 所述分頻模塊12，接收3倍頻時(shí)鐘信號，產(chǎn)生與3倍頻時(shí)鐘信號同步或反向同步的 1. 5倍頻時(shí)鐘信號； 所述第一寄存器13、所述第二寄存器15和所述第三寄存器16分別具有驅(qū)動(dòng)端、數(shù) 據(jù)輸入端、數(shù)據(jù)輸出端； 所述時(shí)鐘比較模塊14用于實(shí)現(xiàn)異或非功能，具有至少2個(gè)輸入端和1個(gè)輸出端， 時(shí)鐘比較模塊14的2個(gè)輸入端分別接第一寄存器13的數(shù)據(jù)輸入端和第一寄存器13的數(shù) 據(jù)輸出端； 所述第一寄存器13驅(qū)動(dòng)端輸入所述2倍頻時(shí)鐘信號，所述第一寄存器13數(shù)據(jù)輸 入端輸入所述1. 5倍頻時(shí)鐘信號； 所述第二寄存器15驅(qū)動(dòng)端用于接收同步時(shí)鐘產(chǎn)生模塊產(chǎn)生的3倍頻時(shí)鐘信號或2 倍頻時(shí)鐘信號，所述第二寄存器15的數(shù)據(jù)輸入端用于接收所述時(shí)鐘比較模塊14的輸出端 產(chǎn)生的信號；由于本實(shí)施例中存在至少一個(gè)第二寄存器15，它們可分別用于接收3倍頻時(shí) 鐘信號或2倍頻時(shí)鐘信號，本實(shí)施例的圖1中僅顯示了一個(gè)第二寄存器15，其驅(qū)動(dòng)端接收 的是同步時(shí)鐘產(chǎn)生模塊11產(chǎn)生的3倍頻時(shí)鐘信號，用于接收2倍頻時(shí)鐘信號的第二寄存器 15在圖1中未畫出，這樣是為了使附圖更加清楚； 所述第三寄存器16的驅(qū)動(dòng)端用于接收同步時(shí)鐘產(chǎn)生模塊11產(chǎn)生的2倍頻時(shí)鐘信號，所述第三寄存器16的數(shù)據(jù)輸入端接收所述第二寄存器15數(shù)據(jù)輸出端產(chǎn)生的信號，根據(jù) 所述第三寄存器16的驅(qū)動(dòng)端和所述第三寄存器16的數(shù)據(jù)輸入端接收的信號，所述第三寄 存器16的數(shù)據(jù)輸出端產(chǎn)生與所述3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號彼此同步的1倍頻時(shí) 鐘信號。 本實(shí)施例一的同步時(shí)鐘產(chǎn)生電路可產(chǎn)生與2倍頻時(shí)鐘和3倍頻時(shí)鐘同步的1倍頻 時(shí)鐘，電路結(jié)構(gòu)簡單、容易實(shí)現(xiàn)且不需要復(fù)雜的復(fù)位信號；同時(shí)該電路健壯性較好，能在出 現(xiàn)錯(cuò)誤后自動(dòng)恢復(fù)正常工作狀態(tài)。 圖2是本發(fā)明實(shí)施例二提供的一種利用寄存器和非門實(shí)現(xiàn)分頻模塊的電路示意 圖，該分頻模塊包括第四寄存器21和非門22 ; 所述第四寄存器21的驅(qū)動(dòng)端用于作為分頻模塊的輸入端，用于接收3倍頻時(shí)鐘信 號；第四寄存器21的數(shù)據(jù)輸入端與所述非門22的輸出端相連；第四寄存器21的數(shù)據(jù)輸出 端作為所述分頻模塊的輸出端，并與所述非門22的輸入端相連，用于產(chǎn)生與3倍頻時(shí)鐘信 號同步或反向同步的1. 5倍頻時(shí)鐘信號。 本實(shí)施例公說明了一種利用寄存器和非門實(shí)現(xiàn)分頻功能的分頻模塊，電路結(jié)構(gòu)簡 單、容易實(shí)現(xiàn)；可以理解所述分頻模塊如果用其它相對復(fù)雜的分頻電路也能實(shí)現(xiàn)同樣的功 能。 圖3是本發(fā)明實(shí)施例三提供的一種實(shí)現(xiàn)時(shí)鐘比較模塊的電路示意圖，所述時(shí)鐘比
較模塊可以利用異或門31和非門32組成；所述異或門31的輸入端作為時(shí)鐘比較模塊的輸
入端，所述異或門31的輸出端連接所述非門32的輸入端；非門32的輸出端用于作為時(shí)鐘
比較模塊的輸出端。通過這種連接，所述時(shí)鐘比較模塊能實(shí)現(xiàn)異或非功能。 本實(shí)施例介紹了一種實(shí)現(xiàn)時(shí)鐘比較模塊的電路以用于實(shí)現(xiàn)異或非功能，結(jié)構(gòu)簡
單、容易實(shí)現(xiàn)；可以理解，所述時(shí)鐘比較模塊也可用一個(gè)異或非門或者其它結(jié)構(gòu)稍為復(fù)雜的
電路來實(shí)現(xiàn)異或非功能。 本發(fā)明實(shí)施例四公開了一種實(shí)現(xiàn)同步時(shí)鐘產(chǎn)生模塊的電路，所述同步時(shí)鐘產(chǎn)生模
塊是一個(gè)鎖相環(huán)?？梢岳斫庠撴i相環(huán)可以是數(shù)字鎖相環(huán)或模擬鎖相環(huán)，是一種較為簡單的
生成同步三倍頻時(shí)鐘信號和二倍頻時(shí)鐘信號的電路。利用分頻或其它方式產(chǎn)生同步三倍頻
時(shí)鐘信號和二倍頻時(shí)鐘信號的電路也可被用于作為該同步時(shí)鐘產(chǎn)生模塊。 圖4是本發(fā)明實(shí)施例五提供的一種實(shí)現(xiàn)頻率比為3 : 2 : l的三項(xiàng)同步時(shí)鐘產(chǎn)生
電路的示意圖，所述三項(xiàng)同步時(shí)鐘產(chǎn)生電路包括鎖相環(huán)41、第一寄存器42、至少1個(gè)第二
寄存器43、第三寄存器44、異或非門45、第四寄存器46和非門47。 所述鎖相環(huán)41，用于產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號。 所述第一寄存器42，其數(shù)據(jù)輸入端連接第四寄存器46的數(shù)據(jù)輸出端，其驅(qū)動(dòng)端連
接鎖相環(huán)41產(chǎn)生的2倍頻時(shí)鐘信號，其數(shù)據(jù)輸出端連接異或非門45的一個(gè)輸入端。 所述異或非門45的另一個(gè)輸入端連接第四寄存器46的數(shù)據(jù)輸出端，其輸出端連
接第二寄存器43的數(shù)據(jù)輸入端。 所述第二寄存器43的驅(qū)動(dòng)端連接鎖相環(huán)41產(chǎn)生的2倍頻時(shí)鐘信號或3倍頻時(shí)鐘 信號，其輸出端產(chǎn)生第一同步指示信號CLKENj或第二同步指示信號CLKEN_2。
所述第三寄存器44的數(shù)據(jù)輸入端連接第二寄存器43的數(shù)據(jù)輸出端，其驅(qū)動(dòng)端連 接鎖相環(huán)41產(chǎn)生的2倍頻時(shí)鐘信號，其輸出端產(chǎn)生與2倍頻時(shí)鐘信號和3倍頻時(shí)鐘信號同步的l倍頻時(shí)鐘信號。 所述第四寄存器46驅(qū)動(dòng)端連接鎖相環(huán)41產(chǎn)生的3倍頻時(shí)鐘信號，其數(shù)據(jù)輸出端 連接非門47的輸入端。 所述非門47的輸出端連接第四寄存器46的數(shù)據(jù)輸入端。 在上述電路中利用鎖相環(huán)41產(chǎn)生彼此同步的3倍頻時(shí)鐘信號與2倍頻時(shí)鐘信號， 3倍頻時(shí)鐘信號經(jīng)過第四寄存器46和非門47分頻后產(chǎn)生與3倍頻時(shí)鐘信號同步或反向同 步的1. 5倍頻時(shí)鐘信號，下面僅以3倍頻時(shí)鐘信號和1. 5倍頻時(shí)鐘信號同步為例進(jìn)行分析， 3倍頻時(shí)鐘信號和1. 5倍頻時(shí)鐘信號反向同步的情況的分析方法與此類似。
假定1. 5倍頻時(shí)鐘CLK_3X_DIV2與CLK_2X和CLK_3X同步，該實(shí)現(xiàn)頻率比為 3:2: 1的三項(xiàng)同步時(shí)鐘產(chǎn)生電路的內(nèi)部各信號的時(shí)序圖如圖5所示。1.5倍頻時(shí)鐘 CLK_3X_DIV2與CLK—2X經(jīng)過第一寄存器后產(chǎn)生一個(gè)寄存信號，即CLK_2X_CAP，所述CLK—2X— CAP實(shí)際上是0. 5倍頻時(shí)鐘，其與CLK_3X_DIV2、CLK_2X和CLK_3X三者反向同步。1. 5倍頻 時(shí)鐘CLK_3X_DIV2和CLK_2X_CAP經(jīng)過異或非門45進(jìn)行異或非處理后產(chǎn)生一個(gè)單倍頻指示 信號，即CLKEN—PRE，所述CLKEN_PRE信號是頻率為單倍頻而占空比為1 : 2的一個(gè)信號， 其高電平指示出了 CLK_2X的零相位和CLK_3X的180度相位(即時(shí)鐘的下降沿)對齊的時(shí) 刻，其低電平指示出了 CLK_2X和CLK_3X的零相位對齊的時(shí)刻。 單倍頻指示信號CLKEN—PRE被輸入第二寄存的數(shù)據(jù)輸入端，正如上文提到的，所 述第二寄存器驅(qū)動(dòng)端可用于接收同步時(shí)鐘產(chǎn)生模塊產(chǎn)生的3倍頻時(shí)鐘信號或2倍頻時(shí)鐘 信號。當(dāng)?shù)诙拇嫫黩?qū)動(dòng)端接收的是2倍頻時(shí)鐘信號CLK_2X時(shí)，第二寄存器數(shù)據(jù)輸出端 輸出的是第一同步指示信號CLKENj，該第一同步指示信號可用于指示2倍頻時(shí)鐘和1倍 頻時(shí)鐘的同步時(shí)刻，是一個(gè)頻率為單倍頻而占空比為1 : 1的信號，其實(shí)際上就是CLK—2X 和CLK_3X的反向同步時(shí)鐘。當(dāng)?shù)诙拇嫫黩?qū)動(dòng)端接收的是3倍頻時(shí)鐘信號CLK—3X，第二 寄存器數(shù)據(jù)輸出端輸出的是第二同步指示信號CLKEN—2，該第二同步指示信號可用于指示 3倍頻時(shí)鐘和1倍頻時(shí)鐘的同步時(shí)刻，是一個(gè)頻率為單倍頻而占空比為1 : 2的信號。將 CLKEN_1或CLKEN_2輸入第三寄存器生成的就是與2倍頻時(shí)鐘信號和3倍頻時(shí)鐘信號同步 的l倍頻時(shí)鐘信號。 上述分析得到的CLKEN_1的下降沿與CLK_2X的上升沿是對齊的，但由于在實(shí)際工
作中CLKEN_1信號會(huì)產(chǎn)生一定的延遲，造成CLKEN_1信號的高電平恰好對應(yīng)CLK_2X的上升
沿，從而能夠指示出CLK_2X與CLK_1X的同步時(shí)刻。如果對CLKEN_1信號進(jìn)行延時(shí)處理也
能達(dá)到上述效果。CLKEN_2的工作原理與CLKEN_1相同，這里不再贅述。 本實(shí)施例的同步時(shí)鐘產(chǎn)生電路可產(chǎn)生與2倍頻時(shí)鐘和3倍頻時(shí)鐘同步的1倍頻時(shí)
鐘，電路結(jié)構(gòu)簡單、容易實(shí)現(xiàn)且不需要復(fù)雜的復(fù)位信號；同時(shí)該實(shí)施例還公開了產(chǎn)生指示2
倍頻時(shí)鐘與1倍頻時(shí)鐘的同步時(shí)刻的第一同步指示信號和產(chǎn)生指示3倍頻時(shí)鐘與1倍頻時(shí)
鐘的同步時(shí)刻的第二同步指示信號，用于指示3倍頻時(shí)鐘信號、2倍頻時(shí)鐘信號和1倍頻時(shí)
鐘信號的同步時(shí)刻；該電路健壯性較好，能在出現(xiàn)錯(cuò)誤后自動(dòng)恢復(fù)正常工作狀態(tài)。 上述實(shí)施例中采用的是由時(shí)鐘上升沿觸發(fā)的寄存器，如果采用由時(shí)鐘下降沿觸發(fā)
的寄存器也能達(dá)到同樣的效果。本領(lǐng)域的技術(shù)人員可以對上述實(shí)施例進(jìn)行各種改動(dòng)而不脫
離本發(fā)明的精神和范圍。 圖6是本發(fā)明的實(shí)施例六提供的一種實(shí)現(xiàn)頻率比為3 : 2 : l的三項(xiàng)時(shí)鐘同步的
8方法示意圖，此方法具體包括 步驟61 :產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號；該步驟可具體包括 通過數(shù)字鎖相環(huán)或模擬鎖相環(huán)產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號。
步驟62 :根據(jù)3倍頻時(shí)鐘信號，產(chǎn)生與所述3倍頻時(shí)鐘信號同步或反向同步的1.5 倍頻時(shí)鐘信號；該步驟可具體包括對3倍頻時(shí)鐘信號進(jìn)行2分頻，產(chǎn)生與所述3倍頻時(shí)鐘 信號同步或反向同步的1. 5倍頻時(shí)鐘信號。 步驟63 :根據(jù)所述1. 5倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號，產(chǎn)生與所述1. 5倍頻時(shí) 鐘反向同步的0.5倍頻時(shí)鐘。 步驟64 :根據(jù)所述1. 5倍頻時(shí)鐘和所述0. 5倍頻時(shí)鐘，產(chǎn)生一個(gè)單倍頻指示信號； 該步驟可具體包括對所述1. 5倍頻時(shí)鐘和所述0. 5倍頻時(shí)鐘進(jìn)行異或非處理產(chǎn)生一個(gè)單 倍頻指示信號。 步驟65 :根據(jù)所述單倍頻指示信號和所述2倍頻時(shí)鐘信號，產(chǎn)生頻率為單倍頻且 與2倍頻時(shí)鐘和3倍頻時(shí)鐘反向同步的第一同步指示信號。 步驟66 :根據(jù)所述單倍頻指示信號和所述3倍頻時(shí)鐘信號，產(chǎn)生頻率為單倍頻且 下降沿與3倍頻時(shí)鐘信號上升沿對齊第二同步指示信號。 步驟67 :根據(jù)所述第一同步指示信號與所述2倍頻時(shí)鐘信號生成與所述3倍頻時(shí) 鐘信號和所述2倍頻時(shí)鐘信號同步的1倍頻時(shí)鐘信號，或根據(jù)所述第二同步指示信號與所 述2倍頻時(shí)鐘信號生成與所述3倍頻時(shí)鐘信號和所述2倍頻時(shí)鐘信號同步的1倍頻時(shí)鐘信 號。 本實(shí)施例介紹了產(chǎn)生同步1倍頻、2倍頻與3倍頻時(shí)鐘信號和兩個(gè)時(shí)鐘同步指示信 號的方法，從而實(shí)現(xiàn)頻率比為3 : 2 : 1的三項(xiàng)時(shí)鐘間的同步，方法簡單且容易實(shí)現(xiàn)。
綜上所述，本發(fā)明實(shí)施例提供一種時(shí)鐘同步電路和方法，實(shí)現(xiàn)頻率比為3 :2:1
的三項(xiàng)時(shí)鐘之間的同步，技術(shù)方案簡單而容易實(shí)現(xiàn)，得到的電路健壯性較好，能在出現(xiàn)錯(cuò)誤 后自動(dòng)恢復(fù)正常工作狀態(tài)，復(fù)位信號簡單。 本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分流程，是可以 通過計(jì)算機(jī)程序來指令相關(guān)的硬件來完成，所述的程序可存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì) 中，該程序在執(zhí)行時(shí)，可包括如上述各方法的實(shí)施例的流程。其中，所述的存儲(chǔ)介質(zhì)可為磁 碟、光盤、只讀存儲(chǔ)記憶體(Read-Only Memory, ROM)或隨機(jī)存儲(chǔ)記憶體(Random Access Memory,廳)等。 以上所述僅為本發(fā)明的幾個(gè)實(shí)施例，本領(lǐng)域的技術(shù)人員依據(jù)申請文件公開的內(nèi)容 可以對本發(fā)明進(jìn)行各種改動(dòng)或變型而不脫離本發(fā)明的精神和范圍。
權(quán)利要求
一種同步時(shí)鐘產(chǎn)生電路，其特征在于，包括同步時(shí)鐘產(chǎn)生模塊、分頻模塊、第一寄存器、第二寄存器、第三寄存器和時(shí)鐘比較模塊；所述同步時(shí)鐘產(chǎn)生模塊用于產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號；所述分頻模塊，接收3倍頻時(shí)鐘信號，產(chǎn)生與3倍頻時(shí)鐘信號同步或反向同步的1.5倍頻時(shí)鐘信號；所述第一寄存器、所述第二寄存器和所述第三寄存器分別具有驅(qū)動(dòng)端、數(shù)據(jù)輸入端、數(shù)據(jù)輸出端；所述第一寄存器驅(qū)動(dòng)端輸入所述2倍頻時(shí)鐘信號，所述第一寄存器數(shù)據(jù)輸入端輸入所述1.5倍頻時(shí)鐘信號；所述時(shí)鐘比較模塊用于實(shí)現(xiàn)異或非門功能，具有至少2個(gè)輸入端和1個(gè)輸出端，時(shí)鐘比較模塊的2個(gè)輸入端分別接第一寄存器的數(shù)據(jù)輸入端和第一寄存器的數(shù)據(jù)輸出端；所述第二寄存器驅(qū)動(dòng)端用于接收同步時(shí)鐘產(chǎn)生模塊產(chǎn)生的3倍頻時(shí)鐘信號或2倍頻時(shí)鐘信號，所述第二寄存器的數(shù)據(jù)輸入端用于接收所述時(shí)鐘比較模塊的輸出端產(chǎn)生的信號；所述第三寄存器的驅(qū)動(dòng)端用于接收同步時(shí)鐘產(chǎn)生模塊產(chǎn)生的2倍頻時(shí)鐘信號，所述第三寄存器的數(shù)據(jù)輸入端接收所述第二寄存器數(shù)據(jù)輸出端產(chǎn)生的信號，根據(jù)所述第三寄存器的驅(qū)動(dòng)端和所述第三寄存器的數(shù)據(jù)輸入端接收的信號，所述第三寄存器的數(shù)據(jù)輸出端產(chǎn)生與所述3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號彼此同步的1倍頻時(shí)鐘信號。
2. 如權(quán)利要求1所述的電路，其特征在于，所述同步時(shí)鐘產(chǎn)生模塊為鎖相環(huán)。
3. 如權(quán)利要求1所述的電路，其特征在于，所述分頻模塊包括第四寄存器和非門； 所述第四寄存器的驅(qū)動(dòng)端作為分頻模塊的輸入端，用于接收3倍頻時(shí)鐘信號；第四寄存器的數(shù)據(jù)輸入端與所述非門的輸出端相連；第四寄存器的數(shù)據(jù)輸出端作為所述分頻模塊 的輸出端，并與所述非門的輸入端相連，用于產(chǎn)生與3倍頻時(shí)鐘信號同步或反向同步的1.5 倍頻時(shí)鐘信號。
4. 如權(quán)利要求1所述的電路，其特征在于，所述第二寄存器驅(qū)動(dòng)端用于接收同步時(shí)鐘 產(chǎn)生模塊產(chǎn)生的2倍頻時(shí)鐘信號時(shí)，第二寄存器數(shù)據(jù)輸出端產(chǎn)生第一同步指示信號，所述 第一同步指示信號用于指示所述2倍頻時(shí)鐘和所述1倍頻時(shí)鐘的同步時(shí)刻。
5. 如權(quán)利要求1所述的電路，其特征在于，所述第二寄存器驅(qū)動(dòng)端用于接收同步時(shí)鐘 產(chǎn)生模塊產(chǎn)生的3倍頻時(shí)鐘信號時(shí)，第二寄存器數(shù)據(jù)輸出端產(chǎn)生第二同步指示信號，所述 第二同步指示信號用于指示所述3倍頻時(shí)鐘和所述1倍頻時(shí)鐘的同步時(shí)刻。
6. 如權(quán)利要求1所述的電路，其特征在于，所述時(shí)鐘比較模塊為異或非門。
7. —種同步時(shí)鐘產(chǎn)生方法，其特征在于，包括如下步驟 產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號；根據(jù)3倍頻時(shí)鐘信號，產(chǎn)生與所述3倍頻時(shí)鐘信號同步或反向同步的1. 5倍頻時(shí)鐘信號；根據(jù)所述1. 5倍頻時(shí)鐘信號和2倍頻時(shí)鐘信號，產(chǎn)生與所述1. 5倍頻時(shí)鐘反向同步的 0. 5倍頻時(shí)鐘；根據(jù)所述1. 5倍頻時(shí)鐘和所述0. 5倍頻時(shí)鐘，產(chǎn)生一個(gè)單倍頻指示信號； 根據(jù)所述單倍頻指示信號和所述2倍頻時(shí)鐘信號或根據(jù)所述單倍頻指示信號和所述 3倍頻時(shí)鐘信號，產(chǎn)生頻率為單倍頻的同步指示信號，根據(jù)所述同步指示信號與所述2倍頻時(shí)鐘信號生成與所述3倍頻時(shí)鐘信號和所述2倍頻時(shí)鐘信號同步的1倍頻時(shí)鐘信號。
8. 如權(quán)利要求7所述的方法，其特征在于，所述產(chǎn)生彼此同步的3倍頻時(shí)鐘信號和2倍 頻時(shí)鐘信號包括以下步驟通過數(shù)字鎖相環(huán)或模擬鎖相環(huán)產(chǎn)生彼此同步的3倍頻時(shí)鐘信號 和2倍頻時(shí)鐘信號。
9. 如權(quán)利要求7所述的方法，其特征在于，所述根據(jù)3倍頻時(shí)鐘信號，產(chǎn)生與所述3倍 頻時(shí)鐘信號同步或反向同步的1. 5倍頻時(shí)鐘信號包括以下步驟對3倍頻時(shí)鐘信號進(jìn)行2 分頻，產(chǎn)生與所述3倍頻時(shí)鐘信號同步或反向同步的1. 5倍頻時(shí)鐘信號。
10. 如權(quán)利要求7所述的方法，其特征在于，所述根據(jù)所述1. 5倍頻時(shí)鐘和所述0. 5倍 頻時(shí)鐘，產(chǎn)生一個(gè)單倍頻指示信號包括以下步驟對所述1. 5倍頻時(shí)鐘和所述0. 5倍頻時(shí)鐘 進(jìn)行異或非處理產(chǎn)生一個(gè)單倍頻指示信號。
全文摘要
本發(fā)明實(shí)施例公開了一種時(shí)鐘同步電路和方法，在已有2倍頻時(shí)鐘和3倍頻時(shí)鐘的基礎(chǔ)上，利用同步時(shí)鐘產(chǎn)生模塊、分頻模塊、多個(gè)寄存器和時(shí)鐘比較模塊實(shí)現(xiàn)頻率比為3∶2∶1的三項(xiàng)時(shí)鐘的同步，技術(shù)方案簡單而容易實(shí)現(xiàn)，得到的電路健壯性較好且復(fù)位信號簡單。
文檔編號G06F1/12GK101751068SQ200810218370
公開日2010年6月23日 申請日期2008年12月9日 優(yōu)先權(quán)日2008年12月9日
發(fā)明者夏晶, 歐陽俊, 鄧漢華 申請人:華為技術(shù)有限公司