專利名稱：運算處理系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及一種安裝有處理器的運算處理系統(tǒng)。
背景技術：
大容量且比較便宜的"與非"型閃爍存儲器被廣泛地用于數字靜止相
機等系統(tǒng)LSI (Large-scale integrated circuit)。處理器不能直接從"與 非"型閃爍存儲器中讀出程序等。要將程序等從"與非"型閃爍存儲器中 傳送到DRAM (dynamic random access memory)等另寸的存儲器以后， 才被讀出，所以對處理器會產生一個等待時間。
因此，例如在日本國特開2002 — 297445號公報中記載有為了縮短處 理器的等待時間的微處理器，該微控制器，利用計數器監(jiān)視數據傳送，能 夠從傳送目的地的存儲器中讀出已經被傳送的數據。

發(fā)明內容
一發(fā)明要解決的問題一
然而，利用現有的微控制器時，在傳送目的地的存儲器沒有足夠容量 的情況下，不能傳送所有的數據，所以處理器要根據需要傳送數據。再就 是，因為在不同的程序、數據的結構下，也并非一定按照傳送源的地址順 序將程序、數據傳送到傳送目的地，所以不能判斷計數器所保持的地址是 否被存儲在傳送目的地。這樣一來，處理器便需要對被傳送的區(qū)域進行管 理，導致處理器的負荷增加。這是一個問題。
另外，需要從傳送目的地的存儲器中將傳送完畢、處理器也利用完畢 的數據有效地除去。
本發(fā)明的目的在于提供一種在不增加處理器的負荷的情況下，縮短 從需要規(guī)定的例行程序進行訪問的閃爍存儲器等存儲器讀出時的等待時間 的運算處理系統(tǒng)。
一用以解決技術問題的技術方案一
為解決上述問題，第一方面的發(fā)明所采用的技術方案是一種運算處理
系統(tǒng)。包括處理器，第一存儲器，存儲由所述處理器訪問的對象即數據， 第二存儲器，具有用以存儲被傳送的數據的區(qū)域，第一訪問控制器，控制 對所述第一存儲器的訪問，第二訪問控制器，控制對所述第二存儲器的訪 問，數據傳送部，經由所述第一訪問控制器和所述第二訪問控制器，將數 據從所述第一存儲器傳送到所述第二存儲器，以及數據管理部，根據由所 述處理器進行的訪問要求，讓所述數據傳送部將數據從所述第一存儲器傳 送到所述第二存儲器的所述區(qū)域，存儲表示已存儲在所述區(qū)域的數據的區(qū) 域信息；在由所述處理器訪問的對象是由所述區(qū)域信息所表示的數據的情 況下，所述數據管理部讓所述處理器訪問所述第二存儲器。
這樣一來，便由數據管理部對從第一存儲器向第二存儲器的數據傳送 進行管理，當由處理器訪問的對象數據存在于第二存儲器的情況下，數據 管理部便讓處理器去訪問第二存儲器。于是，處理器便無需對數據傳送進 行管理。
第二方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運算處理 系統(tǒng)中，所述第一訪問控制器控制對所述第一存儲器的訪問，做到無論 所述第一存儲器是需要規(guī)定的例行程序進行訪問的存儲器，還是借助從地 址總線接收的地址被訪問的存儲器，所述處理器都能夠對所述第一存儲器 的數據進行訪問。
這樣一來，便不管第一存儲器是何種類型的存儲器，處理器都能夠去 訪問第一存儲器。
第三方面的發(fā)明是這樣的，在第二方面的發(fā)明所記載的運算處理系統(tǒng) 中，由所述第一訪問控制器進行控制做到無論所述第一存儲器是需要規(guī) 定的例行程序進行訪問的存儲器，還是借助從地址總線接收的地址被訪問 的存儲器，所述處理器都能夠利用同一地址空間訪問所述第一存儲器的數 據。
這樣一來，不管第一存儲器的種類如何，處理器同樣能夠訪問第一存 儲器。因此，無需根據第一存儲器的種類對處理進行劃分。
第四方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運算處理 系統(tǒng)中，在所述運算處理系統(tǒng)啟動時，所述數據傳送部自動地將所述第一 存儲器所存儲的數據中規(guī)定區(qū)域的數據傳送給所述第二存儲器。
這樣一來，運算處理系統(tǒng)啟動時，數據傳送部便自動地將第一存儲器 內規(guī)定區(qū)域的數據傳送給第二存儲器。通過將啟動時所用的數據等先傳送 給第二存儲器存儲好，則啟動運算處理系統(tǒng)時，便不會產生由于數據傳送
引起的等待時間。
第五方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運算處理 系統(tǒng)中，所述數據管理部，根據來自所述處理器的要求使所述區(qū)域的大小 變化。
這樣一來，數據管理部讓用以存儲已被傳送的數據的區(qū)域的大小發(fā)生 變化。于是，能夠有效地使用第二存儲器。
第六方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運算處理
系統(tǒng)中，所述數據傳送部包括存儲正在從所述第一存儲器傳送給所述第 二存儲器的數據的緩沖存儲器；在由所述處理器訪問的對象與所述緩沖存 儲器存儲的數據一致的情況下，所述數據管理部讓所述處理器將該數據從 所述緩沖存儲器中讀出。
這樣一來，數據傳送部，便將傳送中的數據暫時地存儲于緩沖存儲器 中，處理器便能夠訪問已存儲的數據。因此，不用等到傳送結束，就能夠 讀出正處于傳送中的數據。
第七方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運算處理 系統(tǒng)中，所述數據管理部將存儲已由所述處理器發(fā)出訪問要求的數據的區(qū) 域的下一個區(qū)域的數據進一步從所述第一存儲器傳送給所述第二存儲器。
這樣一來，數據管理部，也將含有已被訪問的數據的區(qū)域的下一個區(qū) 域的數據傳送給第二存儲器。于是，在處理器跨越某一區(qū)域和它下一個區(qū) 域進行訪問的情況下，不會發(fā)生為了傳送而要等待的等待時間。
第八方面的發(fā)明是這樣的，在所述第一方面的發(fā)明所記載的運算處理 系統(tǒng)中，所述第二存儲器具有多個所述區(qū)域；所述數據管理部，根據規(guī)定 的判斷基準求出所述多個區(qū)域中應該被刷新的區(qū)域，命令所述數據傳送部 對已求得的區(qū)域進行刷新。
這樣一來，便能夠使第二存儲器的利用效率提高。
第九方面的發(fā)明是這樣的，在所述第八方面的發(fā)明所記載的運算處理 系統(tǒng)中，所述數據管理部，根據存儲在所述多個區(qū)域中的每個區(qū)域的數據 的優(yōu)先度求出所述應該被刷新的區(qū)域。
一發(fā)明的效果一
根據本發(fā)明，因為包括對從第一存儲器到第二存儲器的數據傳送進行 管理的數據管理部，所以負荷不會加給處理器，而且，對于被傳送并存儲 在第二存儲器的數據，能夠直接去訪問第二存儲器，所以不會發(fā)生新的由 于傳送引起的等待時間。
附圖的筒單說明


圖1是顯示本發(fā)明第一個實施例所涉及的運算處理系統(tǒng)的構成的方框圖。
圖2 (a)、圖2 (b)以及圖2 (c)是說明圖，分別顯示閃爍存儲器 104、標記存儲器以及DRAM108的邏輯存儲空間分配表的第 一個實施例 中之例。
圖3是顯示處理器101要求訪問時數據管理部106的工作情況的流程圖。
圖4 (a)、圖4 (b)以及圖4 (c)是說明圖，分別顯示閃爍存儲器 104、標記存儲器以及DRAM108的邏輯存儲空間分配表的第二個實施例 中之例。
圖5是顯示第一個實施例所涉及的運算處理系統(tǒng)啟動時處理順序的流 程圖。
圖6是顯示第二個實施例所涉及的運算處理系統(tǒng)啟動時處理順序的流 程圖。
圖7是顯示DMA控制器305的構成的方框圖。 圖8是顯示第三個實施例中處理器101發(fā)出訪問要求時數據管理部 106的工作情況的流程圖。
具體實施方式
下面，參考附圖詳細說明本發(fā)明的各個實施例。 (第一個實施例)
圖l是顯示本發(fā)明第一個實施例所涉及的運算處理系統(tǒng)的構成的方框
圖。圖1的運算處理系統(tǒng)包括處理器101、處理器接口 102、作為第一 訪問控制器的閃爍存儲器接口 103、作為第一存儲器的閃爍存儲器104、 作為數據傳送部的DMA (direct memory access)控制器105、數據管理 部106、作為第二訪問控制器的DRAM接口 107以及作為第二存儲器的 DR雄108。
閃爍存儲器104，例如是"與非"型閃爍存儲器，對閃爍存儲器104 所存儲的數據進行訪問時需要規(guī)定的例行程序。閃爍存儲器104所存儲的 數據被傳送給DRAM108后再被讀出。閃爍存儲器接口 103利用規(guī)定的信 號訪問閃爍存儲器104。
閃爍存儲器104不具有地址總線，在讀出之際，最初的邏輯地址被寫 入閃爍存儲器104所擁有的地址暫存器中。之后，按順序對被寫入的邏輯 地址所表示的數據進行數據讀出。閃爍存儲器接口 103，將從處理器接口 102輸出的地址轉換為邏輯地址。
處理器101包括與地址、讀出要求、寫入要求信號等保持聯(lián)系的處理 器總線，而且，處理器總線包括實際上進行數據處理的數據總線。處理器 101通過該處理器總線與處理器接口 102相聯(lián)接。處理器IOI將對閃爍存 儲器104的訪問要求輸出給處理器接口 102。
處理器接口 102，經由處理器總線接收處理器101即將訪問的地址， 基于該地址，從閃爍存儲器接口 103、數據管理部106、 DRAM接口 107 中選擇出適當的一個并進行訪問。處理器接口 102，將通知有一個來自處 理器101的對閃爍存儲器104的訪問要求這件事的信號以及訪問對象的地 址輸出給數據管理部106。
數據管理部106包括保持有顯示閃爍存儲器104的哪一個區(qū)域的數 據被傳送給DRAM108的信息(區(qū)域信息)的標記存儲器。數據管理部 106,基于已從處理器接口 102接收的地址以及標記存儲器所保持的內容 將信號輸出給DMA控制器105，由該信號進行控制，以將包含處理器101 訪問的對象數據的區(qū)域的數據從閃爍存儲器104傳送給DRAM108。數據
管理部106，將數據傳送結束這一情況通知處理器接口 102。每次傳送結 束后，數據管理部106將標記存儲器的內容進行更新。
為了判斷DRAM108中存儲有閃爍存儲器104的哪一個區(qū)域的數據， 標記存儲器中存儲有已存儲在DRAM108中的閃爍存儲器104的區(qū)域的前 頭地址。數據管理部106，將由處理器接口 102通知的地址、標記存儲器 所保持的閃爍存儲器104的區(qū)域的前頭地址進行比較，來判斷處理器101 發(fā)出訪問要求的閃爍存儲器104的區(qū)域的數據是否已經被存儲在 DR扁108中。
標記存儲器，在存儲表示區(qū)域的地址的同時，還存儲那一區(qū)域的數據 的優(yōu)先度。優(yōu)先度，可以利用與例如處理器中的高速緩沖存儲器所采用的 算法一樣的算法求出，還可以利用為求出優(yōu)先度的算法求出。
在按照來自處理器101的新的訪問要求傳送數據的情況下，傳送數據 管理部106進行控制，而將已存儲在DRAM108中的數據區(qū)域中優(yōu)先度最 低的數據區(qū)域進行刷新，將優(yōu)先度高的數據區(qū)域原樣保存好。
補充說明一下，將標記存儲器進行擴展并將某一追加信息寫入其中， 將最沒有被訪問的區(qū)域判斷為應該被刷新的區(qū)域。還可以單純地任意地選 4年應該;波刷新的區(qū)域。
可以將D RAM 10 8的被刷新區(qū)域的數據寫回到閃爍存儲器10 4的相應 區(qū)域中。還可以不將寫回到閃爍存儲器104中，而是僅單純地將DRAM108 進行刷新。
DMA控制器105，根據從數據管理部106接收的信號，從閃爍存儲 器接口 103取得閃爍存儲器104的數據，傳送給DRAM接口 107。
閃爍存儲器接口 103，從處理器接口 102和DMA控制器105接收對 閃爍存儲器104的訪問要求后，再訪問閃爍存儲器104。
DRAM接口 107，利用規(guī)定的信號訪問DRAM108。DRAM接口 107， 從處理器接口 102和DMA控制器105接收對DRAM108的訪問要求后， 再訪問DRAM108。
圖2 (a)、圖2 (b)以及圖2 (c)是說明圖，分別顯示閃爍存儲器 104、標記存儲器以及DRAM108的邏輯存儲空間分配表的第一個實施例 中之例。在圖2 (a)中將閃爍存儲器104的整個區(qū)域劃分為例如區(qū)域A
到P十六個區(qū)域，這些區(qū)域基于邏輯地址空間而決定，各自的大小尺寸相 等。
在圖2 (c)中，從DRAM108的整個區(qū)域中分配了三個區(qū)域作為存 儲從閃爍存儲器104傳送的數據的區(qū)域。各個區(qū)域的大小尺寸和閃爍存儲 器104的一個區(qū)域的大小尺寸相等。補充說明一下，DRAM108的其它區(qū) 域能夠用在其它用途上。
數據管理部106的標記存儲器，保持著表示閃爍存儲器104區(qū)域中數 據被傳送并被存儲在DRAM108的區(qū)域的信息。換句話說，保持著顯示區(qū) 域A到P中的某一個區(qū)域未存儲數據的狀態(tài)的信息，或者是任一個區(qū)域皆 尚未存儲數據的狀態(tài)的信息。在圖2 (b)中，顯示的是，例如區(qū)域A、 N、 G三個區(qū)域的數據被從閃爍存儲器104傳送并被存儲在DRAM108中這一 情況。
圖3是顯示處理器101發(fā)出訪問要求時數據管理部106的工作情況的 流程圖。在步驟S102下，數據管理部106， 一從處理器接口 102接收到 通知處理器101對閃爍存儲器104有訪問要求的信號，數據管理部106 便判斷，該訪問要求以閃爍存儲器104的哪一個區(qū)域為對象。
接著，在步驟S104，數據管理部106判斷標記存儲器是否顯示訪問 對象的區(qū)域。在處理器101的訪問對象即閃爍存儲器104的區(qū)域顯示在標 記存儲器中的情況下，處理進入步驟S106;在不顯示的情況下，處理進 入步驟S108。在步驟S106中，處理器101經由處理器接口 102和DRAM 接口 107訪問DRAM108來將數據讀出。
在步驟S108，數據管理部106，參考標記存儲器判斷優(yōu)先度最低的數 據，在DRAM108中決定出刷新區(qū)域。在步驟SllO，數據管理部106， 控制DMA控制器105，以便從閃爍存儲器104傳送訪問對象數據，并存 儲到已在步驟S108中決定的DRAM108的低優(yōu)先度數據區(qū)域。
在步驟S112，數據管理部106，通知處理器接口 102向DRAM108 的傳送已結束。在步驟S114，處理器101經由處理器接口 102和DRAM 接口 107，訪問DRAM108,將數據讀出。在步驟S116，數據管理部106 對標記存儲器的內容進行更新。
接下來，說明在該實施例所涉及的運算處理系統(tǒng)啟動的時候，處理器 101從閃爍存儲器104中讀出啟動程序的情況。在該情況下，處理器101 經由處理器接口 102，提出對閃爍存儲器104存儲的啟動地址數據的讀出 訪問要求。處理器接口 102通知數據管理部106有讀出要求。
因為是運算處理系統(tǒng)的啟動時，所以數據管理部106的標記存儲器中 尚未保持任何數據。于是，數據管理部106做出以下判斷，DRAM108中 不存在閃爍存儲器104所存儲的處理器101的訪問對象數據。這樣一來， 數據管理部106，便控制DMA控制器105，而將處理器101的訪問對象 數據，也就是說，含有啟動地址數據的區(qū)域的數據進行傳送。
DMA控制器105，從閃爍存儲器104將含有處理器101的訪問對象 數據的區(qū)域的數據傳送給DRAM108。傳送一結束，數據管理部106，便 將內部的標記存儲器的內容進行更新，并通知處理器接口 102,該數據存 在于DRAM108中。處理器101，從DRAM108中經由處理器接口 102 和DRAM接口 107將從閃爍存儲器104傳送來的數據讀出。
接下來，處理器101發(fā)出對啟動地址的下一個地址的訪問要求。因為 已經傳送了含有啟動地址的數據的區(qū)域的數據，所以啟動地址j呆持在標記 存儲器中。于是，數據管理部106，做出處理器101有訪問要求的地址數 據已經存儲于DRAM108中的判斷，并將該數據存在于DRAM108中這 一事情通知處理器接口 102。處理器101，從DRAM108中經由處理器接 口 102和DRAM接口 107將訪問對象數據讀出。
如上所述，因為數據管理部106根據來自處理器101的訪問要求傳送 數據并管理已傳送的數據，所以處理器101便不需要對地址、區(qū)域進行管 理，減輕了處理器101的負荷。閃爍存儲器接口 103不需要具有用來啟動 系統(tǒng)的SRAM等存儲器。
再就是，給標記存儲器所存儲的數據加上優(yōu)先度，根據該優(yōu)先度來選 摔DRAM108過去利用過的任一個區(qū)域，將所選擇的區(qū)域刷新，存儲上已 傳送來的數據。這樣一來，用于傳送的DRAM108的區(qū)域便不會用完。
而且，因為在運算處理系統(tǒng)啟動時，即使處理器101不下命令，含有 啟動地址的數據的區(qū)域的數據也被傳送，所以處理器101無需執(zhí)行傳送命 令程序等。
(第二個實施例)
在本發(fā)明的第二個實施例所涉及的運算處理系統(tǒng)中，閃爍存儲器接口
103根據閃爍存儲器104的種類對來自處理器101的地址指令進行轉換。 換句話說，不管在閃爍存儲器104是需要規(guī)定的例行程序對所存儲的數據 進行訪問的閃爍存儲器的情況下，還是在閃爍存儲器104是根據經由地址 總線的指令訪問數據的閃爍存儲器的情況下，閃爍存儲器接口 103都使處 理器101能夠利用同一個地址空間進行訪問。
在閃爍存儲器104是根據經由地址總線的指令訪問數據的那種閃爍存 儲器的情況下，閃爍存儲器接口 103將從處理器接口 102接收的地址原樣 輸出給閃爍存儲器104。
在圖1中的第一個實施例所涉及的運算處理系統(tǒng)中，用DMA控制器 205代替DMA控制器105，即可得到該實施例所涉及的運算處理系統(tǒng)。 DMA控制器205擁有DRAM區(qū)域設定暫存器。利用來自處理器101的 控制在DRAM區(qū)域設定暫存器中進行設定，便能夠設定出DRAM108區(qū) 域中用于從閃爍存儲器104傳送數據的區(qū)域的大小。由數據管理部106對 應于DRAM區(qū)域設定暫存器的值以基于閃爍存儲器104的區(qū)域大小的單 位對用于傳送的區(qū)域的大小進行增減。
圖4 (a)、圖4 (b)以及圖4 (c)是說明圖，分別顯示閃爍存儲器 104、標記存儲器以及DRAM108的邏輯存儲空間分配表的第二個實施例 中之例。圖4中，例如能夠利用DRAM108區(qū)域中的最大七個區(qū)域作為進 行從閃爍存儲器104傳送數據的區(qū)域用。
在圖4 (a)中，將閃爍存儲器104的全部區(qū)域分為例如區(qū)域A P十 六個區(qū)域。這些區(qū)域根據邏輯地址空間決定，各自的尺寸相等。在圖4 (c) 中，例如從DRAM108的所有區(qū)域中設定出五個區(qū)域作為存儲從閃爍存儲 器104傳送來的數據的區(qū)域。每一個區(qū)域的尺寸都與閃爍存儲器104的一 個區(qū)域的尺寸大小相等。
數據管理部106的標記存儲器，保持著顯示閃爍存儲器104區(qū)域中數 據被傳送并被存儲在DRAM108的區(qū)域的信息。換句話說，保持著顯示區(qū) 域A到P中的某一個區(qū)域未存儲數據的狀態(tài)的信息，或者是任一個區(qū)域皆 尚未存儲數據的狀態(tài)的信息。在圖4 (b)中，例如，標記存儲器能夠存儲 最大七個區(qū)域的信息，但根據標記存儲器所保持的信息，DRAM108的區(qū)
域中僅有五個用于傳送數據，有兩個區(qū)域未使用。在圖4 (b)中，作為例 子顯示的是，區(qū)域A、 N、 G、 H、 I五個區(qū)域的數據被從閃爍存儲器104 傳送，存儲在DRAM108中。
在該實施例中，在該實施例所涉及的運算處理系統(tǒng)啟動時，數據管理 部106，不接收來自處理器101的訪問要求，即能夠自動地將規(guī)定區(qū)域的 數據從閃爍存儲器104傳送到DRAM108中。
圖5是顯示第一個實施例所涉及的運算處理系統(tǒng)啟動時處理順序的流 程圖。圖5顯示的是，例如，在運算處理系統(tǒng)啟動時，從存儲空間分配表 的狀態(tài)與圖2 (a) —樣的閃爍存儲器104讀出數據的情況。
處理一開始，在步驟S122中，處理器101便要求對閃爍存儲器104 所存儲的圖2 (a)所示的區(qū)域A的數據進行訪問。接著，在步驟S124， 數據管理部106控制DMA控制器105，以便將區(qū)域A的數據從閃爍存儲 器104傳送給DRAM108。傳送一結束，在步驟S126中，處理器101便 經由處理器接口 102和DRAM接口 107訪問DRAM108，讀出區(qū)域A的 數據。
接著，在步驟S128，處理器101要求對閃爍存儲器104所存儲的圖 2 (a)所示的區(qū)域B的數據進行訪問。接著，在步驟S130，數據管理部 106控制DMA控制器105，以便將區(qū)域B的數據從閃爍存儲器104傳送 給DRAM108。傳送一結束，在步驟S132中，處理器101便經由處理器 接口 102和DRAM接口 107訪問DRAM108，讀出區(qū)域B的數據。
于是，在運算處理系統(tǒng)啟動的時候，處理器101便要求進行跨越閃爍 存儲器104的區(qū)域的訪問，而且，在圖5所示數據管理部106接收了來自 處理器101的訪問要求后再進行數據傳送的情況下，產生了相當于將圖2 (a)的區(qū)域B的數據從閃爍存儲器104傳送給DRAM108的那段期間的 等待時間。
圖6是顯示第二個實施例所涉及的運算處理系統(tǒng)啟動時處理順序的流 程圖。圖6顯示的是，例如，在運算處理系統(tǒng)啟動時，從存儲空間分配表 的狀態(tài)與圖4 (a) —樣的閃爍存儲器104讀出數據的情況。
處理一開始，在步驟S142中，處理器101要求對閃爍存儲器104所 存儲的圖4 (a)所示的區(qū)域A的數據進行訪問。接著，在步驟S144，數
據管理部106控制DMA控制器205，以便將區(qū)域A的數據從閃爍存儲器 104傳送給DRAM108。傳送一結束，在步驟S146中，處理器101便經 由處理器接口 102和DRAM接口 107訪問DRAM108，讀出區(qū)域A的數 據。
接著，從步驟S148到步驟S150，與步驟S146并列地進行處理。在 步驟S148，數據管理部106控制DMA控制器205，以便將圖4 (a)的 區(qū)域B的數據從閃爍存儲器104傳送給DRAM108。在步驟S150，數據 管理部106控制DMA控制器205，以便將圖4 (a)的區(qū)域C的數據從 閃爍存儲器104傳送給DRAM108。
在步驟S152，處理器IOI要求對區(qū)域B進行訪問。在步驟S154，處 理器101經由處理器接口 102和DRAM接口 107訪問DRAM108，讀出 區(qū)域B的數據。
經過了圖6所示的處理后，在運算處理系統(tǒng)啟動的時候，因為在處理 器101從DRAM108中讀出區(qū)域A的數據的那一段時間內，區(qū)域B的數 據被自動地從閃爍存儲器104傳送給DRAM108，所以不會產生相當于傳 送區(qū)域B的數據的那段期間的等待時間。
如上所述，借助閃爍存儲器接口 103根據閃爍存儲器104的種類對來 自處理器101的地址指令進行轉換，則即使閃爍存儲器104的種類不同， 處理器101也能夠利用同一地址空間進行訪問。因此，無需使用不同的為 了訪問不同種類的閃爍存儲器104的軟件，也無需為去對應不同的閃爍存 儲器而對軟件進行修正。
另外，因為DMA控制器205具有DRAM區(qū)域設定暫存器，所以通 過使DRAM108的區(qū)域中用于從閃爍存儲器104傳送數據的區(qū)域的大小進 行增減，便能夠根據系統(tǒng)的狀態(tài)活用DRAM108。
而且，在運算處理系統(tǒng)啟動時，因為不接收來自處理器101的訪問要 求，便自動地將規(guī)定區(qū)域的數據從閃爍存儲器104傳送到DRAM108中， 所以即使處理器IOI對閃爍存儲器104提出要求進行跨越區(qū)域的訪問，也 不會產生等待時間，系統(tǒng)啟動時間便被縮短。 (第三個實施例)
在圖1中的第一個實施例所涉及的運算處理系統(tǒng)中，用DMA控制器
305代替DMA控制器105，即得到本發(fā)明第三個實施例所涉及的運算處 理系統(tǒng)。
圖7是顯示DMA控制器305的構成的方框圖。DMA控制器305， 是在DMA控制器105的基礎上又增加了緩沖存儲器702、地址指定暫存 器704而得到的。緩沖存儲器702中使用了能夠在比圖1的DRAM108 更少的功耗下進行速度更高的訪問的存儲器件。
緩沖存儲器702，暫時存儲從圖1的閃爍存儲器104傳送到DRAM108 的數據。地址指定暫存器704存儲緩沖存儲器702所存儲的數據在閃爍存 儲器104中的地址，每完成一次從閃爍存儲器104的數據傳送，值就被更 新。
圖1中的數據管理部106，訪問緩沖存儲器702和地址指定暫存器 704，參照地址指定暫存器704所存儲的值，判斷緩沖存儲器702所存儲 的數據在閃爍存儲器104中的地址。若圖1的處理器101的訪問對象數據 和緩沖存儲器702所存儲的數據一致，即使是在數據被存儲到DRAM108 之前，也能夠在正在進行傳送的時候將數據從緩沖存儲器702中讀出。
在該實施例中，在根據處理器101的訪問要求數據#1從閃爍存儲器 104傳送到DRAM108的情況下，數據管理部106在傳送處理器101要 求的數據的同時，也傳送下一個區(qū)域的數據。
圖8是顯示第三個實施例中處理器IOI要求訪問時數據管理部106的 工作情況的流程圖。處理一開始，在步驟S162中，數據管理部106—從 處理器接口 102接收到以下信號，便判斷該訪問要求是以閃爍存儲器104 的哪一個區(qū)域為對象，上述信號是通知處理器101對閃爍存儲器104的訪 問要求的信號。
接著，在步驟S164，數據管理部106判斷訪問對象數據是否存儲在 緩沖存儲器702中。當處理器101的訪問對象數據被存儲在緩沖存儲器 702中的情況下，處理將進入步驟S166;當尚未存儲在緩沖存儲器702 中的情況下，處理進入步驟S168。
接著，在步驟S166，處理器101經由處理器接口 102和數據管理部 106從緩沖存儲器702中讀出數據。在步驟S168、 S170、 S172、 S174、 S176、S178以及S180中，分別進行與圖3中的步驟S104、 S106、 S108、
SllO、 S112、 S114以及S116—樣的處理。
接著，在步驟S182中，數據管理部106參考標記存儲器，判斷出優(yōu) 先度最低的區(qū)域，在DRAM108中決定刷新的區(qū)域。在步驟S184，將處 理器101要訪問的對象的區(qū)域的下一個區(qū)域的數據從閃爍存儲器104傳送 給DRAM108。在步驟S186,數據管理部106對標記存儲器的內容進行 更新。
如上所述，使DMA控制器305包括緩沖存儲器702，在處理器101 的訪問對象數據與緩沖存儲器702所存儲的數據一致的情況下，由處理器 101從緩沖存儲器702中讀出數據。這樣做，便能夠減少處理器101對 DRAM108的訪問。因此，能夠縮短訪問數據所需要的時間，且能夠抑制 功耗。
而且，在傳送訪問對象數據之際，數據管理部106可以傳送存儲該數 據的區(qū)域的下一個區(qū)域的數據。于是，在處理器101要求進行跨越區(qū)域的 訪問的情況下，便不會產生為了傳送下 一 個區(qū)域的數據的等待時間。
一工業(yè)實用性一
綜上所述，因為本發(fā)明不增加處理器的負荷，即能夠縮短從閃爍存儲 器讀出時的等待時間，所以本發(fā)明對使用了 "與非"型閃爍存儲器的所有 系統(tǒng)都適用。
權利要求
1.一種運算處理系統(tǒng)，其特征在于包括處理器，第一存儲器，存儲由所述處理器訪問的對象即數據，第二存儲器，具有用以存儲被傳送的數據的區(qū)域，第一訪問控制器，控制對所述第一存儲器的訪問，第二訪問控制器，控制對所述第二存儲器的訪問，數據傳送部，經由所述第一訪問控制器和所述第二訪問控制器，將數據從所述第一存儲器傳送到所述第二存儲器，以及數據管理部，根據由所述處理器進行的訪問要求，讓所述數據傳送部將數據從所述第一存儲器傳送到所述第二存儲器的所述區(qū)域，存儲表示已存儲在所述區(qū)域的數據的區(qū)域信息；在由所述處理器訪問的對象是由所述區(qū)域信息所表示的數據的情況下，所述數據管理部讓所述處理器訪問所述第二存儲器。
2. 根據權利要求l所述的運算處理系統(tǒng)，其特征在于 所述第一訪問控制器控制對所述第一存儲器的訪問，做到無論所述第 一存儲器是需要規(guī)定的例行程序進行訪問的存儲器，還是借助從地址總 線接收的地址被訪問的存儲器，所述處理器都能夠對所述第 一存儲器的數據進行訪問o
3. 根據權利要求2所述的運算處理系統(tǒng)，其特征在于 由所述第一訪問控制器進行控制做到無論所述第一存儲器是需要規(guī)定的例行程序進行訪問的存儲器，還是借助從地址總線接收的地址被訪問 的存儲器，所述處理器都能夠利用同 一地址空間訪問所述第 一存儲器的數 據。
4. 根據權利要求l所述的運算處理系統(tǒng)，其特征在于 在所述運算處理系統(tǒng)啟動時，所述數據傳送部自動地將所述第一存儲器所存儲的數據中規(guī)定區(qū)域的數據傳送給所述第二存儲器。
5. 根據權利要求l所述的運算處理系統(tǒng)，其特征在于所述數據管理部，根據來自所述處理器的要求使所述區(qū)域的大小變化。
6. 根據權利要求1所述的運算處理系統(tǒng)，其特征在于 所述數據傳送部包括存儲正在從所述第一存儲器傳送到所述第二存儲器中的數據的緩沖存儲器；在由所述處理器訪問的對象與所述緩沖存儲器存儲的數據一致的情況 下，所述數據管理部讓所述處理器將該數據從所述緩沖存儲器中讀出。
7. 根據權利要求1所述的運算處理系統(tǒng)，其特征在于 所述數據管理部，將存儲已由所述處理器發(fā)出訪問要求的數據的區(qū)域的下一個區(qū)域的數據進一步從所述第一存儲器傳送到所述第二存儲器。
8. 根據權利要求1所述的運算處理系統(tǒng)，其特征在于 所述第二存儲器具有多個所述區(qū)域；所述數據管理部，根據規(guī)定的判斷基準求出所述多個區(qū)域中應該被刷 新的區(qū)域，命令所述數據傳送部對已求得的區(qū)域進行刷新。
9. 根據權利要求8所述的運算處理系統(tǒng)，其特征在于 所述數據管理部，根據存儲在所述多個區(qū)域中的每個區(qū)域的數據的優(yōu)先度求出所述應該被刷新的區(qū)域。
全文摘要
本發(fā)明公開了一種運算處理系統(tǒng)。包括處理器；第一存儲器，存儲由所述處理器訪問的對象即數據；第二存儲器，具有用以存儲被傳送的數據的區(qū)域；以及數據管理部，根據所述處理器的訪問要求將數據從所述第一存儲器傳送到所述第二存儲器的所述區(qū)域，存儲表示已存儲在所述區(qū)域的數據的區(qū)域信息。在由所述處理器訪問的對象是所述區(qū)域信息所表示的數據的情況下，所述數據管理部讓所述處理器訪問所述第二存儲器。結果是，不增加處理器的負荷，即能夠縮短從需要規(guī)定的例行程序進行訪問的閃爍存儲器等存儲器中讀出時的等待時間。
文檔編號G06F13/20GK101097558SQ200710127029
公開日2008年1月2日 申請日期2007年6月28日 優(yōu)先權日2006年6月29日
發(fā)明者村山謙太朗 申請人:松下電器產業(yè)株式會社