專利名稱：一種移動(dòng)終端應(yīng)用處理器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是關(guān)于集成電路技術(shù)領(lǐng)域，尤其涉及一種移動(dòng)終端應(yīng)用處理器。
背景技術(shù)：
目前的移動(dòng)終端應(yīng)用處理器普遍存在著功耗較高的問題，較高的功耗一方面消耗大量電能，使得設(shè)備用電量增大。特別對(duì)于移動(dòng)設(shè)備，由于目前儲(chǔ)能技術(shù)還沒有出現(xiàn)重大突破，較高的功耗意味著較短的工作時(shí)間，抵消了移動(dòng)設(shè)備靈活機(jī)動(dòng)的優(yōu)點(diǎn)。
同時(shí)功耗高還導(dǎo)致設(shè)備以發(fā)熱，影響設(shè)備的工作性能，而增加散熱設(shè)備則會(huì)大大增加設(shè)備的體積，與目前移動(dòng)設(shè)備輕薄短小的發(fā)展趨勢(shì)所不相容。此外，大功耗還可能使得某些元件老化加速，降低了設(shè)備的使用壽命。高功耗設(shè)備對(duì)于環(huán)境的要求較高，無法在工業(yè)中外界情況下應(yīng)用。
現(xiàn)有的移動(dòng)終端應(yīng)用處理器還存在兼容能力差，接口單一的問題，大大限制了其應(yīng)用范圍。
因此就需要有一種低功耗、高兼容的移動(dòng)終端應(yīng)用處理器，以解決目前移動(dòng)終端應(yīng)用處理器存在的問題。

發(fā)明內(nèi)容
本實(shí)用新型的目的在于提供一種移動(dòng)終端應(yīng)用處理器，能夠克服現(xiàn)有技術(shù)的不足，在提高性能的同時(shí)降低系統(tǒng)功耗，并具有廣泛的兼容能力和出眾的接口能力。
本實(shí)用新型是通過以下技術(shù)方法實(shí)現(xiàn)的一種移動(dòng)終端應(yīng)用處理器，包括CPU核，與CPU核相連的內(nèi)周邊電路，與內(nèi)周邊電路相連接的基本外圍電路，以及通過外部總線與基本外圍電路外相連的外設(shè)支持電路，內(nèi)周邊電路包括可編程時(shí)鐘產(chǎn)生器、8位可編程定時(shí)器、16位可編程定時(shí)器、時(shí)鐘定時(shí)器、串口、用于片內(nèi)周邊電路的輸入輸出及普通的輸入輸出I/O端口、直接存儲(chǔ)器存取、以及用于A/D轉(zhuǎn)換AD轉(zhuǎn)換器，所述的內(nèi)周邊電路分別與CPU核雙向信號(hào)連接。
其中，所述的基本外圍電路包括供電電路連接內(nèi)周邊電路內(nèi)的各有源器件，復(fù)位電路連接CPU核，存儲(chǔ)器連接電路連接嵌入式處理器內(nèi)的各種存儲(chǔ)器以及總線，端口與嵌入式處理器內(nèi)的各器件的輸出端相連，調(diào)試電路連接嵌入式處理器內(nèi)的各器件和外置調(diào)試器。所述的外設(shè)支持電路包括語音處理接口、圖像處理接口、串口以及USB接口，所述的各接口通過外部總線與基本外圍電路相連。
本實(shí)用新型給出的移動(dòng)終端應(yīng)用處理器設(shè)有多個(gè)外圍時(shí)鐘，且能夠單獨(dú)關(guān)閉，在提高性能的同時(shí)降低系統(tǒng)功耗，使其成為工業(yè)級(jí)溫度產(chǎn)品。同時(shí)本實(shí)用新型的多種周邊電路和時(shí)鐘及接口設(shè)置，使得本實(shí)用新型具有廣泛的兼容能力和出眾的接口能力。


圖1是本實(shí)用新型的一個(gè)實(shí)施例的示意圖。
圖2是嵌入式處理器的內(nèi)部電路框圖。
具體實(shí)施方式
首先請(qǐng)參閱圖1，本實(shí)用新型的移動(dòng)終端應(yīng)用處理器的基本體系結(jié)構(gòu)為CPU核，與CPU核配套耦合的內(nèi)周邊電路，這兩部分稱之為嵌入式處理器、與嵌入式處理器相連的基本外圍電路以及通過外部總線與基本外圍電路相連接的外圍支持電路。本實(shí)用新型的嵌入式處理器中基于32位精簡(jiǎn)指令集計(jì)算機(jī)(RISC)處理器內(nèi)核支持ucLinux、ROS33等操作系統(tǒng)；內(nèi)嵌SDRAM控制器，支持MP3、WMA、JPEG、G.723.x等多媒體算法，集成了64K全彩色顯示的LCD控制器和脈寬調(diào)制器(PWM)，最大56KB片上高速存儲(chǔ)器加速核心代碼執(zhí)行，具有4個(gè)高速直接存儲(chǔ)器存取(DMA)多媒體數(shù)據(jù)傳輸通道，支持多媒體控制卡(MMC/SD)卡擴(kuò)展及USB1.1傳輸標(biāo)準(zhǔn)；系統(tǒng)支持正常(Normal)，停止(Halt)，停止2(Halt2)，休眠(Sleep)四種工作模式；每個(gè)外圍模塊的時(shí)鐘可以單獨(dú)關(guān)閉；典型功耗小于50mW(48MHZ)；休眠功耗小于11uW；片上存儲(chǔ)器(其中40KB可用作顯存)在提高性能的同時(shí)降低系統(tǒng)功耗；SDRAM控制器經(jīng)優(yōu)化帶預(yù)取指緩存，還可用作QVGA以上STN液晶的全彩色顯示；0.18um鋁4層CMOS制程。本實(shí)用新型具有出眾的接口能力多達(dá)4個(gè)串行口、共12路定時(shí)器、1路單個(gè)程序啟動(dòng)(SPI)接口；工業(yè)級(jí)溫度產(chǎn)品。
請(qǐng)參閱圖2，圖2是嵌入式處理器的內(nèi)部框圖。嵌入式處理器中除基本的CPU核外，還有一些片內(nèi)周邊電路可編程時(shí)鐘產(chǎn)生器(prescaler)用于為片內(nèi)周邊電路產(chǎn)生時(shí)鐘，對(duì)源時(shí)鐘進(jìn)行劃分，為周邊電路提供時(shí)鐘支持控制的時(shí)鐘控制電路；8位可編程定時(shí)器(8-bit programmable timer)用于輸出由計(jì)數(shù)器的下溢信號(hào)所產(chǎn)生時(shí)鐘到內(nèi)部周邊電路或外圍設(shè)備。通過在軟件或Prescaler的輸入時(shí)鐘中設(shè)置出現(xiàn)數(shù)據(jù)，可以在一個(gè)很寬的范圍內(nèi)選擇輸出時(shí)鐘周期。16位可編程定時(shí)器(16-bit programmable timer)16位計(jì)數(shù)器可以軟件置“0”，并依Prescaler輸出時(shí)鐘或來自I/O端口的外部信號(hào)輸入遞增。計(jì)數(shù)器值也可以被讀出；時(shí)鐘定時(shí)器(Clock Timer)本發(fā)明的時(shí)鐘定時(shí)器由一個(gè)低速晶振時(shí)鐘(OSC1)驅(qū)動(dòng)的256Hz信號(hào)的8位二進(jìn)制計(jì)數(shù)器，以及秒、分、小時(shí)、天計(jì)數(shù)器組成，允許讀出所有數(shù)據(jù)(128Hz～1Hz、秒、分、小時(shí)、天)?？梢允褂?2Hz、8Hz、2Hz、1Hz產(chǎn)生中斷信號(hào)，也可當(dāng)一分、一小時(shí)、一天計(jì)數(shù)到達(dá)時(shí)產(chǎn)生中斷信號(hào)。此外，在特定時(shí)間到達(dá)時(shí)可以產(chǎn)生告警。即使CPU和其它片內(nèi)周邊電路處于HALT或SLEEP模式時(shí)，低速晶振電路(OSC1)和時(shí)鐘定時(shí)器也保持活動(dòng)。串口可以選擇時(shí)鐘同步或異步模式，波特率設(shè)置，接收和發(fā)送單元帶雙緩沖結(jié)構(gòu)，可以使用IDMA或HSDMA傳輸數(shù)據(jù)，可以產(chǎn)生三種類型的中斷。I/O端口用于片內(nèi)周邊電路的輸入輸出及普通的輸入輸出。AD轉(zhuǎn)換器用于A/D轉(zhuǎn)換。DMA本實(shí)用新型中，提供了兩種類型的DMAHSDMA與IDMA。前者用片上寄存器控制DMA命令，后者使用一個(gè)存儲(chǔ)區(qū)域來存放DMA命令信息。
所述的內(nèi)周邊電路中的各器件通過嵌入式系統(tǒng)內(nèi)端口及電路連接分別與CPU核信號(hào)連接組成該嵌入式處理器。
基本外圍電路用于對(duì)基本的片內(nèi)周邊電路的補(bǔ)充，從而構(gòu)成一個(gè)實(shí)用的目標(biāo)板，真正發(fā)揮32位芯片的作用，外圍電路包括供電電路、復(fù)位電路、存儲(chǔ)器連接電路、端口、調(diào)試支持電路。供電電路用于對(duì)相應(yīng)的單元進(jìn)行供電。復(fù)位電路用于復(fù)位，包括簡(jiǎn)單的RC復(fù)位電路和更精確的IC復(fù)位電路。存儲(chǔ)器連接電路用于連接ROM、連接Flash、連接SRAM、連接DRAM、連接5v的ROM和3.3v的總線。端口通過相應(yīng)的設(shè)置，用于在引導(dǎo)后輸出。調(diào)試連接，連接調(diào)試器，有6個(gè)相應(yīng)的引腳，它們是DCLK、DSIO、DST2、DST1、DST0、DPCO。
基本外圍電路是對(duì)基本的片內(nèi)周邊電路的補(bǔ)充，供電電路連接內(nèi)周邊電路內(nèi)的各有源器件，復(fù)位電路連接CPU核，存儲(chǔ)器連接電路連接嵌入式處理器內(nèi)的各種存儲(chǔ)器以及總線，端口與嵌入式處理器內(nèi)的各器件的輸出端相連，調(diào)試電路連接嵌入式處理器內(nèi)的各器件和外置調(diào)試器。
外設(shè)支持電路用于對(duì)外部設(shè)備的板極支持；包括語音處理(涉及A/D轉(zhuǎn)換、D/A轉(zhuǎn)換)、圖像處理、串口、USB等。語音處理接口用于為用戶提供了語音處理支持，在芯片的外圍電路中包含了A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、16位可編程定時(shí)器等。利用芯片的這些功能，用戶只需添加少量的外存、放大器、以及麥克風(fēng)和擴(kuò)音器等，就能很好地完成語音輸入、轉(zhuǎn)換、處理、輸出等工作。LCD支持用于支持LCD的顯示功能。紅外接口用于在嵌入式系統(tǒng)板上可能提供一個(gè)紅外線接口，但并不提供完整的發(fā)射接收裝置，在標(biāo)準(zhǔn)電路的基礎(chǔ)上，增加了抗干擾電路和增大發(fā)射功率電路。USB接口用于支持對(duì)相關(guān)USB設(shè)備的使用。
以上所述的實(shí)施例僅為說明本實(shí)用新型的技術(shù)思想及特點(diǎn)，其目的在使本領(lǐng)域技術(shù)人員能夠了解本實(shí)用新型的內(nèi)容并據(jù)以實(shí)施，并不能以此來限定本實(shí)用新型的保護(hù)范圍，即依本實(shí)用新型所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍內(nèi)。
權(quán)利要求1.一種移動(dòng)終端應(yīng)用處理器，包括CPU核，與CPU核相連的內(nèi)周邊電路，與內(nèi)周邊電路相連接的基本外圍電路，以及通過外部總線與基本外圍電路外相連的外設(shè)支持電路，其特征在于內(nèi)周邊電路包括可編程時(shí)鐘產(chǎn)生器、8位可編程定時(shí)器、16位可編程定時(shí)器、時(shí)鐘定時(shí)器、串口、用于片內(nèi)周邊電路的輸入輸出及普通的輸入輸出I/O端口、直接存儲(chǔ)器存取、以及用于A/D轉(zhuǎn)換AD轉(zhuǎn)換器，所述的內(nèi)周邊電路分別與CPU核雙向信號(hào)連接。
2.如權(quán)利要求1所述的移動(dòng)終端應(yīng)用處理器，其特征在于所述的基本外圍電路包括供電電路連接內(nèi)周邊電路內(nèi)的各有源器件，復(fù)位電路連接CPU核，存儲(chǔ)器連接電路連接嵌入式處理器內(nèi)的各種存儲(chǔ)器以及總線，端口與嵌入式處理器內(nèi)的各器件的輸出端相連，調(diào)試電路連接嵌入式處理器內(nèi)的各器件和外置調(diào)試器。
3.如權(quán)利要求1所述的移動(dòng)終端應(yīng)用處理器，其特征在于所述的外設(shè)支持電路包括語音處理接口、圖像處理接口、串口以及USB接口，所述的各接口通過外部總線與基本外圍電路相連。
專利摘要一種移動(dòng)終端應(yīng)用處理器，包括CPU核，與CPU核相連的內(nèi)周邊電路，與內(nèi)周邊電路相連接的基本外圍電路，以及通過外部總線與基本外圍電路外相連的外設(shè)支持電路，內(nèi)周邊電路包括可編程時(shí)鐘產(chǎn)生器、8位可編程定時(shí)器、16位可編程定時(shí)器、時(shí)鐘定時(shí)器、串口、用于片內(nèi)周邊電路的輸入輸出及普通的輸入輸出I/O端口、直接存儲(chǔ)器存取、以及用于A/D轉(zhuǎn)換AD轉(zhuǎn)換器，所述的內(nèi)周邊電路分別與CPU核雙向信號(hào)連接。本實(shí)用新型能耗低且具有廣泛的兼容能力和出眾的接口能力。
文檔編號(hào)G06F15/78GK2909394SQ20062004050
公開日2007年6月6日 申請(qǐng)日期2006年3月24日 優(yōu)先權(quán)日2006年3月24日
發(fā)明者田維成, 董頤 申請(qǐng)人:上海森田科學(xué)技術(shù)研究所有限公司