專利名稱：一種移動終端應(yīng)用處理器的制作方法
技術(shù)領(lǐng)域：
本實用新型是關(guān)于集成電路技術(shù)領(lǐng)域，尤其涉及一種移動終端應(yīng)用處理器。
背景技術(shù)：
目前的移動終端應(yīng)用處理器普遍存在著功耗較高的問題，較高的功耗一方面消耗大量電能，使得設(shè)備用電量增大。特別對于移動設(shè)備，由于目前儲能技術(shù)還沒有出現(xiàn)重大突破，較高的功耗意味著較短的工作時間，抵消了移動設(shè)備靈活機動的優(yōu)點。
同時功耗高還導(dǎo)致設(shè)備以發(fā)熱，影響設(shè)備的工作性能，而增加散熱設(shè)備則會大大增加設(shè)備的體積，與目前移動設(shè)備輕薄短小的發(fā)展趨勢所不相容。此外，大功耗還可能使得某些元件老化加速，降低了設(shè)備的使用壽命。高功耗設(shè)備對于環(huán)境的要求較高，無法在工業(yè)中外界情況下應(yīng)用。
現(xiàn)有的移動終端應(yīng)用處理器還存在兼容能力差，接口單一的問題，大大限制了其應(yīng)用范圍。
因此就需要有一種低功耗、高兼容的移動終端應(yīng)用處理器，以解決目前移動終端應(yīng)用處理器存在的問題。

發(fā)明內(nèi)容
本實用新型的目的在于提供一種移動終端應(yīng)用處理器，能夠克服現(xiàn)有技術(shù)的不足，在提高性能的同時降低系統(tǒng)功耗，并具有廣泛的兼容能力和出眾的接口能力。
本實用新型是通過以下技術(shù)方法實現(xiàn)的一種移動終端應(yīng)用處理器，包括嵌入式處理器，與嵌入式處理器相連的基本外圍電路以及通過外部總線與基本外圍電路相連的外設(shè)支持電路，其中，基本外圍電路包括與嵌入式處理器內(nèi)各有源器件連接的供電電路，連接CPU核的復(fù)位電路，連接嵌入式處理器內(nèi)的各種存儲器以及總線的存儲器連接電路，與嵌入式處理器內(nèi)的各器件的輸出端相連的端口，連接嵌入式處理器內(nèi)的各器件和外置調(diào)試器的調(diào)試電路。
所述外設(shè)支持電路包括語音處理接口、圖像處理接口、紅外接口和USBOTG接口，所述的各接口通過外部總線與基本外圍電路相連。
所述語音處理接口包括A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器以及16位可編程定時器。
所述紅外接口還包括抗干擾電路和增大發(fā)射功率電路。
所述嵌入式處理器包括CPU核以及與CPU核配套耦合的片內(nèi)周邊電路，其中片內(nèi)周邊電路包括與CPU核相連的USB OTG控制器，與CPU核相連的7816IC卡接口。
本實用新型給出的移動終端應(yīng)用處理器設(shè)有多個外圍時鐘，且能夠單獨關(guān)閉，在提高性能的同時降低系統(tǒng)功耗，使其成為工業(yè)級溫度產(chǎn)品。同時本實用新型的多種周邊電路和時鐘及接口設(shè)置，使得本實用新型具有廣泛的兼容能力和出眾的接口能力。


圖1是本實用新型的一個實施例的示意圖。
圖2是嵌入式處理器的內(nèi)部電路框圖。
具體實施方式
首先請參閱圖1，本實用新型的移動終端應(yīng)用處理器的基本體系結(jié)構(gòu)為CPU核，與CPU核配套耦合的片內(nèi)周邊電路，這兩部分稱之為嵌入式處理器、與嵌入式處理器相連的基本外圍電路以及通過外部總線與基本外圍電路相連接的外圍支持電路。本實用新型的嵌入式處理器中基于32位精簡指令集計算機(RISC)處理器內(nèi)核支持ucLinux、ROS33操作系統(tǒng)；0.18um鋁4層CMOS制程；32位S1C33處理器內(nèi)核；支持EDO/SDRAM、NAND Flash、SD/MMC卡；SDRAM可分區(qū)寫保護；主頻60/66MHz；電源1.8V(內(nèi)核)以及3.3V(IO)；串行口、并行口、以太網(wǎng)、打印驅(qū)動器、IC卡接口、PS/2接口、USB 2.0OTG；四種工作模式Normal，Halt，Halt2，Sleep；雙路SPI接口和IIC、4路AD、16路定時器；內(nèi)嵌大容量的SRAM(80KB)和MaskROM(64KB，其中32KB加密)；工業(yè)級溫度；接口能力最強的金融稅控機用微控制器；世界首創(chuàng)集成USB 2.0OTG(FS)控制器；集成10M以太網(wǎng)MAC；全硬件驅(qū)動的MU-110II+點陣打印頭控制器和IEEE1284并口，可同時進行打印工作；8個帶FIFO的串行口，其中4個可復(fù)用為7816IC卡接口；2路SPI，1路IIC，Modem接口；PS/2host接口可連接PC鍵盤；內(nèi)置看門狗和獨立供電的實時時鐘；5V容忍I/O，QFP216封裝。
請參閱圖2，圖2是嵌入式處理器的內(nèi)部框圖。嵌入式處理器中除基本的CPU核外，還有一些片內(nèi)周邊電路可編程時鐘產(chǎn)生器(prescaler)用于為片內(nèi)周邊電路產(chǎn)生時鐘，對源時鐘進行劃分，為周邊電路提供時鐘支持控制的時鐘控制電路；8位可編程定時器(8-bit programmable timer)用于輸出由計數(shù)器的下溢信號所產(chǎn)生時鐘到內(nèi)部周邊電路或外圍設(shè)備。通過在軟件或Prescaler的輸入時鐘中設(shè)置出現(xiàn)數(shù)據(jù)，可以在一個很寬的范圍內(nèi)選擇輸出時鐘周期。16位可編程定時器(16-bit programmable timer)16位計數(shù)器可以軟件置“0”，并依Prescaler輸出時鐘或來自I/O端口的外部信號輸入遞增。計數(shù)器值也可以被讀出；時鐘定時器(Clock Timer)本發(fā)明的時鐘定時器由一個低速晶振時鐘(OSC1)驅(qū)動的256Hz信號的8位二進制計數(shù)器，以及秒、分、小時、天計數(shù)器組成，允許讀出所有數(shù)據(jù)(128Hz～1Hz、秒、分、小時、天)。可以使用32Hz、8Hz、2Hz、1Hz產(chǎn)生中斷信號，也可當(dāng)一分、一小時、一天計數(shù)到達(dá)時產(chǎn)生中斷信號。此外，在特定時間到達(dá)時可以產(chǎn)生告警。即使CPU和其它片內(nèi)周邊電路處于HALT或SLEEP模式時，低速晶振電路(OSC1)和時鐘定時器也保持活動。串口可以選擇時鐘同步或異步模式，波特率設(shè)置，接收和發(fā)送單元帶雙緩沖結(jié)構(gòu)，可以使用IDMA或HSDMA傳輸數(shù)據(jù)，可以產(chǎn)生三種類型的中斷。I/O端口用于片內(nèi)周邊電路的輸入輸出及普通的輸入輸出。AD轉(zhuǎn)換器用于A/D轉(zhuǎn)換。DMA本實用新型中，提供了兩種類型的DMAHSDMA與IDMA。前者用片上寄存器控制DMA命令，后者使用一個存儲區(qū)域來存放DMA命令信息。此外，片內(nèi)周邊電路還包括與CPU核相連的USB OTG控制器，以及與CPU核相連的7816IC卡接口。
所述的內(nèi)周邊電路中的各器件通過嵌入式系統(tǒng)內(nèi)端口及電路連接分別與CPU核信號連接組成該嵌入式處理器。
基本外圍電路用于對基本的片內(nèi)周邊電路的補充，從而構(gòu)成一個實用的目標(biāo)板，真正發(fā)揮32位芯片的作用，外圍電路包括供電電路、復(fù)位電路、存儲器連接電路、端口、調(diào)試支持電路。供電電路用于對相應(yīng)的單元進行供電。復(fù)位電路用于復(fù)位，包括簡單的RC復(fù)位電路和更精確的IC復(fù)位電路。存儲器連接電路用于連接ROM、連接Flash、連接SRAM、連接DRAM、連接5v的ROM和3.3v的總線。端口通過相應(yīng)的設(shè)置，用于在引導(dǎo)后輸出。調(diào)試連接，連接調(diào)試器，有6個相應(yīng)的引腳，它們是DCLK、DSIO、DST2、DST1、DST0、DPCO。
基本外圍電路是對基本的片內(nèi)周邊電路的補充，供電電路連接內(nèi)周邊電路內(nèi)的各有源器件，復(fù)位電路連接CPU核，存儲器連接電路連接嵌入式處理器內(nèi)的各種存儲器以及總線，端口與嵌入式處理器內(nèi)的各器件的輸出端相連，調(diào)試電路連接嵌入式處理器內(nèi)的各器件和外置調(diào)試器。
外設(shè)支持電路用于對外部設(shè)備的板極支持；包括語音處理(涉及A/D轉(zhuǎn)換、D/A轉(zhuǎn)換)、圖像處理、串口、USB OTG接口等。語音處理接口用于為用戶提供了語音處理支持，在芯片的外圍電路中包含了A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、16位可編程定時器等。利用芯片的這些功能，用戶只需添加少量的外存、放大器、以及麥克風(fēng)和擴音器等，就能很好地完成語音輸入、轉(zhuǎn)換、處理、輸出等工作。LCD支持用于支持LCD的顯示功能。紅外接口用于在嵌入式系統(tǒng)板上可能提供一個紅外線接口，但并不提供完整的發(fā)射接收裝置，在標(biāo)準(zhǔn)電路的基礎(chǔ)上，增加了抗干擾電路和增大發(fā)射功率電路。USBOTG接口用于支持對相關(guān)USB OTG接口設(shè)備的使用。
以上所述的實施例僅為說明本實用新型的技術(shù)思想及特點，其目的在使本領(lǐng)域技術(shù)人員能夠了解本實用新型的內(nèi)容并據(jù)以實施，并不能以此來限定本實用新型的保護范圍，即依本實用新型所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本實用新型的保護范圍內(nèi)。
權(quán)利要求1.一種移動終端應(yīng)用處理器，包括嵌入式處理器，與嵌入式處理器相連的基本外圍電路以及通過外部總線與基本外圍電路相連的外設(shè)支持電路，其特征在于，基本外圍電路包括與嵌入式處理器內(nèi)各有源器件連接的供電電路，連接CPU核的復(fù)位電路，連接嵌入式處理器內(nèi)的各種存儲器以及總線的存儲器連接電路，與嵌入式處理器內(nèi)的各器件的輸出端相連的端口，連接嵌入式處理器內(nèi)的各器件和外置調(diào)試器的調(diào)試電路。
2.如權(quán)利要求1所述的移動終端應(yīng)用處理器，其特征在于，所述外設(shè)支持電路包括語音處理接口、圖像處理接口、紅外接口和USB OTG接口，所述的各接口通過外部總線與基本外圍電路相連。
3.如權(quán)利要求2所述的移動終端應(yīng)用處理器，其特征在于，所述語音處理接口包括A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器以及16位可編程定時器。
4.如權(quán)利要求2所述的移動終端應(yīng)用處理器，其特征在于，所述紅外接口還包括抗干擾電路和增大發(fā)射功率電路。
5.如權(quán)利要求1所述的移動終端應(yīng)用處理器，其特征在于，嵌入式處理器包括CPU核以及與CPU核配套耦合的片內(nèi)周邊電路，其中片內(nèi)周邊電路包括與CPU核相連的USB OTG控制器，與CPU核相連的7816 IC卡接口。
專利摘要一種移動終端應(yīng)用處理器，包括嵌入式處理器，與嵌入式處理器相連的基本外圍電路以及通過外部總線與基本外圍電路相連的外設(shè)支持電路，其中，基本外圍電路包括與嵌入式處理器內(nèi)各有源器件連接的供電電路，連接CPU核的復(fù)位電路，連接嵌入式處理器內(nèi)的各種存儲器以及總線的存儲器連接電路，與嵌入式處理器內(nèi)的各器件的輸出端相連的端口，連接嵌入式處理器內(nèi)的各器件和外置調(diào)試器的調(diào)試電路。本實用新型能耗低且具有廣泛的兼容能力和出眾的接口能力。
文檔編號G06F15/78GK2909393SQ20062004050
公開日2007年6月6日 申請日期2006年3月24日 優(yōu)先權(quán)日2006年3月24日
發(fā)明者田維成, 董頤 申請人:上海森田科學(xué)技術(shù)研究所有限公司