專利名稱：計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及控制通過(guò)總線連接到CPU的存儲(chǔ)器和外圍設(shè)備與CPU之間的數(shù)據(jù)傳送的技術(shù)。
背景技術(shù)：
為了提高包含CPU(中央處理器)、存儲(chǔ)器等的計(jì)算機(jī)系統(tǒng)的吞吐量，例如，在構(gòu)成存儲(chǔ)器特別是DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的半導(dǎo)體存儲(chǔ)器件的高集成度和高速方面進(jìn)行改進(jìn)。作為改進(jìn)的例子，可提供這樣的示例，即，存儲(chǔ)器應(yīng)該由同步于從時(shí)鐘發(fā)生器提供給CPU的時(shí)鐘(以下稱作“系統(tǒng)時(shí)鐘”)工作的SDRAM(同步DRAM)構(gòu)成。而且，已經(jīng)提出了與對(duì)SDRAM的結(jié)構(gòu)進(jìn)行的改進(jìn)相關(guān)的各種技術(shù)及其利用方法，并且在專利文獻(xiàn)1中公開的技術(shù)可被引作例子。在該專利文獻(xiàn)1中，公開了這樣的SDRAM，其可混用具有不同可能結(jié)構(gòu)的存儲(chǔ)模塊和包括這樣的存儲(chǔ)模塊的存儲(chǔ)系統(tǒng)。
專利文獻(xiàn)1JP-A-2002-132580發(fā)明內(nèi)容可通過(guò)以上述SDRAM構(gòu)成存儲(chǔ)器來(lái)提高CPU和存儲(chǔ)器之間的數(shù)據(jù)傳送速率。然而，在實(shí)際的計(jì)算機(jī)系統(tǒng)中，在某些情況下，除了存儲(chǔ)器之外，具有專用于特定處理(例如，圖像處理、語(yǔ)音處理等)的邏輯電路的外部設(shè)備(也被稱作“外圍設(shè)備”)也與CPU連接。一般情況是這樣的外圍設(shè)備通過(guò)比存儲(chǔ)器所連接的存儲(chǔ)總線速度慢的外部總線連接到CPU。因此，外圍設(shè)備和CPU之間的數(shù)據(jù)傳送速率導(dǎo)致了瓶頸，并且在某些情況下不能提高整個(gè)計(jì)算機(jī)系統(tǒng)的吞吐量。
似乎可通過(guò)把外圍設(shè)備連接到比外部總線速度高的存儲(chǔ)總線來(lái)避免這樣的缺點(diǎn)。具體的講，看起來(lái)可通過(guò)在存儲(chǔ)總線上提供解碼器以通過(guò)該解碼器來(lái)把外圍設(shè)備連接到存儲(chǔ)器，其后由該解碼器響應(yīng)于從CPU發(fā)送的地址切換連同該地址從CPU發(fā)送的命令(例如，指示讀取對(duì)應(yīng)于地址的數(shù)據(jù)的命令)的傳送地址，從而避免這樣的缺點(diǎn)。應(yīng)該執(zhí)行這樣的命令傳送控制的原因在于，當(dāng)把該命令傳送到存儲(chǔ)器和外圍設(shè)備二者時(shí)，從存儲(chǔ)器和外圍設(shè)備二者都讀取數(shù)據(jù)，并且導(dǎo)致存儲(chǔ)總線上的數(shù)據(jù)沖突。
同時(shí)，從CPU發(fā)出的命令必須在一個(gè)時(shí)鐘周期之內(nèi)被傳送到存儲(chǔ)器或外圍設(shè)備。即，解碼器必須在一個(gè)時(shí)鐘周期(例如，當(dāng)存儲(chǔ)器由其操作時(shí)鐘為133MHz的SDRAM構(gòu)成時(shí)為7.5納秒)之內(nèi)解碼地址，其后把地址和命令傳送到存儲(chǔ)器或外圍設(shè)備。然而，這種高速設(shè)備現(xiàn)在還不存在，因此不能在存儲(chǔ)總線上提供上述解碼器。
根據(jù)上述問題來(lái)進(jìn)行本發(fā)明，并且本發(fā)明的目的在于提供這樣的技術(shù)，從而在外圍設(shè)備連接到已與存儲(chǔ)器連接的總線之后，處理從外圍設(shè)備讀取的數(shù)據(jù)和從存儲(chǔ)器讀取的數(shù)據(jù)之間的沖突。
為了解決上述問題，根據(jù)本發(fā)明的計(jì)算機(jī)系統(tǒng)包括CPU；存儲(chǔ)器；外圍設(shè)備，其被分配有與分配給存儲(chǔ)器的地址空間的一部分重疊的地址；以及總線，其將CPU和所述外圍設(shè)備連接起來(lái)。總線具有用于對(duì)CPU和所述存儲(chǔ)器之間的連接和斷開進(jìn)行切換的開關(guān)。當(dāng)CPU訪問存儲(chǔ)器或所述外圍設(shè)備時(shí)，CPU把指示訪問目的地址的信號(hào)發(fā)送到總線。所述外圍設(shè)備包括接口部分，其從CPU接收發(fā)送到總線的信號(hào)并且指定由所述信號(hào)指示的地址；以及解碼部分，當(dāng)由所述接口部分指定的地址是分配給自有設(shè)備(外圍設(shè)備)的地址時(shí)，所述解碼部分控制所述開關(guān)斷開存儲(chǔ)器和CPU之間的連接。
根據(jù)這樣的計(jì)算機(jī)系統(tǒng)，當(dāng)外圍設(shè)備從CPU接收到關(guān)于訪問目的是其自有設(shè)備的信號(hào)時(shí)，該設(shè)備關(guān)閉所述開關(guān)。因此，存儲(chǔ)器可從CPU斷開連接，因此CPU和存儲(chǔ)器之間的數(shù)據(jù)傳送停止。在此，當(dāng)總線包含命令總線和數(shù)據(jù)總線時(shí)，可僅對(duì)數(shù)據(jù)總線提供開關(guān)。即使在此情況下，也可通過(guò)控制開關(guān)的通/斷來(lái)切斷CPU和存儲(chǔ)器之間的數(shù)據(jù)傳送。
根據(jù)本發(fā)明，可實(shí)現(xiàn)這樣的優(yōu)點(diǎn)，即，即使在外圍設(shè)備連接到已與存儲(chǔ)器連接的總線之后，也可避免總線上出現(xiàn)從外圍設(shè)備讀取的數(shù)據(jù)和從存儲(chǔ)器讀取的數(shù)據(jù)之間的沖突。因此，外圍設(shè)備可與速度高于外部總線的存儲(chǔ)總線相連接，并且可改善CPU和外圍設(shè)備之間的數(shù)據(jù)傳送速率。


圖1是示出根據(jù)本發(fā)明實(shí)施例的計(jì)算機(jī)系統(tǒng)10的構(gòu)造示例的框圖。
圖2是表示當(dāng)從存儲(chǔ)器100讀取數(shù)據(jù)時(shí)作為計(jì)算機(jī)系統(tǒng)10的組成要素應(yīng)用的順序的時(shí)序圖。
圖3是示出分配給存儲(chǔ)器100的各個(gè)存儲(chǔ)器區(qū)域的存儲(chǔ)地址與行地址和列地址之間的關(guān)系的示例的示圖。
圖4是說(shuō)明分配給存儲(chǔ)器100的地址空間和分配給外圍設(shè)備300的地址之間的關(guān)系的示圖。
圖5是示出外圍設(shè)備300的解碼部分330執(zhí)行的開關(guān)控制操作的流程的流程圖。
10計(jì)算機(jī)系統(tǒng)100 存儲(chǔ)器200 CPU210 控制器部分300 外圍設(shè)備310 接口部分320 邏輯電路330 解碼部分400 總線400a 命令總線400b 數(shù)據(jù)總線410 開關(guān)
具體實(shí)施例方式
以下將參照附圖來(lái)說(shuō)明用于執(zhí)行本發(fā)明的最佳模式。
結(jié)構(gòu)圖1是示出根據(jù)本發(fā)明實(shí)施例的計(jì)算機(jī)系統(tǒng)10的結(jié)構(gòu)示例的框圖。如圖1所示，該計(jì)算機(jī)系統(tǒng)10包括存儲(chǔ)器100、CPU 200、外圍設(shè)備300、和用于在這些組成元件之間傳送數(shù)據(jù)和命令的總線400。
例如，總線400是與系統(tǒng)時(shí)鐘同步工作的存儲(chǔ)總線。如圖1所示，總線400包含命令總線400a和數(shù)據(jù)總線400b。在此，命令總線400a是用于傳送指示訪問對(duì)象的地址和表示存儲(chǔ)器100或外圍設(shè)備300和CPU 200之間的訪問內(nèi)容的命令的總線。而且，數(shù)據(jù)總線400b是用于發(fā)送作為存儲(chǔ)器100或外圍設(shè)備300和CPU 200之間的命令的處理對(duì)象的命令或數(shù)據(jù)的處理結(jié)果的總線。
如圖1所示，在根據(jù)本實(shí)施例的計(jì)算機(jī)系統(tǒng)10中，命令總線400a和數(shù)據(jù)總線400b二者均具有從CPU 200延伸到存儲(chǔ)器100的第一路由和從CPU 200延伸到外圍設(shè)備300的第二路由這兩個(gè)路由。而且，在從第一路由和第二路由的支路到存儲(chǔ)器100的范圍內(nèi)為數(shù)據(jù)總線400提供開關(guān)410。在根據(jù)本實(shí)施例的計(jì)算機(jī)系統(tǒng)10中，雖然以下將描述細(xì)節(jié)，但是可通過(guò)斷開開關(guān)410來(lái)切斷通過(guò)數(shù)據(jù)總線400b在存儲(chǔ)器100和CPU 200之間執(zhí)行數(shù)據(jù)傳送。
例如，存儲(chǔ)器100是工作時(shí)鐘為133MHz且CAS延遲(CAS延遲在存儲(chǔ)器接收到數(shù)據(jù)讀命令之后開始發(fā)送有關(guān)數(shù)據(jù)時(shí)所需的時(shí)鐘數(shù))為2的SDRAM，并且存儲(chǔ)器100具有多個(gè)分別分配有各自的地址(以下也被稱作“存儲(chǔ)地址”)的存儲(chǔ)區(qū)域。在本實(shí)施例中，從“0xA000_0000”到“0xA1FF_FFFF”的任一個(gè)被分配給各個(gè)存儲(chǔ)區(qū)域作為存儲(chǔ)地址(其中，前綴“0x”代表后續(xù)的值是十六進(jìn)制數(shù)字)。以下，分配給存儲(chǔ)器100的各個(gè)存儲(chǔ)區(qū)域的一組存儲(chǔ)地址也被稱作“地址空間”。在本實(shí)施例中，以下將說(shuō)明由工作時(shí)鐘為133MHz且CAS延遲為2的SDRAM構(gòu)成的存儲(chǔ)器100的情況。但是，存儲(chǔ)器100當(dāng)然可由具有不同性能的SDRAM(例如，工作時(shí)鐘為100MHz的SDRAM或CAS延遲為3的SDRAM)構(gòu)成。
如圖1所示，CPU 200包含控制器部分210，并且控制器部分210與總線400相連接。提供該控制器部分210來(lái)通過(guò)總線400把數(shù)據(jù)寫入存儲(chǔ)器100或從存儲(chǔ)器100讀取數(shù)據(jù)，并且把代表作為訪問對(duì)象的數(shù)據(jù)的地址或與訪問內(nèi)容對(duì)應(yīng)的命令的信號(hào)發(fā)送到命令總線400a。CPU 200可通過(guò)適當(dāng)?shù)夭僮骺刂破鞑糠?10來(lái)訪問存儲(chǔ)器100的各個(gè)存儲(chǔ)區(qū)域。而且，雖然以下將描述細(xì)節(jié)，但是CPU 200可通過(guò)適當(dāng)?shù)夭僮骺刂破鞑糠?10來(lái)訪問外圍設(shè)備300。
例如，當(dāng)存儲(chǔ)在存儲(chǔ)器100中的數(shù)據(jù)將被讀取時(shí)，CPU200在圖2的定時(shí)發(fā)送下述信號(hào)。即，首先，CPU200把代表激活命令(在圖2中以“Act”表示)或行地址(在圖2中以“ROW”)的信號(hào)發(fā)送到命令總線400a。其后，CPU200在響應(yīng)于控制器部分210的規(guī)范的時(shí)鐘間隔(例如，2個(gè)時(shí)鐘周期)空閑，之后把代表讀命令(在圖2中表示為“READ”)或列地址(圖2中表示為“COL”)的信號(hào)發(fā)送到命令總線400a。在圖2中，CLK代表從時(shí)鐘發(fā)生器提供的系統(tǒng)時(shí)鐘。
圖2中的行地址和列地址是用于在構(gòu)成存儲(chǔ)器100的存儲(chǔ)元件(由一個(gè)晶體管和一個(gè)電容器構(gòu)成的存儲(chǔ)元件)級(jí)別指定存儲(chǔ)器100的存儲(chǔ)區(qū)域的地址。當(dāng)進(jìn)行更詳細(xì)的說(shuō)明時(shí)，存儲(chǔ)器100包含多條字線、多條位線、和在這些字線和這些位線之間的位置對(duì)應(yīng)交叉點(diǎn)布置的多個(gè)存儲(chǔ)元件。通過(guò)對(duì)行地址進(jìn)行定址來(lái)指定字線，并通過(guò)對(duì)列地址進(jìn)行定址來(lái)指定位線。即，在通過(guò)對(duì)行地址和列地址進(jìn)行定址來(lái)指定在字線和位線之間的交叉點(diǎn)布置的存儲(chǔ)元件。在根據(jù)本實(shí)施例的計(jì)算機(jī)系統(tǒng)10中，圖3中示出了行地址和列地址與存儲(chǔ)地址之間的關(guān)系。更具體地說(shuō)，從第11位到第0位的行地址與從第24位到第13位的12位存儲(chǔ)地址相對(duì)應(yīng)，并且從第8位到第3位的列地址與從第12位到第7位的6位存儲(chǔ)地址相對(duì)應(yīng)。在本實(shí)施例中，以下將說(shuō)明行地址和列地址與存儲(chǔ)地址具有如圖3所示的相互關(guān)系的情況。響應(yīng)于SDRAM的存儲(chǔ)容量和CPU 200中的控制器部分210的規(guī)范來(lái)確定行地址和列地址與存儲(chǔ)地址之間的相互關(guān)系，并且所述相互關(guān)系不限于圖3所示的相互關(guān)系。
圖2中的激活命令是指示由與該激活命令一起發(fā)送的行地址所指定的字線應(yīng)該被選擇的命令。圖2中的讀命令是這樣的命令，其指示由與該讀命令一起發(fā)送的列地址所指定的字線應(yīng)該被選擇，從而讀取與在預(yù)先選擇的字線和位線之間的交叉點(diǎn)相對(duì)應(yīng)的存儲(chǔ)元件中保持的數(shù)據(jù)。如圖2所示，當(dāng)存儲(chǔ)器100順序接收到激活命令和讀命令時(shí)，存儲(chǔ)器100在響應(yīng)于存儲(chǔ)器100的CAS延遲的定時(shí)把存儲(chǔ)元件中保持的數(shù)據(jù)發(fā)到數(shù)據(jù)總線400b，所述數(shù)據(jù)由與激活命令一起接收到的行地址和與讀命令一起接收到的列地址所指定。以此方式，當(dāng)CPU 200從存儲(chǔ)器100接收到發(fā)送到數(shù)據(jù)總線400b的數(shù)據(jù)時(shí)，該CPU200讀取存儲(chǔ)在存儲(chǔ)器100中的數(shù)據(jù)。
例如，圖1所示的外圍設(shè)備300是FPGA(現(xiàn)場(chǎng)可編程門陣列)，并且具有接口部分310、邏輯電路320、和解碼部分330。在本實(shí)施例中，如圖4所示，一部分與分配給存儲(chǔ)器100中的存儲(chǔ)區(qū)域的地址空間相重疊的地址被分配給外圍設(shè)備300。具體地講，如圖4所示，從“0xA1FF_E000”到“0xA1FF_FFFF”的地址范圍被分配給外圍設(shè)備300。在本實(shí)施例中，被雙重分配的地址不被用作表示存儲(chǔ)器100的存儲(chǔ)區(qū)域的地址，而被用作表示外圍設(shè)備300的存儲(chǔ)區(qū)域的地址。即，存儲(chǔ)器100不能利用全部存儲(chǔ)區(qū)域中分配有與分配給外圍設(shè)備300的地址重疊的存儲(chǔ)地址的存儲(chǔ)區(qū)域。然而，這樣的存儲(chǔ)區(qū)域僅占用存儲(chǔ)器100全部存儲(chǔ)區(qū)域的百分之幾，不會(huì)導(dǎo)致特別的問題。
例如，接口部分310是SDRAM接口，并且連接到總線400。接口部分310通過(guò)總線400接收到從CPU 200提供的信號(hào)，其后，把由該信號(hào)代表的地址(即，行地址或列地址)或命令發(fā)送到邏輯電路320或解碼部分330。邏輯電路320是執(zhí)行預(yù)先編程的處理(例如，圖像處理、語(yǔ)音處理等)的電子電路，并且響應(yīng)于從接口部分310傳送的地址或命令執(zhí)行處理。而且，如圖1所示，解碼部分330通過(guò)信號(hào)線連接到開關(guān)410，并且響應(yīng)于從接口部分310傳送的行地址的值控制開關(guān)410的通/斷。以下將詳細(xì)說(shuō)明解碼部分330執(zhí)行的開關(guān)控制操作。
操作

圖5是示出了解碼部分330執(zhí)行的開關(guān)控制操作的流程的流程圖。如圖5所示，解碼部分330從接口部分310接收激活命令和行地址(步驟SA1)。其后，解碼部分330根據(jù)行地址的值確定CPU 200的訪問目的是否對(duì)應(yīng)于其自有設(shè)備(即，外圍設(shè)備300)(步驟SA2)。當(dāng)詳細(xì)說(shuō)明時(shí)，在本實(shí)施例中，從“0xA1FF_E000”到“0xA1FF_FFFF”的地址被分配給外圍設(shè)備300(見圖4)。而且，在分配給外圍設(shè)備300的地址與存儲(chǔ)地址和行地址之間存在圖3所示的關(guān)系。因此，與分配給外圍設(shè)備300的地址相對(duì)應(yīng)的從第11位到第0位的行地址被設(shè)置為1。即，當(dāng)從CPU 200發(fā)送的行地址的第11位到第0位全部為1(即，1111_1111_1111)時(shí)，CPU 200的訪問目的是外圍設(shè)備300，而當(dāng)行地址的第11位到第0位不同于上述位模式時(shí)，CPU 200的訪問目的是存儲(chǔ)器100的存儲(chǔ)區(qū)域。在本實(shí)施例中，CPU 200通過(guò)利用該事件使解碼部分330確定CPU 200的訪問目的。換言之，解碼部分330確定當(dāng)從接口部分310傳送的行地址的第11位到第0位全部為1時(shí)CPU 200的訪問目的是其自有設(shè)備，并且確定當(dāng)行地址模式不同于上述模式時(shí)CPU 200的訪問目的是存儲(chǔ)器100。
其后，當(dāng)步驟2中的確定結(jié)果為“是”(即，解碼部分330確定訪問目的是自有設(shè)備)時(shí)，解碼部分330輸出控制信號(hào)以斷開開關(guān)410(步驟SA3)。因此，開關(guān)410斷開，并且存儲(chǔ)器100和CPU 200之間的數(shù)據(jù)傳送被切斷。
本實(shí)施例顯而易見的一點(diǎn)在于，解碼部分330響應(yīng)于行地址的值不切換命令的傳送目的，而響應(yīng)于行地址的值控制開關(guān)410的通/斷以停止存儲(chǔ)器100和CPU 200之間的數(shù)據(jù)傳送。
更具體地講，在根據(jù)本實(shí)施例的計(jì)算機(jī)系統(tǒng)10中，從CPU 200發(fā)送的激活命令和行地址和真實(shí)命令以及列地址被傳送到存儲(chǔ)器100和外圍設(shè)備300二者，其后這兩個(gè)設(shè)備試圖分別發(fā)送相關(guān)數(shù)據(jù)。然而，當(dāng)發(fā)出對(duì)外圍設(shè)備300的訪問時(shí)，直到開始從存儲(chǔ)器100發(fā)送數(shù)據(jù)才斷開開關(guān)410，因此存儲(chǔ)器100和CPU 200之間的數(shù)據(jù)傳送停止。因此，可避免前述數(shù)據(jù)沖突。
如上所述，不能響應(yīng)于行地址的值來(lái)切換命令的傳送目的。然而，如同根據(jù)本實(shí)施例的計(jì)算機(jī)系統(tǒng)10，當(dāng)采用這樣的模式，即，響應(yīng)于行地址的值來(lái)進(jìn)行開關(guān)410的通/斷控制來(lái)停止存儲(chǔ)器100和CPU 200之間的數(shù)據(jù)傳送時(shí)，開關(guān)410可在存儲(chǔ)器100接收到行地址之后存儲(chǔ)器100開始發(fā)送數(shù)據(jù)時(shí)所需的時(shí)間(本實(shí)施例中為4個(gè)時(shí)鐘周期)內(nèi)斷開。因此，可在實(shí)際使用時(shí)充分實(shí)現(xiàn)這樣的情況。在本實(shí)施例中，說(shuō)明CPU 200從外圍設(shè)備300讀取數(shù)據(jù)的情況。在把數(shù)據(jù)寫入外圍設(shè)備300的情況下(即，在CPU 200發(fā)出寫命令而非讀命令的情況下)，解碼部分300可響應(yīng)于在寫命令之前發(fā)送的行地址的值執(zhí)行開關(guān)410的通/斷控制。
如上所述，在根據(jù)本實(shí)施例的計(jì)算機(jī)系統(tǒng)10中，即使在外圍設(shè)備300連接到總線400之后，從存儲(chǔ)器100發(fā)送到CPU 200的數(shù)據(jù)和從外圍設(shè)備300發(fā)送到CPU 200的數(shù)據(jù)之間的沖突可被避免。因此，外圍設(shè)備300可連接到速度比外部總線高的存儲(chǔ)總線，并且可改善CPU200和外圍設(shè)備300之間的數(shù)據(jù)傳送速率。
變形如上所述說(shuō)明了本發(fā)明的一個(gè)實(shí)施例。但是以下描述的變形當(dāng)然可應(yīng)用于這樣的實(shí)施例。
(1)在上述實(shí)施例中，說(shuō)明了CPU使解碼部分330響應(yīng)于行地址的值來(lái)控制開關(guān)410的通斷的情況。僅通過(guò)使用行地址的值來(lái)控制開關(guān)410的通/斷的原因在于，當(dāng)在存儲(chǔ)器100由CAS延遲為2的SDRAM構(gòu)造的情況下以列地址的值以及行地址的值來(lái)控制開關(guān)410的通/斷時(shí)，在開關(guān)410斷開之前開始從存儲(chǔ)器100的數(shù)據(jù)傳送，從而導(dǎo)致數(shù)據(jù)沖突。
然而，例如，當(dāng)存儲(chǔ)器100由CAS延遲較長(zhǎng)的SDRAM(即，在SDRAM接收到讀命令和列地址之后需要一段長(zhǎng)時(shí)間來(lái)開始相關(guān)數(shù)據(jù)的輸出的SDRAM)構(gòu)成時(shí)，可通過(guò)把列地址和訪問內(nèi)容(即，連同列地址一起從CPU 200發(fā)出的命令)相加來(lái)控制開關(guān)410的通/斷。例如，可在對(duì)外圍設(shè)備300的訪問內(nèi)容為數(shù)據(jù)讀取(即，發(fā)送讀命令)時(shí)可使開關(guān)410保持?jǐn)嚅_，并且當(dāng)訪問內(nèi)容是數(shù)據(jù)寫入(即，發(fā)送寫命令)時(shí)可使開關(guān)410保持導(dǎo)通。以下將給出原因。即，如果開關(guān)410未斷開，從而在發(fā)送寫命令時(shí)存儲(chǔ)器100未與CPU 200分離，則從CPU 200饋送的數(shù)據(jù)被寫入存儲(chǔ)器100和外圍設(shè)備300二者。即使以此方式把數(shù)據(jù)寫入存儲(chǔ)器100和外圍設(shè)備300，在總線400上也不會(huì)引起上述數(shù)據(jù)沖突，并且不會(huì)導(dǎo)致特別的問題。
(2)在上述實(shí)施例中，說(shuō)明了這樣的情況，即，在數(shù)據(jù)總線400b的第一路由上提供開關(guān)410，其后當(dāng)對(duì)外圍設(shè)備300的訪問已經(jīng)發(fā)出時(shí)通過(guò)斷開開關(guān)410來(lái)停止通過(guò)總線400b在存儲(chǔ)器100和CPU 200之間的數(shù)據(jù)傳送，從而避免上述數(shù)據(jù)沖突。然而，可為命令總線400a和數(shù)據(jù)總線400b二者均提供這樣的開關(guān)410來(lái)徹底使存儲(chǔ)器100和CPU 200斷開。在此情況下，在當(dāng)切斷開關(guān)410之后經(jīng)過(guò)預(yù)定時(shí)間時(shí)需要再次接通開關(guān)410的操作、解除存儲(chǔ)器100的激活狀態(tài)(響應(yīng)于行地址選擇數(shù)據(jù)線的狀態(tài))的操作等。執(zhí)行這樣的處理的原因在于，必須處理在對(duì)外圍設(shè)備300的訪問之后發(fā)出對(duì)存儲(chǔ)器100的訪問的情況。
(3)在上述實(shí)施例中，說(shuō)明由SDRAM構(gòu)成存儲(chǔ)器100的情況。但是，如果在這樣的存儲(chǔ)器進(jìn)入到其激活狀態(tài)之后需要預(yù)定時(shí)間來(lái)開始發(fā)送相關(guān)數(shù)據(jù)，則可采用任一存儲(chǔ)器。
(4)在上述實(shí)施例中，說(shuō)明為用于在CPU 200和存儲(chǔ)器100之間傳送數(shù)據(jù)的總線400提供一個(gè)支路并且一個(gè)外圍設(shè)備連接到其的情況。然而，連接到總線400的支路的外圍設(shè)備的數(shù)量不限于一個(gè)，并且當(dāng)然可連接多個(gè)外圍設(shè)備。在此情況下，不用說(shuō)必須把對(duì)應(yīng)于各自的行地址的地址分配給各個(gè)外圍設(shè)備。
以下參照具體實(shí)施例來(lái)說(shuō)明本發(fā)明。但是，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)明顯的是，在不脫離本發(fā)明的精神和范圍的情況下可應(yīng)用各種變形和改進(jìn)。
該申請(qǐng)基于2004年11月30日提交的日本專利申請(qǐng)(第2004-347312號(hào)專利申請(qǐng))；其內(nèi)容以引用的方式并入本文。
工業(yè)實(shí)用性根據(jù)本發(fā)明，可實(shí)現(xiàn)這樣的優(yōu)點(diǎn)，即，即使外圍設(shè)備連接到已經(jīng)與存儲(chǔ)器連接的總線，也可避免在總線上從外圍設(shè)備讀取的數(shù)據(jù)和從存儲(chǔ)器讀取的數(shù)據(jù)之間的沖突。因此，外圍設(shè)備可連接到速度高于外部總線的存儲(chǔ)總線，并且CPU和外圍設(shè)備之間的數(shù)據(jù)傳送速率可被改善。
權(quán)利要求
1.一種計(jì)算機(jī)系統(tǒng)，包括CPU；存儲(chǔ)器；外圍設(shè)備，其被分配有與分配給所述存儲(chǔ)器的地址空間的一部分重疊的地址；以及總線，其將所述CPU和所述外圍設(shè)備連接起來(lái)，其中，所述總線具有用于對(duì)所述CPU和所述存儲(chǔ)器之間的連接和斷開進(jìn)行切換的開關(guān)；其中，當(dāng)所述CPU訪問所述存儲(chǔ)器或所述外圍設(shè)備時(shí)，所述CPU把指示訪問目的地址的信號(hào)發(fā)送到所述總線；以及其中，所述外圍設(shè)備包括接口部分，其從所述CPU接收發(fā)送到所述總線的信號(hào)并且指定由所述信號(hào)指示的地址；以及解碼部分，當(dāng)由所述接口部分指定的地址是分配給所述外圍設(shè)備的地址時(shí)，所述解碼部分控制所述開關(guān)斷開所述存儲(chǔ)器和所述CPU之間的連接。
2.如權(quán)利要求1所述的計(jì)算機(jī)系統(tǒng)，其中所述總線包括用于傳送數(shù)據(jù)的數(shù)據(jù)總線和用于傳送代表訪問內(nèi)容的命令的命令總線；并且其中，在所述數(shù)據(jù)總線上提供所述開關(guān)。
全文摘要
一種計(jì)算機(jī)系統(tǒng)包括存儲(chǔ)器；外圍設(shè)備，其被分配有與分配給存儲(chǔ)器的地址空間的一部分重疊的地址；CPU，用于當(dāng)訪問上述之一時(shí)根據(jù)訪問目的的地址來(lái)發(fā)送信號(hào)；以及總線，其將CPU和所述外圍設(shè)備連接起來(lái)。提供開關(guān)以在CPU和所述存儲(chǔ)器之間通過(guò)總線進(jìn)行連接和斷開。而且，所述外圍設(shè)備具有接口單元，用于接收從CPU發(fā)送到總線的信號(hào)并且識(shí)別由所述信號(hào)指示的地址；以及解碼單元，如果由所述接口單元識(shí)別的地址是外圍設(shè)備的地址，則所述解碼單元斷開所述開關(guān)。
文檔編號(hào)G06F13/16GK101069165SQ200580041039
公開日2007年11月7日 申請(qǐng)日期2005年11月30日 優(yōu)先權(quán)日2004年11月30日
發(fā)明者岡本和樹, 鈴木智浩 申請(qǐng)人:雅馬哈株式會(huì)社