專利名稱：一種用于測試mips處理器的設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測試微處理器的設(shè)備，特別是涉及一種用于測試無內(nèi)部互鎖流水級的微處理器(Microprocessor without Interlocked Piped Stages，以下簡稱MIPS處理器)的設(shè)備。
背景技術(shù)：
隨著國內(nèi)CPU設(shè)計水平的不斷上升，對于測試CPU的電氣特性指標(biāo)，評估CPU的運行速度具有重要意義。目前，測試一款MIPS處理器的運行狀況，通常的做法是針對該處理器設(shè)計一套開發(fā)板，將處理器運行在該開發(fā)板上，來測試MIPS處理器的各項性能指標(biāo)。由于MIPS處理器的封裝類型有很多種，而且同一封裝的信號引腳排列也有很多種組合，但是每一種開發(fā)板只能針對同一封裝類型、同一信號引腳排列的MIPS處理器。出于散熱等因素的考慮，有時同一設(shè)計版本的MIPS處理器進行封裝設(shè)計時需要設(shè)計成不同的封裝，或是調(diào)整相應(yīng)的信號引腳排列，這就給開發(fā)板設(shè)計帶來很多不便，需要針對不同的MIPS處理器封裝和信號引腳排列設(shè)計出不同的開發(fā)板出來，這樣會造成設(shè)計周期和設(shè)計成本的增加。
因此，為解決MIPS處理器設(shè)計不斷升級過程中總體性能測試的難題，對于新產(chǎn)品的快速批量生產(chǎn)起到評估和測試的作用，需要一種通用的測試平臺，能夠?qū)Σ煌庋b、不同引腳排列的MIPS處理器進行測試。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服目前測試MIPS處理器的設(shè)備不具有通用性的缺點，提供一款設(shè)計周期短、設(shè)計成本低的多種MIPS處理器通用的測試設(shè)備。
為了達到上述目的，本發(fā)明采用的技術(shù)方案如下本發(fā)明提供的用于測試MIPS處理器的設(shè)備，如圖1所示，包括處理器子卡和測試主板兩部分，該測試主板和處理器子卡之間通過SLOT1插槽連接；如圖5所示，所述處理器子卡封裝了待測的MIPS處理器12、處理器倍頻跳線電路14和上電邏輯時序電路13，這些部件按照常規(guī)方式連接；如圖4所示，所述測試主板包括北橋芯片組1、與北橋芯片組相連接的至少一個內(nèi)存插槽2和南橋芯片9、與南橋芯片連接的至少一個IDE硬盤插座7、處理器核電壓電路4、系統(tǒng)時鐘電路8和SLOT1插槽3，這些部件按照常規(guī)方式連接；所述SLOT1插槽3插接所述處理器子卡。
該設(shè)備還包括至少一個PCI插槽10，可插接外接設(shè)備；還包括一I/O接口插座11，可通過該接口與外接設(shè)備進行數(shù)據(jù)通信；還包括USB接口設(shè)備及鼠標(biāo)、鍵盤等人機接口設(shè)備。
該設(shè)備工作時，將處理器子卡插入測試主板的插槽，設(shè)置測試主板上的系統(tǒng)時鐘頻率和處理器子卡上的倍頻跳線可以測試處理器穩(wěn)定工作的極限頻率；調(diào)節(jié)測試主板上的處理器核心工作電壓電路，可以測試處理器穩(wěn)定工作的實際功耗。
本發(fā)明所提供的測試處理器的設(shè)備，其有益效果是采用測試主板和待測試的處理器相分離的方式，測試主板上的處理器接口采用SLOT1插槽，通過插接處理器子卡的方式來測試處理器的性能。這樣做的的好處是每一次處理器設(shè)計升級后，只需要重新封裝相應(yīng)的處理器子卡就可以進行測試，而不需要象傳統(tǒng)的用開發(fā)板測試處理器一樣更新整個測試設(shè)備，從而大大降低設(shè)計成本、縮短設(shè)計周期。


圖1是該測試設(shè)備結(jié)構(gòu)圖；圖2是該設(shè)備的主板結(jié)構(gòu)框圖；圖3是測試設(shè)備的MIPS處理器和SLOT1插槽的接口信號示意圖；圖4是MIPS處理器測試主板印刷電路板結(jié)構(gòu)圖；圖5是MIPS處理器子卡印刷電路板結(jié)構(gòu)圖。
圖面說明圖4中1表示GT64240北橋芯片組； 2表示SDRAM內(nèi)存插槽；3表示SLOT1插槽； 4表示CPU核心電壓電路；5表示ATX電源插座； 6表示電源開關(guān)；7表示IDE硬盤插座； 8表示系統(tǒng)時鐘電路；9表示INTEL 82371南橋芯片； 10表示32位PCI插槽；11表示I/O接口插座。
圖5中12表示MIPS處理器； 13表示上電邏輯時序電路；14表示CPU倍頻跳線電路； 15表示處理器子卡金手指。
具體實施例方式
下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細(xì)描述。
實施例1一種用于測試MIPS處理器的設(shè)備，如圖1所示，該設(shè)備包括基于MIPS處理器的測試主板和MIPS處理器子卡兩部分，測試主板和MIPS處理器子卡通過SLOT1插槽連接；MIPS處理器子卡上封裝有MIPS處理器和可設(shè)置的處理器倍頻跳線電路。如圖4所示，所述基于MIPS處理器的測試主板包括北橋芯片組1，采用MARVELL公司的GT64240芯片組，該芯片組支持SYSAD總線的MIPS處理器，支持133MHz，64位的SDRAM接口，雙通道的64位PCI接口和一個32位的BIOS接口；通過北橋芯片組1的PCI總線連接的南橋芯片9，采用INTEL 82371芯片；與北橋芯片組1相連接的兩個內(nèi)存插槽2；SLOT1處理器插槽3；處理器核電壓電路4，采用ON Semiconductor公司的CS51313芯片；ATX電源插座5；電源開關(guān)6；系統(tǒng)時鐘電路8；南橋芯片9，采用82371EB芯片；IDE硬盤插座7與南橋芯片9連接，用于插接IDE硬盤(圖中未示出)。
如圖5所示，所述MIPS處理器子卡是一塊基于SLOT1插槽的轉(zhuǎn)接卡，支持SYSAD總線接口，其接口的信號見附圖3所示。該子卡中除了封裝需要測試的MIPS處理器12外，還有一個為滿足時序要求設(shè)計的邏輯電路13，另外設(shè)置倍頻關(guān)系的跳線電路14也安置在該子卡上，還包括用于與測試主板插接的子卡金手指15。
該設(shè)備工作過程為將圖5中的子卡金手指15插接到圖2中的SLOT1插槽3，ATX插座5連接到ATX電源(圖中未示出)，按下電源開關(guān)6就可以測試處理器子卡。為測試MIPS處理器的實際功耗，可以在圖4中設(shè)置CPU核電壓電路4的編程電壓值，啟動測試主板，運行正常后，用萬用表測試該電路輸出的電壓值，具體方法是將一塊萬用表測量檔設(shè)置在直流電壓位置，紅黑表筆跨接(并聯(lián))在圖5中MIPS處理器12的電壓輸入點和地之間，對于處理器有多種不同的電源引腳(如核電壓1.8V和IO電壓3.3V)，要分別測量不同的電源電壓，即可測量出處理器核心電壓值，根據(jù)公式
P＝U*I＝(U1*Ipad*n1)+(U2*Ipad*n2)+…式中U1，U2為處理器不同的驅(qū)動電壓值，Ipad為每個電源引腳的供電電流值，這個電流值根據(jù)處理器的數(shù)據(jù)手冊查找，n1，n2為不同驅(qū)動電壓的引腳數(shù)，這些數(shù)值根據(jù)處理器的封裝引腳數(shù)取值，如果處理器有多種不同電源輸入引腳，就要將所有的電源輸入引腳的功耗都疊加在一起，這樣就可以推算出MIPS處理器的實際功耗。
處理器核電壓電路4的設(shè)置方法為5位的編碼開關(guān)設(shè)置，通過組成不同的編碼值來生成不同的電壓值，其設(shè)置如表1所示表1 CS51313編碼開關(guān)設(shè)定輸出電壓值


為測試MIPS處理器的工作頻率，可以通過設(shè)置圖4中的系統(tǒng)時鐘電路8和設(shè)置圖5中的處理器倍頻跳線電路14來實現(xiàn)。MIPS處理器的實際工作頻率為Freq＝系統(tǒng)時鐘頻率*CPU倍頻跳線，系統(tǒng)時鐘的最大頻率為133MHz，倍頻跳線的設(shè)置如表2所示。設(shè)置好頻率跳線后，啟動測試主板，在Linux操作環(huán)境下運行測試軟件，分別測試MIPS處理器工作的各項指標(biāo)，評測出處理器在不同頻率組合下的最佳性能指標(biāo)。
表2處理器變頻跳線設(shè)置

本發(fā)明提供的測試設(shè)備的突出優(yōu)點是每一次MPIS處理器設(shè)計升級后，只需要重新繪制相應(yīng)的處理器子卡，使得處理器子卡上的輸出信號排列順序與測試主板上插接處理器子卡的SLOT1插槽的輸入相一致就可以測試，而不需要更新整個設(shè)備，可以減少了設(shè)計成本和設(shè)計周期。
實施例2該測試設(shè)備還包括與北橋芯片1的PCI總線連接的用于AC97聲卡控制的CMI8738芯片，可以實現(xiàn)對處理器進行多媒體方面的測試。
實施例3該設(shè)備還包括連接在北橋芯片1的PCI總線上的四個PCI插槽，如圖4中10所示，這些插槽可以插接如顯卡，網(wǎng)卡等外圍設(shè)備(圖中未示出)。
實施例4
如圖2所示，該設(shè)備還包括與南橋芯片9連接的USB設(shè)備，可以實現(xiàn)對測試設(shè)備進行數(shù)據(jù)傳輸或控制。
實施例5如圖2所示，該設(shè)備還包括與南橋芯片9的ISA總線連接的W83977超級I/O芯片，該芯片上可連接一I/O接口插座、軟盤(Floppy)插座、串并口以及鼠標(biāo)和鍵盤等人機接口設(shè)備，用于與外接設(shè)備之間進行數(shù)據(jù)傳輸和人機交互控制。
權(quán)利要求
1.一種用于測試MIPS處理器的設(shè)備，其特征在于，包括處理器子卡和測試主板兩部分，該測試主板和處理器子卡之間通過SLOT1插槽連接。
2.根據(jù)權(quán)利要求1所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述處理器子卡封裝有待測的MIPS處理器、處理器倍頻跳線電路和上電邏輯時序電路，三者之間按照常規(guī)方式連接。
3.根據(jù)權(quán)利要求1所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述測試主板，包括北橋芯片組、與北橋芯片組相連接的至少一個內(nèi)存插槽和南橋芯片、與南橋芯片連接的至少一個IDE硬盤插座、處理器核電壓電路、系統(tǒng)時鐘電路和SLOT1插槽，這些部件按照常規(guī)方式連接；所述SLOT1插槽插接所述處理器子卡。
4.根據(jù)權(quán)利要求2所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述處理器子卡根據(jù)不同封裝、不同管腳排布的MIPS處理器進行封裝，封裝的處理器子卡的輸出信號的排布與測試主板的SLOT1插槽的信號輸入排布方式相一致。
5.根據(jù)權(quán)利要求3所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述測試主板還包括一與北橋芯片組的PCI總線連接的、用于聲卡控制的芯片，實現(xiàn)對處理器進行多媒體方面的測試。
6.根據(jù)權(quán)利要求3所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述測試主板還包括至少一個PCI插槽，可插接如顯卡、聲卡等外接設(shè)備。
7.根據(jù)權(quán)利要求3或5或6所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述測試主板還包括一與南橋芯片的ISA總線連接的超級I/O芯片，該芯片上可連接一I/O接口插座、軟盤(Floppy)插座、串并口以及鼠標(biāo)和鍵盤等人機接口設(shè)備，用于與外接設(shè)備之間進行數(shù)據(jù)傳輸和人機交互控制。
8.根據(jù)權(quán)利要求3或5或6所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述測試主板還包括一與南橋芯片連接的USB設(shè)備，實現(xiàn)對測試設(shè)備進行數(shù)據(jù)傳輸或控制。
9.根據(jù)權(quán)利要求7所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述測試主板還包括一與南橋芯片連接的USB設(shè)備，實現(xiàn)對測試設(shè)備進行數(shù)據(jù)傳輸或控制。
10.根據(jù)權(quán)利要求5所述的一種用于測試MIPS處理器的設(shè)備，其特征在于，所述測試主板還包括至少一個PCI插槽，可插接如顯卡、聲卡等外接設(shè)備。
全文摘要
本發(fā)明提供一種用于測試MIPS處理器的設(shè)備。本發(fā)明采用測試主板與處理器分離的方式，該設(shè)備包括處理器子卡和測試主板兩部分，該測試主板和處理器子卡之間通過SLOT1插槽連接。處理器子卡封裝有待測的MIPS處理器、處理器倍頻跳線電路和上電邏輯時序電路。處理器子卡根據(jù)不同封裝、不同管腳排布的MIPS處理器進行封裝，封裝的處理器子卡的輸出信號的排布應(yīng)與測試主板的SLOT1插槽的信號輸入排布方式相一致；從而每一次MIPS處理器設(shè)計升級后，只需要重新封裝相應(yīng)的處理器子卡就可以測試，而不需要更新整個設(shè)備。本發(fā)明的設(shè)備可以針對不同封裝類型的MIPS處理器進行測試。
文檔編號G06F11/22GK1818883SQ20051000763
公開日2006年8月16日 申請日期2005年2月7日 優(yōu)先權(quán)日2005年2月7日
發(fā)明者張瑾, 賀今朝, 胡偉武 申請人:中國科學(xué)院計算技術(shù)研究所