專利名稱：用于單鎖相環(huán)(pll)處理器系統(tǒng)的控制處理器功率和性能的方法和裝置的制作方法
技術領域：
本發(fā)明
背景技術：
領域本發(fā)明一般地涉及計算機系統(tǒng)領域。更具體地說，本發(fā)明涉及節(jié)約計算機系統(tǒng)內的功耗。
背景技術：
當更多的系統(tǒng)變成便攜式時，必然越來越依賴便攜式電源，特別是電池。當工業(yè)界致力于最大化電池壽命時，降低處理器功耗變得越來越重要。即使在固定系統(tǒng)中，過高的功耗也會導致較高的運行成本。此外，越來越嚴格的政府要求和環(huán)境標準對降低在可能的計算機系統(tǒng)中消耗的功率施加了影響。
一個典型的高性能系統(tǒng)消耗大量功率，因為該系統(tǒng)一般使用高速微處理器和協(xié)處理器。系統(tǒng)可靠性和電池壽命對一個消耗過高功率的系統(tǒng)是個問題。例如，當一個典型的高頻微處理器消耗滿功率并且在最佳性能下運行時，該微處理器的溫度可能上升很快。
然而，很多應用，如文字處理，不要求微處理器滿功率運行，因為一個典型的高性能微處理器能夠支持多于一個典型的字處理器。因此，沒有必要保持一個高性能系統(tǒng)總是滿功率運行，因為滿功率運行不僅減短電池壽命，還影響整個系統(tǒng)的可靠性。
因此，總保持系統(tǒng)滿功率運行是不經濟的。


依據下面給出的詳細描述和本發(fā)明各種實施例的相應附圖，可以更全面地理解本發(fā)明，但是，這不應被認為是把本發(fā)明限于特定實施例，而應僅是為了說明和理解。
圖1說明了基于單PLL的CPU系統(tǒng)的一個實施例。
圖2是說明功耗狀態(tài)的一個實施例的狀態(tài)圖。
圖3是說明具有四個狀態(tài)的功耗狀態(tài)的一個實施例的狀態(tài)圖。
圖4是說明一個可以進入不同功耗狀態(tài)的系統(tǒng)的框圖。
圖5是說明系統(tǒng)時鐘的一個實施例的框圖。
圖6是說明在功耗狀態(tài)之間切換過程的時序圖。
圖7是說明切換功耗狀態(tài)過程的流程圖。
圖8是說明從高功耗狀態(tài)進入低功耗狀態(tài)的過程的流程圖。
具體實施例方式
下面描述了一種用于節(jié)約系統(tǒng)功耗的方法和裝置。
在下面的描述中，為說明的目的，給出許多特定細節(jié)，以便給出本發(fā)明一個詳盡的理解。但是，對于本領域技術人員顯而易見，無需這些特定細節(jié)就能夠實施本發(fā)明。在其他例子中，公知的結構和設備以框圖的形式示出以避免模糊本發(fā)明。
下面的詳細描述的某些部分用算法和計算機存儲器內對數據位操作的符號表示的形式給出。這些算法描述和表示是數據處理領域技術人員用來向本領域其他技術人員最有效地傳達他們工作內容的方法。這里的算法，一般被認為是一個導致期望結果的自洽步驟序列。這些步驟是那些要求物理量的物理處理的步驟。一般，雖然并非必要，這些量是能被存儲、傳輸、合并、比較和以其他方式處理的電或磁信號。主要是為通常使用的原因，已經證明，有時把這些信號稱為位、值、單元、符號、字符、項、數字或類似(術語)是方便的。
然而應該銘記，所有這些和類似術語是與恰當的物理量結合的，并且僅僅是用于這些量的方便標記。除非特別闡明，否則在下面的討論中，貫穿本發(fā)明，采用諸如“處理”或“計算”或“運算”或“判定”或“顯示”或其他類似術語的討論，被理解為是指把計算機系統(tǒng)內寄存器和存儲器中用物理(電子)量表示的數據處理和變換成計算機系統(tǒng)內存儲器或寄存器或其他這樣的信息存儲、傳輸或顯示設備中用物理量類似表示的其他數據的計算機系統(tǒng)或類似電子計算設備的動作和處理。
本發(fā)明還涉及用于執(zhí)行此處這些操作的裝置。該裝置可以根據所需目的專門構建，或者它可以包含一個由存儲在計算機內的計算機程序選擇性啟動或重新配置的通用計算機。這樣一個計算機程序可以被存儲在計算機可讀存儲介質中，例如，但不限于，任何一種類型的盤片，包括軟盤、光盤、CD-ROM和磁光盤、只讀存儲器(ROM)、隨機存取存儲器(RAM)、EPROM、EEPROM、磁或光卡，或任何類型的適于存儲電子指令的介質，并且每一個都被耦合到計算機系統(tǒng)總線。
這里給出的算法和顯示并不固定地涉及任何特定計算機或其他裝置。各種通用系統(tǒng)可以依照此處教導和程序一起使用，或者構建一個更專用的裝置以完成所需方法步驟可能是更方便的。用于這些系統(tǒng)的所需結構將在下面的描述中出現(xiàn)。此外，本發(fā)明并非是依照任何特定的編程語言來描述的。應該理解，為了實現(xiàn)如這里描述的本發(fā)明的教導，可以使用各種編程語言。
綜述公開了一種利用多功耗狀態(tài)來節(jié)約系統(tǒng)功耗的機制。在一個實施例中，系統(tǒng)根據應用所需的計算功率，在高功耗狀態(tài)和低功耗狀態(tài)之間動態(tài)地轉換，這也被稱為Geyserville轉換。例如，當中央處理單元(“CPU”)只需要支持一個簡單應用，例如字處理器時，該CPU從高功耗狀態(tài)轉換到低功耗狀態(tài)。
在另一個實施例中，使用一個單鎖相環(huán)(“PLL”)產生各種供CPU、圖形控制中心(“GCH”)和存儲器控制中心(“MCH”)使用的時鐘信號。在該實施例中，PLL、CPU、GCH和MCH被集成到一個集成電路(“IC”)上。在另一個實施例中，CPU被配置為在多于一個時鐘頻率下運行。在另一個實施例中，CPU能在多于一種電壓電平下運行。
圖1說明了基于單PLL的CPU系統(tǒng)100的一個實施例。計算機系統(tǒng)100包括處理器112、時鐘130、存儲器104、存儲器控制器150、圖形控制器152和輸入和輸出(“I/O”)控制器140。圖形控制器152被耦合到顯示器121。I/O控制器140被耦合到鍵盤122、硬拷貝設備124和光標控制設備123。
處理器112包括但不僅限于一個微處理器，例如一個由本發(fā)明的共同受讓人、加州Santa Clara英特爾公司制造的英特爾體系結構微處理器。處理器112還可能是其他處理器，例如PowerPCTM、AlpahTM等。
在一個實施例中，存儲器控制器150控制存儲器104并且存儲器104可以是隨機存取存儲器(RAM)或其他用于存儲信息和指令的動態(tài)存儲設備。在處理器112執(zhí)行指令期間，存儲器104也能被用于存儲臨時變量或其他中間信息。計算機系統(tǒng)100也可以包含只讀存儲器(ROM)和/或其他用于存儲處理器112的靜態(tài)信息和指令的靜態(tài)存儲設備。
圖形控制器152控制耦合到總線上的用于向計算機用戶顯示信息的顯示器121，如陰極射線管(CRT)或液晶顯示器。在一個實施例中，I/O控制器140通過存儲器控制器150耦合到處理器112。I/O控制器140控制輸入和輸出設備，如鍵盤122，光標控制設備123和硬拷貝設備124。光標控制設備123可以是鼠標、軌跡球、軌跡板、指示筆或光標方向鍵，用于向處理器112傳遞方向信息和命令選擇，并用于控制顯示器121上光標的移動。
硬拷貝設備124能被用于在介質，如紙張、膠片或類似類型的介質上打印指令、數據或其他信息。此外，聲音記錄和播放設備，如揚聲器和/或麥克風能被選擇性地耦合到I/O控制器140，用于與計算機系統(tǒng)100進行音頻接口。時鐘130用于給不同元件，如處理器112、存儲器控制器150等提供各種時鐘信號。
在一個實施例中，處理器112、圖形控制器152和存儲器控制器150能被集成到單個芯片上。在另一個實施例中，處理器112、圖形控制器152、I/O控制器140和存儲器控制器150能被集成到單個芯片上。注意系統(tǒng)100的任一或全部元件和相關硬件能在本發(fā)明中使用。但是能夠理解，計算機系統(tǒng)的其他配置可以包括這些設備中的一些或全部。
圖2是說明功耗狀態(tài)的一個實施例的狀態(tài)圖200。狀態(tài)圖200包含高功率狀態(tài)202和低功率狀態(tài)204。高功率狀態(tài)202表示高時鐘頻率和高運行電壓，而低功率狀態(tài)204表示低時鐘頻率和低運行電壓。例如，高功率狀態(tài)202能在700兆赫(MHz)、工作電壓為1.8伏(v)下運行而低功耗狀態(tài)204在400MHz、工作電壓為1.3伏下運行。為節(jié)約功耗，在一個實施例中，系統(tǒng)或CPU能根據應用所需的計算功率在高功率狀態(tài)202和低功率狀態(tài)204之間動態(tài)轉換。
在另一個實施例中，系統(tǒng)無需用戶干預在高功率狀態(tài)202和低功率狀態(tài)204之間動態(tài)切換。例如，在按鍵之間，能發(fā)生多次在高功率狀態(tài)202和低功率狀態(tài)204之間的轉換。在高功率狀態(tài)202期間，在一個實施例中，CPU消耗滿功率并能夠執(zhí)行全部功能。但是，在低功率狀態(tài)204期間，在一個實施例中，CPU消耗較低功率并且只能執(zhí)行一些功能。注意高功率狀態(tài)202可能比低功率狀態(tài)204多消耗兩倍到三倍量的功率。
功耗能夠根據電壓和頻率計算出來。功耗的數學方程式列出如下。
P∝CV2f其中，P表示功率而C表示一個常數。此外，V表示電壓而f表示頻率。例如，如果高功率狀態(tài)202在700MHz、電壓1.8v下運行，則高功率狀態(tài)的功耗PH將為PH∝CV2f＝C×(1.8)2×700＝2268C如果低功率狀態(tài)204在400MHz、電壓1.3v下運行，則低功率狀態(tài)的功耗PL將為PL∝CV2f＝C×(1.3)2×400＝676C這樣，PH比PL多消耗三倍的功率。
圖3是說明具有四個狀態(tài)的功耗狀態(tài)的一個實施例的狀態(tài)圖300。狀態(tài)圖300包含狀態(tài)C0 302、C1 304、C2 306和C3 308狀態(tài)?？梢栽黾宇~外的狀態(tài)，但是它們對理解本發(fā)明不重要。
在一個實施例中，C0 302狀態(tài)是一個激活的功耗狀態(tài)，在該狀態(tài)下CPU執(zhí)行全部功能并消耗滿功率。在C0 302狀態(tài)期間，沒有使用用于節(jié)約功耗的功率管理。在一個實施例中，C1 304狀態(tài)是一個自動停止功耗狀態(tài)，在該狀態(tài)下可以執(zhí)行用于節(jié)約功耗的高級電源管理(“APM”)。在C1304狀態(tài)下運行的CPU通常比在C0 302狀態(tài)下運行的CPU消耗的功率要少。例如，在C1 304狀態(tài)期間，指令一般不被執(zhí)行并且指令高速緩存器一般是空的。
在一個實施例中，C2 306狀態(tài)是一個停止給予(stop-grant)功耗狀態(tài)，在該狀態(tài)下，在C2 306狀態(tài)下消耗的功率比在C0 302狀態(tài)或C1304狀態(tài)下消耗的功率都要少。例如，在C2 306狀態(tài)期間，給CPU的時鐘信號可能被停止。在另一個實施例中，CPU被部分關閉。例如，CPU的主要部分被關閉而CPU的監(jiān)控(snoop)部分仍然是激活的，用于監(jiān)控前端總線。為進入C2 306狀態(tài)，CPU可以處于C1 304狀態(tài)或C0 302狀態(tài)之一。而且，C2 306狀態(tài)可以不經先進入C1 304狀態(tài)而直接進入C0 302狀態(tài)。
在一個實施例中，C3 308狀態(tài)被稱為深度睡眠狀態(tài)，在該狀態(tài)下，系統(tǒng)的一些元件，包括CPU，被關閉。在該實施例中，CPU被完全關閉以便在C3 308狀態(tài)下時鐘頻率可以被改變。在一個實施例中，為進入C3 308狀態(tài)，CPU被配置成在進入C3 308狀態(tài)前先進入C2 306狀態(tài)。在另一個實施例中，CPU能直接從C0 302狀態(tài)切換到C3 308狀態(tài)。
圖4是說明可以進入不同功耗狀態(tài)的系統(tǒng)的框圖400。框圖400包括時鐘設備420、處理單元(“PU”)401、存儲器設備422和輸入和輸出控制中心(“ICH”)416。PU 401進一步包括CPU 402、PLL 404、圖形控制中心(“GCH”)406、存儲器控制中心(“MCH”)408、存儲器接口(“MI”)410和輸入/輸出(“I/O”)接口412。其他塊或設備可被添加到框圖400，但是它們與理解本發(fā)明無關。
在一個實施例中，時鐘設備420給包括PU 401在內的各種設備提供時鐘信號。在另一個實施例中，時鐘設備420提供了多個時鐘頻率以方便多個功耗狀態(tài)。例如，時鐘設備420在高功耗狀態(tài)期間給PU 401提供700MHz時鐘信號而時鐘設備420在低功耗狀態(tài)期間給PU 401提供400MHz時鐘信號。而在另一個實施例中，時鐘設備420給存儲器422提供時鐘信號。
在一個實施例中，存儲器422包含多個高性能存儲體。在一個實施例中，高性能DRAM(直接隨機存取存儲器)，例如，RambusTMDRAM(“RDRAM”)可以被用作存儲器422。在另一個實施例中，高速SRAM(靜態(tài)隨機存取存儲器)可以被用作存儲器422。
在一個實施例中，ICH 416控制PU 401和諸如主存儲器、系統(tǒng)總線和各種輸入設備的外部設備之間的數據事務處理。在該實施例中，ICH 416不在功耗狀態(tài)之間轉換。I/O接口412用于在PU 401和ICH 416之間通信。在一個實施例中，I/O接口412包含它自己的PLL設備，以便在PLL404停止提供時鐘信號時I/O接口412仍然是激活的，用于監(jiān)控PU 401和ICH 416之間的通信量。
PLL 404從時鐘設備420接收時鐘信號并把時鐘信號再分配給包括CPU 402、GCH 406和MCH 408的各種元件。在C3狀態(tài)期間，在一個實施例中，為節(jié)約功率，從PLL 404到CPU 402的時鐘信號可能被停止。當時鐘信號停止時，CPU 402停止運行，這通常會節(jié)約功耗。一旦CPU 402停止運行，在一個實施例中，運行可以由新時鐘信號來恢復。在一個實施例中，為節(jié)約功耗，來自PLL 404的新時鐘信號可以具有不同的時鐘頻率，如較低的時鐘頻率。在另一個實施例中，在C3狀態(tài)下，CPU 402可能被PLL 404關閉電源并隨之用不同的電壓電平恢復供電。
在一個實施例中，GCH 406接收來自PLL 404的時鐘信號并控制圖形實現(xiàn)。在一個實施例中，MCH 408也接收來自PLL 404的時鐘信號并控制通過MI 410的存儲器訪問。在一個實施例中，MI 410被定制成存儲器422中使用的專用存儲器。例如，如果存儲器422中使用了RDRAM，MI410可能是用于在PU 401和RDRAM之間通信的RambusTMASIC單元(“RAC”)。在一個實施例中，為節(jié)約功耗，PU 401被集成到單個集成電路(“IC”)上。
在一個操作中，PLL 404在一個實施例中在C3狀態(tài)期間被關閉電源。一旦PLL 404被關閉電源，PLL 404暫停PU 401內的時鐘分配。來自PLL 404的時鐘信號被暫停后，各種元件，例如CPU 402、GCH 406和MCH408被關閉。一旦CPU 402被暫停，CPU 402隨后能夠用可能需要較低功率運行的較低時鐘頻率來恢復。
圖5是說明系統(tǒng)時鐘配置的一個實施例的框圖500。在一個實施例中，框圖500包含時鐘發(fā)生器504，直接RambusTM時鐘發(fā)生器(“DRCG”)508、RDRAM 530和時鐘分配器520。DRCG 508進一步包括PLL502和相位調整器510。時鐘分配器520也包含PLL 522和相位調整器512。其他塊可能被添加到框圖500中，但是它們對理解本發(fā)明不重要。
在一個實施例中，時鐘發(fā)生器504通過時鐘總線544、546分別向PLL502和PLL 522發(fā)送時鐘信號。在一個實施例中，PLL 502用于給DRCG508分配時鐘信號，在那里DRCG 508進一步把時鐘信號分配給RDRAM530。為了調整DRCG 508和時鐘分配器520之間的時鐘信號，相位調整器510和512用于同步時鐘信號。
在一個操作中，在C3狀態(tài)期間，在一個實施例中，由時鐘總線544從時鐘發(fā)生器504傳送到DRCG 508的參考時鐘是激活的。然而，相位調整器512被暫停以便時鐘分配器520停止分配時鐘信號。在一個實施例中，當時鐘發(fā)生器暫停給RDRAM530分配時鐘時，RDRAM 530仍接收來自DRCG508的用于刷新存儲器的時鐘信號。在頻率和電壓轉換后，相位調整器510和512被恢復并且可以進入一個新功耗狀態(tài)。
圖6是說明在功耗狀態(tài)之間切換，如Geyserville轉換過程的時序圖600。時序圖600說明了從高功耗狀態(tài)或C0狀態(tài)到低功耗狀態(tài)或C3狀態(tài)的Geyserville轉換。
在一個實施例中，CPU向Geyserville控制寄存器寫入一個Geyserville轉換請求，這啟動一次Geyserville轉換。當CPU在時鐘周期670時在CPU前端總線(“FSB”)601上發(fā)出一個Geyserville寫入(“GWt”)640時，F(xiàn)SB監(jiān)控被鎖定并且GWt 640被傳送到中樞接口604。當MCH在中樞接口上收到GWt 624后，GWt 624被傳送到ICH，在其內引入了一個Geyserville轉換序列。接著，在時鐘周期671時在CPU FSB 601上發(fā)出停止CPU時鐘并且在中樞接口604上發(fā)出到達Geyserville(goto-Geyserville)(“Go_Gy”)信號626。
在Go_Gy 626激活后，發(fā)生從C0狀態(tài)660到C2狀態(tài)662的轉換。在時鐘周期627時，執(zhí)行維護過程607。在一個實施例中，維護過程607執(zhí)行溫度和電流校準、存儲器刷新和電流校準。執(zhí)行完維護過程607后，在中樞接口604上啟動確認的Geyserville(“Ack_Gy”)命令628。
在Ack_Gy 628被在中樞接口604上發(fā)出后，MCH發(fā)送一條允許執(zhí)行Geyserville轉換的消息。在時鐘周期673時，鑒相器或相位調整器的輸出被停止。在一個實施例中，DRCG的反饋路徑保持激活。接著，在時鐘周期673結束之前發(fā)生頻率和電壓轉換。在持續(xù)時間可能長于頻率轉換的電壓轉換之后，總線倍率將變化。在總線倍率變化之后，F(xiàn)SB監(jiān)控被使能。在時鐘周期674時，設備從電源關閉狀態(tài)轉換到休眠狀態(tài)。
圖7是說明切換功耗水平的過程的流程圖700。過程在起始塊開始并前進到塊702。在塊702中，過程讓PLL暫停提供第一時鐘頻率。在塊702后，過程前進到塊704。在塊704中，過程暫停CPU。在塊704后，過程前進到塊706，在那里過程暫停GCH。在塊706后，過程前進到塊708。在塊708中，過程以第二時鐘頻率恢復PLL。在塊708后，過程前進到塊710，在那里過程響應第二時鐘頻率恢復CPU。在塊710后，過程在結束塊結束。
圖8是說明從高功耗水平進入低功耗水平的過程的流程圖800。過程在起始塊開始并前進到塊802。在塊802中，過程開始一次轉換并鎖定FSB監(jiān)控。在塊802后，過程移動到塊804，在那里過程啟動轉換序列。在塊804后，過程前進到塊806。在塊806中，過程執(zhí)行溫度和電流校準、存儲器刷新和校準廣播。在塊806后，過程前進到塊808，在那里過程退出休眠狀態(tài)或C2狀態(tài)。在塊808后，過程前進到塊812。在塊812中，過程暫停相位調整器的輸出。在塊812后，過程前進到塊814，在那里過程開始頻率和電壓轉換。在塊814后，過程前進到塊816。在塊816中，過程等待轉換完成。在塊816后，過程前進到塊818，在那里過程使能FSB監(jiān)控。在塊818后，過程前進到塊820，在那里過程進入休眠狀態(tài)或C2狀態(tài)。在塊820后，過程結束。
在前述詳細描述中，已經參考特定的示范性實施例描述了本發(fā)明的方法和裝置。但是，顯而易見，可以作出各種修改和變化而不偏離本發(fā)明的精神和范圍。因此本說明書和附圖應被理解為說明而非限制。
這樣，就已描述了節(jié)約功耗的一種方法和一個系統(tǒng)。
權利要求
1.一種集成電路，包括中央處理單元(“CPU”)；耦合到所述CPU的圖形控制中心(“GCH”)；耦合到所述CPU并被配置用來控制存儲器事務處理的存儲器控制中心(“MCH”)；和耦合到所述CPU并被配置用來允許所述CPU在多于一個功耗狀態(tài)下運行的鎖相環(huán)(“PLL”)。
2.如權利要求1所述集成電路，其中所述CPU被配置為可在多于一個時鐘頻率下運行以節(jié)約功耗。
3.如權利要求1所述集成電路，其中所述PLL提供多于一個時鐘頻率。
4.如權利要求1所述集成電路，進一步包括耦合到所述MCH并被配置用來與各種外部存儲器設備通信的存儲器接口；和耦合到所述MCH并被配置用來控制I/O通信量的輸入和輸出(“I/O”)接口。
5.如權利要求1所述集成電路，其中所述集成電路被進一步耦合到I/O控制器和時鐘設備。
6.如權利要求1所述集成電路，其中所述CPU響應來自所述PLL的時鐘信號能在多于一個電壓電平下運行。
7.如權利要求1所述集成電路，其中所述MCH響應來自所述PLL的時鐘信號能在多于一個頻率模式下運行。
8.如權利要求1所述集成電路，其中所述MCH響應來自所述PLL的時鐘信號能在多于一個電壓電平下運行。
9.如權利要求1所述集成電路，其中所述GCH響應來自所述PLL的時鐘信號能在多于一個頻率模式下運行。
10.如權利要求1所述集成電路，其中所述GCH響應來自所述PLL的時鐘信號能在多于一個電壓電平下運行。
11.如權利要求1所述集成電路，其中所述MCH控制RambusTM動態(tài)隨機存取存儲器(“RDRAM”)。
12.一種方法，包括暫停讓嵌入一集成電路(“IC”)的鎖相環(huán)(“PLL”)提供第一時鐘頻率；響應所述PLL的暫停，暫停嵌入所述IC的中央處理單元(“CPU”)的運行；響應所述PLL的暫停，暫停嵌入所述IC的圖形控制中心(“GCH”)的運行；恢復所述PLL以提供第二時鐘頻率；和響應所述第二時鐘頻率，恢復所述CPU。
13.如權利要求12所述方法，進一步包括響應所述PLL的暫停，暫停嵌入所述IC的存儲器控制中心(“MCH”)的運行；響應所述第二時鐘頻率，恢復所述MCH。
14.如權利要求12所述方法，其中所述暫停PLL進一步包括響應溫度和電流校準結果而進入暫停狀態(tài)。
15.一種方法，包括暫停讓嵌入一集成電路(“IC”)的鎖相環(huán)(“PLL”)提供第一電壓電平；響應所述PLL的暫停，暫停嵌入所述IC的中央處理單元(“CPU”)的運行；恢復所述PLL以提供第二電壓電平；和響應所述第二電壓電平，恢復所述CPU。
16.如權利要求15所述方法，進一步包括響應所述PLL的暫停，暫停嵌入所述IC的存儲器控制中心(“MCH”)的運行；響應所述第二電壓電平，恢復所述MCH。
17.如權利要求15所述方法，其中所述暫停PLL進一步包括響應溫度和電流校準結果而進入暫停狀態(tài)。
18.如權利要求15所述方法，進一步包括響應所述PLL的暫停，暫停嵌入所述IC的圖形控制中心(“GCH”)的運行；和響應所述第二電壓電平，恢復所述GCH。
19.一種設備，包括制造在一集成電路(“IC”)上的中央處理單元(“CPU”)；制造在所述IC上并與所述CPU耦合，用于圖像處理的圖形控制中心(“GCH”)；制造在所述IC上并與所述CPU耦合，用于控制數據事務處理的存儲器控制中心(“MCH”)；制造在所述IC上并與所述CPU耦合的鎖相環(huán)(“PLL”)，所述鎖相環(huán)被配置用來切換所述CPU在幾個時鐘頻率中之一下運行。
20.如權利要求19所述設備，其中所述PLL被進一步配置用來切換所述CPU在幾個電壓電平之一下運行以節(jié)約功耗。
21.如權利要求19所述設備，其中所述PLL被進一步配置用來切換所述GCH在幾個電壓電平之一下運行以節(jié)約功耗。
22.如權利要求19所述設備，其中所述PLL被進一步配置用來切換所述GCH在幾個時鐘頻率之一下運行以節(jié)約功耗。
23.如權利要求19所述設備，其中所述PLL被進一步配置用來切換所述MCH在幾個電壓電平之一下運行以節(jié)約功耗。
24.如權利要求19所述設備，其中所述PLL被進一步配置用來切換所述MCH在幾個時鐘頻率之一下運行以節(jié)約功耗。
全文摘要
一種包含中央處理單元(“CPU”)、圖形控制中心(“GCH”)、存儲器控制中心(“MCH”)和鎖相環(huán)(“PLL”)的集成電路。GCH，MCH和PLL與CPU相耦合。MCH控制存儲器事務處理。PLL被配置為允許CPU在多于一個功耗狀態(tài)下運行。
文檔編號G06F1/32GK1418335SQ01806844
公開日2003年5月14日 申請日期2001年3月6日 優(yōu)先權日2000年3月24日
發(fā)明者升壽·趙, 薩特齊特阿南德·加南 申請人:英特爾公司