專利名稱：Asic軟硬件合作模擬與測試的一體化方法
技術領域：
本發(fā)明涉及對ASIC(專用集成電路)設計進行軟硬件合作模擬與測試的一體化方法。
隨著ASIC芯片集成度的提高和功能的增強，在ASIC的設計過程中對ASIC的模擬驗證提出了更高的要求。因為只有對其設計經(jīng)過充分的模擬驗證才能保證其投片的成功率。目前商業(yè)電子設計自動化(EDA)工具中的軟件模擬器(例如，美國的Verilog)是對ASIC芯片進行模擬驗證的主要工具。但該類軟件模擬器由于受軟件建模的限制，難以實現(xiàn)更高級別的模擬驗證。本發(fā)明的目的是設計出ASIC軟硬件合作模擬與測試的一體化儀器(簡稱模測儀)。由于模測儀把正在設計中的ASIC作為軟模型和硬模型(例如微處理器)有機地接合起來，使模擬中的軟模型(即ASIC)的代碼和實際的硬模型一起運行，省去了軟件模擬器中要對相應的硬模型進行軟件建模而帶來的諸多限制，使模擬級別得以提高(可以在體系結(jié)構(gòu)級、板級、ASIC級三個級別上進行模擬)，因而使得模擬更加充分，更有效地保證了投片的成功率；同時，利用該模測儀還可對生產(chǎn)出來后的ASIC進行測試，做到一儀兩用，免去了需要購買或研制專門測試設備的額外開銷，節(jié)約成本。
本發(fā)明的技術方案是基于“激勵—響應”原理，對ASIC芯片進行軟硬件合作模擬和測試。具體方法為如果工作在模擬方式，合作模擬應用軟件建立在EDA軟件模擬器(例如，Verilog-XL)的模擬平臺上，通過直接使用硬模型來代替與其相對應的軟模型，使軟件模擬器與硬模型有機地結(jié)合起來。模擬應用軟件利用軟件模擬器的數(shù)值變化鏈機制在每一模擬時刻監(jiān)視該硬模型輸入端口的變化。如果輸入端口發(fā)生變化，可進行定時檢查，判定端口輸入是否滿足定時規(guī)則。如果滿足，則根據(jù)該硬模型的Shell文件對輸入屬性進行優(yōu)化處理，然后形成輸入模式激勵向量IPattern，從根據(jù)本發(fā)明設計的模測儀的并行總線接口通過存貯控制器MC將其寫入輸入模式存貯器IPM的當前地址。這樣，在該時刻之前已經(jīng)寫入IPM的IPattern連同該時刻寫入IPM的IPattern共同組成該時刻的硬模型激勵模式向量。啟動MC的突發(fā)(Burst)工作方式，使IPM以突發(fā)讀方式(即以工作時鐘的速率)將此激勵模式向量向安放在適配器上的硬模型的輸入端口連續(xù)不斷地進行加載，直至將激勵模式向量加載完為止。在向硬模型的輸入端口加載輸入模式激勵向量的同時，輸出模式存儲器OPM亦以突發(fā)寫方式(即以工作時鐘的速率)通過適配器從硬模型的輸出端口將輸出模式向量OPattern回收到OPM的順序地址中。模擬應用軟件將存儲在OPM最后一個地址中的OPattern通過并行總線接口讀回，在加上硬模型的延遲信息之后，形成該硬模型最終的輸出模式向量，并將其作用于該軟模型實例的各輸出端口，從而實現(xiàn)了軟硬件合作模擬過程。如果工作在測試方式，第一步編輯被測件(即ASIC)的測試配置文件，此文件包含必要的測試條件，如時鐘頻率、延遲時間、激勵信號電平，以及邏輯/物理位置關系對照表文件名，測試碼文件名等；第二步根據(jù)被測件的Shell文件生成被測件的適配器物理引腳與測試碼的邏輯引腳之間的對應關系表文件；第三步將軟件模擬器提供的被測件的測試碼文件轉(zhuǎn)換成模測儀內(nèi)部格式的測試碼文件；第四步測試應用軟件處理被測件的測試配置文件、邏輯/物理位置關系對照表文件和模測儀內(nèi)部格式的測試碼文件，通過主控制器MS對模測儀進行測試條件配置；將測試碼文件中的測試碼，即IPattern，逐一從并行總線接口通過存儲控制器MC寫入輸入模式存儲器IPM的順序地址中。啟動MC的突發(fā)(Burst)方式，使IPM以突發(fā)讀方式(即以工作時鐘的速率)將此測試碼向量向安放在適配器上的被測件的輸入端口連續(xù)不斷地進行加載，直至將測試碼向量加載完為止。與此同時，OPM亦以突發(fā)寫方式從被測件的輸出端口連續(xù)不斷地將OPattern回收到自己的順序地址中保存。第五步通過并行總線接口按地址從小到大的順序，逐一讀回保存在OPM的中OPattern，將其與軟件模擬器提供的期待回收碼進行比較。若兩者相等，則與此OPattern相對應的IPattern測試碼通過測試；否則，將此OPattern和與其相對應的期待回收碼一起保存到錯誤記錄文件中，以便進行比較、分析。


圖1為對某一ASIC芯片進行模擬的邏輯圖；
圖2為對某一ASIC芯片進行測試的邏輯圖。
下面結(jié)合附圖對本發(fā)明作進一步詳述。
本發(fā)明對ASIC進行軟硬件合作模擬的過程如圖1所示模擬應用軟件通過軟件模擬器(例如，Verilog-XL)的數(shù)值變化鏈機制在每一模擬時刻監(jiān)視硬模型輸入端口的變化。如果輸入端口發(fā)生變化，進行定時檢查，判定輸入端口是否滿足定時規(guī)則。如果滿足，則根據(jù)該硬模型的Shell文件對輸入屬性進行優(yōu)化處理，然后形成軟模型Asic1的C端的輸入模式向量IPattern。并把它從并行總線接口通過存貯控制器MC寫入輸入模式存貯器IPM的當前地址保存。在該時刻之前已經(jīng)寫入IPM的IPattern連同該時刻寫入IPM的IPattern共同組成該時刻硬模型激勵模式向量。啟動MC的突發(fā)(Burst)方式，將保存在IPM中的IPattern向量通過適配器向硬模型的輸入端口以工作時鐘的速率連續(xù)不斷地進行加載，直到將激勵模式向量加載完為止。在向硬模型的輸入端口加載輸入模式激勵向量的同時，輸出模式存儲器OPM亦以突發(fā)寫方式(即以工作時鐘的速率)通過適配器從硬模型的輸出端口f將輸出模式向量OPattern回收到OPM的順序地址中。模擬應用軟件將存儲在OPM最后一個地址中的OPattern通過并行總線接口讀回，在加上硬模型的延遲信息之后，形成該硬模型最終的輸出模式向量，并將其作為Asic1的輸出，使其作用于軟模型Asic2的輸入，從而完成對軟模型Asic1、Asic2的模擬。
本發(fā)明對ASIC進行測試的過程如圖2所示第一步編輯被測件(此例為“與非門”，下同)的測試配置文件，此文件包含必要的測試條件；第二步根據(jù)被測件的Shell文件生成它的適配器物理引腳與測試碼的邏輯引腳之間的對應關系表文件；第三步將模擬器提供的被測件的測試碼文件轉(zhuǎn)換成模測儀內(nèi)部格式的測試碼文件；第四步測試應用軟件處理被測件的測試配置文件，邏輯/物理位置關系對照表文件和模測儀內(nèi)部格式的測試碼文件，通過主控制器MS對模測儀進行測試條件配置；將測試碼文件中的測試碼IPattern從行總線接口通過存貯控制器MC逐一寫入輸入模式存貯器IPM的順序地址中。啟動存貯控制器MC的突發(fā)(Burst)方式，以工作時鐘的速率將此測試碼向量加載完為止。同時，存貯控制器MC亦以突發(fā)方式通過適配器從被測件的輸出端口連續(xù)不斷將OPattern回收到輸出模式存貯器OPM的順序地址中保存。
第五步通過并行總線接口按地址從小到大的順序，逐一讀回保存在輸出模式存貯器OPM中的OPattern，將其與軟件模擬器提供的期待回收碼進行比較。
本發(fā)明對“與非門”進行測試時的測試碼、回收碼、期待值如下表

由于回收碼OPattern與期待值相等，所以與此回收碼OPattern相對應的測試碼IPattern通過測試。
權(quán)利要求
1.一種對ASIC芯片進行軟硬件合作模擬與測試的一體化方法，其特征在于基于“激勵—響應”原理，對ASIC芯片進行軟硬件合作模擬和測試。
2.根據(jù)權(quán)利要求1所述的對ASIC芯片進行軟硬件合作模擬與測試的一體化方法，其特征在于它的激勵方法為如果工作在模擬方式，合作模擬應用軟件建立在EDA軟件模擬器(例如，Verilog-XL)的模擬平臺上，通過直接使用硬模型來代替與其相對應的軟模型，使軟件模擬器與硬模型有機地結(jié)合起來，模擬應用軟件利用軟件模擬器數(shù)值變化鏈機制在每一模擬時刻監(jiān)視該硬模型輸入端口的變化，如果輸入端口發(fā)生變化，可進行定時檢查，判定端口輸入是否滿足定時規(guī)則，如果滿足，則根據(jù)該硬模型的Shell文件對輸入屬性進行優(yōu)化處理，然后形成輸入模式激勵向量IPattern，從根據(jù)本發(fā)明設計的模測儀的并行總線接口通過存貯控制器MC將其寫入輸入模式存貯器IPM的當前地址，這樣，在該時刻之前已經(jīng)寫入IPM的IPattern連同該時刻寫入IPM的IPattern共同組成該時刻的硬模型激勵模式向量；如果工作在測試方式，測試應用軟件根據(jù)該被測件的Shell文件，將軟件模擬器提供的被測件的測試碼文件進行適當?shù)奶幚砗?，亦形成與模擬方式有相同格式的輸入模式激勵向量Ipattern，然后以與模擬相同的方式，即通過存儲控制器MC逐一將IPattern寫入IPM的順序地址中；不管是模擬方式還是測試方式，此后均啟動MC的突發(fā)(Burst)工作方式，使IPM以突發(fā)讀方式，即以工作時鐘的速率將此激勵模式向量向安放在適配器上的硬模型或被測件的輸入端口連續(xù)不斷地進行加載，直至將激勵模式向量加載完為止，這樣便完成了對硬模型或被測件的加載激勵過程。
3.根據(jù)權(quán)利要求1所述的對ASIC芯片進行軟硬件合作模擬與測試的一體化方法，其特征在于它的響應方法為在向硬模型或被測件的輸入端口加載輸入模式激勵向量的同時，輸出模式存儲器OPM亦以突發(fā)寫方式，即以工作時鐘的速率通過適配器從硬模型或被測件的輸出端口將輸出模式向量OPattern回收到OPM的順序地址中，若工作在模擬方式，模擬應用軟件則將存儲在OPM最后一個地址中的OPattern通過并行總線接口讀回，在加上硬模型的延遲信息之后，形成該硬模型最終的輸出模式向量，并將其作用于與該硬模型相對應的軟模型實例的各輸出端口；若工作在測試方式，測試應用軟件則將存儲在OPM順序地址中的OPattern通過并行總線接口逐一讀回，與軟件模擬器提供的期待回收碼進行比較，若兩者相等，則與此OPattern相對應的輸入測試碼通過測試，否則將此OPattern和與其相對應的期待回收碼一起保存到錯誤記錄文件中以便進行比較、分析，至此，完成了對硬模型或被測件的回收響應過程。
全文摘要
本發(fā)明是一種基于“激勵－響應”原理的ASIC軟硬件合作模擬與測試的一體化方法。它的技術方案包括軟硬件合作模擬與測試一體化的激勵方法和響應方法。根據(jù)本發(fā)明可設計出對ASIC設計進行軟硬件合作模擬與測試的模測儀。該模測儀能有效地提高模擬級別，是提高投片成功率的重要保證；也是檢驗ASIC生產(chǎn)質(zhì)量和提高產(chǎn)品可靠性的重要手段；且集模擬、測試于一體可節(jié)約成本。
文檔編號G06F11/00GK1316695SQ0011335
公開日2001年10月10日 申請日期2000年4月3日 優(yōu)先權(quán)日2000年4月3日
發(fā)明者陳書明, 孫永節(jié), 余再祥, 盧光兆, 韓龍, 孫緒紅, 曾少杰, 胡軍, 陳怒興 申請人:中國人民解放軍國防科學技術大學