專利名稱：Asic芯片設(shè)計軟硬件合作模擬與測試的一體化儀器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對ASIC(專用集成電路)芯片設(shè)計進行軟硬件合作模擬與測試的一體化儀器(以下簡稱模測儀)。
隨著ASIC芯片集成度的提高和功能的增強，在ASIC的設(shè)計過程中對ASIC的模擬驗證提出了更高的要求。因為只有對其經(jīng)過充分的模擬驗證才能保證其投片的成功率。目前商業(yè)電子設(shè)計自動化(EDA)中的軟件模擬器(例如，美國的Verilog)是對ASIC芯片進行模擬驗證的主要工具。然而利用EDA公司提供的軟件模擬工具，在ASIC模擬階段會遇到軟件建模帶來的麻煩。因為軟件模擬的關(guān)鍵在于獲得準確的軟模型，但并不是所有的ASIC都能方便地進行軟件建模。例如，高性能的微處理器往往由于資料缺乏、或?qū)涌趨f(xié)議理解不完全正確、或購得的芯片與用戶手冊不一致等，都會造成軟件建模的極大困難；而EDA公司一般也不提供高性能微處理器的軟模型。因而利用現(xiàn)有的軟件模擬器對ASIC設(shè)計進行模擬驗證有很大的局限性，特別是難以實現(xiàn)更高級別的模擬驗證。由于對ASIC設(shè)計的模擬不夠充分，也就難以有效地保證投片的成功率。
本發(fā)明的目的之一是進行軟硬件合作模擬，該方法把正在設(shè)計中的ASIC作為軟模型和硬模型(如高性能微處理器)有機地接合起來，使模擬中的軟模型(即ASIC)的代碼和實際的硬模型一起運行，省去軟件模擬器中要對相應(yīng)的硬模型進行軟件建模而帶來的諸多限制。由于模擬級別的提高(如體系結(jié)構(gòu)級、板級、ASIC級)，使得模擬更加充分，以便能更有效地保證投片的成功率。本發(fā)明的目的之二是利用該儀器對生產(chǎn)出來后的ASIC進行測試，這不但檢驗了ASIC的生產(chǎn)質(zhì)量，還免去了需要購買或研制專門測試設(shè)備的額外開銷，一儀兩用，節(jié)約成本。
本發(fā)明的技術(shù)方案是模測儀由軟硬件合作模擬與測試應(yīng)用軟件(以下簡稱應(yīng)用軟件)和模測儀硬件組成。應(yīng)用軟件包括模擬應(yīng)用軟件和測試應(yīng)用軟件，它們運行在工作站的UNIX環(huán)境下；硬件由安裝在工作站上的并行總線接口、主機、適配器三部分組成。主機包括主控制器MS、時鐘控制器CC、存儲控制器MC、輸入模式存貯器IPM、輸出模式存貯器OPM、輸入引腳電氣電路IPE、輸出引腳電氣電路OPE。并行總線接口通過接口電纜與主控制器MS相連；MS將應(yīng)用軟件的時鐘指令傳給CC，使其產(chǎn)生相應(yīng)的時鐘序列作為主機的工作時鐘；MS還將輸入模式向量IPattern傳給IPM，將應(yīng)用軟件的存貯器操作指令(如，存貯器寫、讀、突發(fā)、地址碼等)傳給MC，使其產(chǎn)生相應(yīng)的命令序列對IPM或OPM執(zhí)行相應(yīng)的存貯器操作。MC執(zhí)行突發(fā)操作時，以突發(fā)讀方式(即以工作時鐘的速率)從IPM中將讀出的IPattern向量連續(xù)不斷地送到IPE進行電平變換和I/O方向處理(對非差分電路而言)，然后通過連接電纜將此IPattern向量作用于安裝在適配器上的硬模型或ASIC的輸入引腳，其輸出引腳還通過連接電纜與OPE相連。在IPM執(zhí)行突發(fā)讀的同時，OPM則以突發(fā)寫的方式將經(jīng)過OPE進行電平變換后的OPattern向量保存在自己的順序地址中。MS還可根據(jù)應(yīng)用軟件的指令將保存在OPM中的OPattern讀出通過接口電纜和并行總線接口送給應(yīng)用軟件。
本發(fā)明融硬模型和軟模型為一體，集模擬和測試于一身，為ASIC設(shè)計中迫切需要解決的各個級別的模擬驗證和測試問題提供了一種統(tǒng)一的解決方案。模測儀采用工作站并行總線式集中控制，結(jié)構(gòu)緊湊，簡單；模式存儲器向量深度、I/O引腳數(shù)和不同的引腳電氣可靈活配置(其中模式存貯器向量深度可從4M擴充到8M、16M；I/O引腳數(shù)可以從192擴到192×8＝1536；目前對硬模型支持LVCMIS、HSTL的引腳電氣，對ASIC支持LVCMOS和LVDS的引腳電氣)；工作時鐘分外接時鐘和內(nèi)置時鐘兩種，內(nèi)置時鐘頻率可調(diào)(范圍150Khz~60Mhz)；時鐘延遲時間可調(diào)(范圍0ns~41.3ns)；激勵信號電平可調(diào)(范圍-1v~6v)；有Z(高阻)采樣電路和定時測量電路。
使用本發(fā)明如果被模擬或被測試的ASIC的工作頻率在標稱值范圍之內(nèi)，則為精確模擬或精確測試；若被模擬或被測試的ASIC的工作頻率大于60Mhz，則為功能模擬或功能測試。


圖1為模測儀主機構(gòu)成圖；圖2為應(yīng)用軟件流程圖；圖中1-并行總線接口 2-接口電纜3-主控制器MS 4-時鐘控制器CC
5-存貯控制器MC 6-輸入模式存貯器IPM7-輸入引腳電氣電路IPE8-適配器9-輸出引腳電氣電路OPE10-輸出模式存貯器OPM11-主機 12-連接電纜下面結(jié)合附圖對本發(fā)明作進一步說明如圖1所示并行總線接口1通過接口電纜2與主控制器MS 3相連；主控制器MS 3將應(yīng)用軟件的時鐘指令傳給時鐘控制器CC 4，使其產(chǎn)生相應(yīng)的時鐘序列作為主機11的工作時鐘；主控制器MS 3還將輸入模式向量IPattern傳給輸入模式存貯器IPM 6，將應(yīng)用軟件的存貯器操作指令(如，存貯器寫、讀、突發(fā)、地址碼等)傳給存貯控制器MC 5，使其產(chǎn)生相應(yīng)的命令序列對輸入模式存貯器IPM 6或輸出模式存貯器OPM 10執(zhí)行相應(yīng)的存貯器操作。存貯控制器MC 5執(zhí)行突發(fā)操作時，以突發(fā)讀方式(即以工作時鐘的速率)從輸入模式存貯器IPM 6中將讀出的IPattern向量連續(xù)不斷地送到輸入引腳電氣電路IPE 7進行電平變換和I/O方向處理(對非差分電路而言)，然后通過連接電纜12將此IPattern向量作用于安裝在適配器8上的硬模型或ASIC的輸入引腳，其輸出引腳還通過連接電纜12與輸出引腳電氣電路OPE 9相連。在輸入模式存貯器IPM 6執(zhí)行突發(fā)讀的同時，輸出模式存貯器OPM 10則以突發(fā)寫的方式將經(jīng)過輸出引腳電氣電路OPE 9進行電平變換后的OPattern向量保存在自己的順序地址中。主控制器MS 3還可根據(jù)應(yīng)用軟件的指令將保存在輸出模式存貯器OPM10中的OPattern讀出通過接口電纜2和并行總線接口1送給應(yīng)用軟件。
如圖2所示先選擇合適的適配器安放硬模型(模擬)或被測件(測試)，將適配器連接到模測儀主機后，編寫適配器的Shell文件，包含.DEV、.PKG、.ADP、.DLY、.TCK等；如果是模擬方式，則調(diào)用模擬應(yīng)用軟件進行模擬環(huán)境的準備、模測儀的初始化與模擬配置；然后啟動模擬應(yīng)用軟件和軟件模擬器一同工作，對ASIC進行軟硬件合作模擬，并用波形顯示模擬結(jié)果，供設(shè)計者進行分析。如果是測試方式，則調(diào)用測試應(yīng)用軟件進行測試環(huán)境的準備、模測儀的初始化與測試配置；然后啟動測試功能，對被測件進行測試，并用文件的形式報告測試結(jié)果，供設(shè)計者進行分析。
權(quán)利要求
1.一種對ASIC——專用集成電路芯片設(shè)計進行軟硬件合作模擬與測試的一體化儀器(簡稱模測儀)，其特征是模測儀由軟硬件合作模擬與測試應(yīng)用軟件和模測儀硬件組成。
2.如權(quán)利要求1所述的模測儀，其特征在于軟硬件合作模擬與測試應(yīng)用軟件包括模擬應(yīng)用軟件和測試應(yīng)用軟件。
3.如權(quán)利要求1所述的模測儀，其特征在于硬件由安裝在工作站上的并行總線接口(1)、主機(11)、適配器(8)三部分組成。
4.如權(quán)利要求1或3所述的模測儀，其特征在于主機包括主控制器MS(3)、時鐘控制器CC(4)、存儲控制器MC(5)、輸入模式存貯器IPM(6)、輸出模式存貯器OPM(10)、輸入引腳電氣電路IPE(7)、輸出引腳電氣電路OPE(9)。
全文摘要
本發(fā)明涉及對ASIC設(shè)計進行軟硬件合作模擬與測試的一體化儀器(簡稱模測儀)。目的在于克服軟件建模帶來的諸多限制，提高模擬級別，從而使模擬更加充分，確保證投片的成功率；同時也提供對ASIC進行測試的手段。本發(fā)明由軟硬件合作模擬與測試應(yīng)用軟件和模測儀硬件組成。它融硬模型和軟模型為一體，集模擬與測試于一身。不僅提高了模擬的級別，確保證了ASIC投片的成功率；還可測試ASIC，免去了需要購買或研制專門測試設(shè)備的額外開銷，節(jié)約成本。
文檔編號G06F11/00GK1316694SQ0011335
公開日2001年10月10日 申請日期2000年4月3日 優(yōu)先權(quán)日2000年4月3日
發(fā)明者陳書明, 盧光兆, 孫永節(jié), 余再祥, 韓龍, 孫緒紅, 曾少杰, 胡軍, 陳怒興, 陳海燕, 胡世平, 金杰 申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)