基于fpga的雙口sram讀寫控制實驗裝置的制造方法
【技術領域】
[0001]本實用新型屬于自動控制技術領域，具體涉及到一種基于FPGA的雙口 SRAM讀寫控制實驗裝置。
【背景技術】
[0002]隨機存取存儲器(英語！Random Access Memory, RAM)又稱作“隨機存儲器”，是與CPU直接交換數(shù)據(jù)的內部存儲器，也叫主存。它可以隨時讀寫，而且速度很快，通常作為操作系統(tǒng)或其他正在運行中的程序的臨時數(shù)據(jù)存儲媒介。雙口 RAM是在一個SRAM存儲器上具有兩套完全獨立的數(shù)據(jù)線、地址線和讀寫控制線，并允許兩個獨立的系統(tǒng)同時對該存儲器進行隨機性的訪問，即共享式多端口存儲器。目前，學生實驗中使用的雙口 SRAM讀寫控制實驗裝置存在下述不足:雙口 SRAM讀寫控制方式是由軟件程序實現(xiàn)的；不具有多種通信接口、及網絡連接和管理能力。

【發(fā)明內容】

[0003]本實用新型所要解決的技術問題在于克服現(xiàn)有雙口 SRAM讀寫控制實驗裝置的缺點，提供一種電路簡單、集成度高、具有多種通信接口的基于FPGA的雙口 SRAM讀寫控制實驗裝置。
[0004]解決上述技術問題所采用的技術方案是它具有:對整個裝置進行控制的控制器；通信電路，該電路與控制器相連；雙口 SRAM讀寫控制電路，該電路與控制器相連。
[0005]本實用新型的控制器為:控制器由集成電路U5、晶體振蕩器Y1、插座J4連接構成，集成電路U5的Jl腳、K2腳、Kl腳、Gl腳、G2腳、Fl腳、F2腳、H2腳、Dl腳、D2腳、F3腳、Cl腳、C2腳、G5腳接集成電路Ul的I腳?4腳、15腳?6腳，集成電路U5的LI腳、L3腳、L2腳、K5腳、NI腳、N2腳、L4腳、Rl腳接集成電路U2的47腳、46腳、44腳、43腳、41腳、40腳、38腳、37腳、I腳，集成電路U5的N3腳、P3腳接集成電路U3的3腳、2腳，集成電路U5的T3腳、T2腳、R4腳、T4腳接集成電路U4的I腳?4腳，集成電路U5的B16腳接晶體振蕩器Yl的4腳，集成電路U5的H4腳、J4腳、H3腳、J5腳、H13腳、H12腳、G12腳、J3腳、Hl腳、H14腳、H5腳、F4腳接插座J4的13腳?2腳，集成電路U5的J12腳、MlI腳、M9腳、KlO腳、K9腳、L6腳、Kll腳、K7腳、J6腳、Hll腳、H6腳、GlO腳?G6腳、Fll腳、F7腳、D4腳、D13腳、N13腳、N4腳接1.2V電源；集成電路U5的L5腳、L12腳、F12腳、F5腳接2.5V電源；集成電路U5的E3腳、G3腳、K3腳、M3腳、P4腳、P7腳、Tl腳、PlO腳、P13腳、T16腳、K14腳、M14腳、E14腳、G14腳、A16腳、ClO腳、C13腳、Al腳、C4腳、C7腳接3V電源；集成電路U5的K6腳、L9腳?Lll腳、K12腳、C12腳、D7腳、DlO腳、E4腳、E13腳、G3腳、K4腳、K13 腳、M4 腳、M13 腳、N7 腳、NlO 腳、P5 腳、P12 腳、R2 腳、R15 腳、E2 腳、H16 腳、H15 腳、C5腳、B15腳、B2腳、Gll腳、M5腳、E12腳、E5腳、M12腳、F6腳、JlO腳?J7腳、HlO腳?H7腳、K8腳、Jll腳、FlO腳接地；晶體振蕩器Yl的I腳接3V電源、3腳接接地，插座J4的I腳接地；集成電路Ul的型號為IDT7132，集成電路U2的型號為74ALVC164245，集成電路U3的型號為MAX488，集成電路U4的型號為MAX485，集成電路U5的型號為EP4CE22F17C6。
[0006]由于本實用新型采用FPGA芯片，使得電路簡單外圍元件減少，提高了學生的認識，擴展了學生的視野，便于學生對FPGA的控制過程的理解，以及遠程通信和管理的充分認識。
【附圖說明】
[0007]圖1是本實用新型的電氣原理方框圖。
[0008]圖2是圖1中通信電路和雙口 SRAM讀寫控制電路。
[0009]圖3是圖1中控制器的電子線路原理圖。
【具體實施方式】
[0010]下面結合附圖和實施例對本實用新型進一步詳細說明，但本實用新型不限于下述的實施方式。
[0011]在圖1、2、3中，本實施例的基于FPGA的雙口 SRAM讀寫控制實驗裝置由通信電路、雙口 SRAM讀寫控制電路、控制器連接構成，通信電路與控制器相連，雙口 SRAM讀寫控制電路與控制器相連。
[0012]雙口 SRAM讀寫控制電路由集成電路U1、集成電路U2、電阻R3、電阻R4、插座Jl連接構成，集成電路Ul的型號為IDT7132，集成電路U2的型號為74ALVC164245。集成電路Ul的25腳?32腳、44腳、33腳?43腳、46腳、47腳接插座Jl的22腳?I腳，集成電路Ul的23腳?16腳接集成電路U2的2腳、3腳、5腳、6腳、8腳、9腳、11腳、12腳，集成電路Ul的45腳通過電阻R3接3V電源、3腳通過電阻R4接3V電源、24腳接地、48腳接5V電源，集成電路Ul的I腳、2腳、5腳、4腳、15腳?6腳接控制器，集成電路U2的25腳、10腳、15腳、4腳、21腳、48腳、45腳、39腳、34腳接地，集成電路U2的31腳和42腳接3V電源、7腳和18腳接5V電源，集成電路U2的47腳、46腳、44腳、43腳、41腳、40腳、38腳、37腳、I腳接控制器。
[0013]本實施例的通信電路由集成電路U3、集成電路U4、插座J2、插座J3、電阻R1、電阻R2連接構成，集成電路U3的型號為MAX488，集成電路U4的型號為MAX485。集成電路U3的I腳接5V電源、4腳接地、5腳接插座J2的I腳、6腳接插座J2的2腳、8腳接電阻Rl的一端和插座J2的3腳、7腳接電阻Rl的另一端和插座J2的4腳，集成電路U4的8腳接5V電源、7腳接電阻R2的一端和插座J3的I腳、6腳接電阻R2的另一端和插座J3的2腳、5腳接地、I腳?4腳接控制器。
[0014]本實施例的控制器由集成電路U5、晶體振蕩器Y1、插座J4連接構成，集成電路U5的型號為EP4CE22F17C6。集成電路U5的Jl腳、K2腳、Kl腳、Gl腳、G2腳、Fl腳、F2腳、H2腳、Dl腳、D2腳、F3腳、Cl腳、C2腳、G5腳接集成電路Ul的I腳?4腳、15腳?6腳，集成電路U5的LI腳、L3腳、L2腳、K5腳、NI腳、N2腳、L4腳、Rl腳接集成電路U2的47腳、46腳、44腳、43腳、41腳、40腳、38腳、37腳、I腳，集成電路U5的N3腳、P3腳接集成電路U3的3腳、2腳，集成電路U5的T3腳、T2腳、R4腳、T4腳接集成電路U4的I腳?4腳，集成電路U5的B16腳接晶體振蕩器Yl的4腳，集成電路U5的H4腳、J4腳、H3腳、J5腳、H13腳、H12腳、G12腳、J3腳、Hl腳、H14腳、H5腳、F4腳接插座J4的13腳?2腳，集成電路U5的J12 腳、Ml I 腳、M9 腳、KlO 腳、K9 腳、L6 腳、Kll 腳、K7 腳、J6 腳、Hl I 腳、H6 腳、GlO 腳?G6腳、Fll腳、F7腳、D4腳、D13腳、N13腳、N4腳接1.2V電源；集成電路U5的L5腳、L12腳、F12腳、F5腳接2.5V電源；集成電路U5的E3腳、G3腳、K3腳、M3腳、P4腳、P7腳、Tl腳、PlO 腳、P13 腳、T16 腳、K14 腳、M14 腳、E14 腳、G14 腳、A16 腳、ClO 腳、C13 腳、Al 腳、C4 腳、C7腳接3V電源；集成電路U5的K6腳、L9腳?Lll腳、K12腳、C12腳、D7腳、DlO腳、E4腳、E13 腳、G3 腳、K4 腳、K13 腳、M4 腳、M13 腳、N7 腳、NlO 腳、P5 腳、P12 腳、R2 腳、R15 腳、E2 腳、H16 腳、H15 腳、C5 腳、B15 腳、B2 腳、Gll 腳、M5 腳、E12 腳、E5 腳、M12 腳、F6 腳、JlO腳?J7腳、HlO腳?H7腳、K8腳、Jll腳、FlO腳接地；晶體振蕩器Yl的I腳接3V電源、3腳接接地，插座J4的I腳接地。
【主權項】
1.一種基于FPGA的雙口 SRAM讀寫控制實驗裝置，其特征在于它具有: 對整個裝置進行控制的控制器； 通信電路，該電路與控制器相連； 雙口 SRAM讀寫控制電路，該電路與控制器相連。
2.根據(jù)權利要求1所述的基于FPGA的雙口SRAM讀寫控制實驗裝置，其特征在于所述的控制器為:控制器由集成電路U5、晶體振蕩器Y1、插座J4連接構成，集成電路U5的Jl腳、K2腳、Kl腳、Gl腳、G2腳、Fl腳、F2腳、H2腳、Dl腳、D2腳、F3腳、Cl腳、C2腳、G5腳接集成電路Ul的I腳?4腳、15腳?6腳，集成電路U5的LI腳、L3腳、L2腳、K5腳、NI腳、N2腳、L4腳、Rl腳接集成電路U2的47腳、46腳、44腳、43腳、41腳、40腳、38腳、37腳、I腳，集成電路U5的N3腳、P3腳接集成電路U3的3腳、2腳，集成電路U5的T3腳、T2腳、R4腳、T4腳接集成電路U4的I腳?4腳，集成電路U5的B16腳接晶體振蕩器Yl的4腳，集成電路 U5 的 H4 腳、J4 腳、H3 腳、J5 腳、H13 腳、H12 腳、G12 腳、J3 腳、Hl 腳、H14 腳、H5 腳、F4腳接插座J4的13腳?2腳，集成電路U5的J12腳、MlI腳、M9腳、KlO腳、K9腳、L6腳、KlI腳、K7腳、J6腳、Hll腳、H6腳、GlO腳?G6腳、Fll腳、F7腳、D4腳、D13腳、N13腳、N4腳接1.2V電源；集成電路U5的L5腳、L12腳、F12腳、F5腳接2.5V電源；集成電路U5的E3腳、G3 腳、K3 腳、M3 腳、P4 腳、P7 腳、Tl 腳、PlO 腳、P13 腳、T16 腳、K14 腳、M14 腳、E14 腳、G14腳、A16腳、ClO腳、C13腳、Al腳、C4腳、C7腳接3V電源；集成電路U5的K6腳、L9腳?Lll 腳、K12 腳、C12 腳、D7 腳、DlO 腳、E4 腳、E13 腳、G3 腳、K4 腳、K13 腳、M4 腳、M13 腳、N7腳、NlO 腳、P5 腳、P12 腳、R2 腳、R15 腳、E2 腳、H16 腳、H15 腳、C5 腳、B15 腳、B2 腳、GlI 腳、M5腳、E12腳、E5腳、M12腳、F6腳、JlO腳?J7腳、HlO腳?H7腳、K8腳、Jll腳、FlO腳接地；晶體振蕩器Yl的I腳接3V電源、3腳接接地，插座J4的I腳接地；集成電路Ul的型號為IDT7132，集成電路U2的型號為74ALVC164245，集成電路U3的型號為MAX488，集成電路U4的型號為MAX485，集成電路U5的型號為EP4CE22F17C6。
【專利摘要】一種基于FPGA的雙口SRAM讀寫控制實驗裝置，對整個裝置進行控制的控制器；通信電路，該電路與控制器相連；雙口SRAM讀寫控制電路，該電路與控制器相連。由于本實用新型采用FPGA芯片，使得電路簡單外圍元件減少，提高了學生的認識，擴展了學生的視野，便于學生對FPGA的控制過程的理解，以及遠程通信和管理的充分認識。
【IPC分類】G09B23-18, G05B19-042
【公開號】CN204515444
【申請?zhí)枴緾N201520235666
【發(fā)明人】李增生, 黨學立, 王靜
【申請人】榆林學院
【公開日】2015年7月29日
【申請日】2015年4月17日