基于fpga的幀緩沖控制實(shí)驗(yàn)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于自動(dòng)化技術(shù)領(lǐng)域，具體涉及到基于FPGA的幀緩沖控制實(shí)驗(yàn)裝置。
【背景技術(shù)】
[0002]目前，在實(shí)際的學(xué)習(xí)中，學(xué)生會(huì)做一些VGA顯示的實(shí)驗(yàn)，但是，對(duì)顯示的控制不是很清楚，尤其是一幀數(shù)據(jù)的存放及讀取，故研宄幀緩沖的控制就顯得尤為重要。然而普遍使用的幀緩沖控制實(shí)驗(yàn)裝置存在下述不足:電路復(fù)雜，調(diào)試不方便；幀緩沖控制方式是由軟件程序?qū)崿F(xiàn)的；不具有多種通信接口、及網(wǎng)絡(luò)連接和管理能力。

【發(fā)明內(nèi)容】

[0003]本實(shí)用新型所要解決的技術(shù)問題在于克服現(xiàn)有幀緩沖控制實(shí)驗(yàn)裝置的缺點(diǎn)，提供一種設(shè)計(jì)合理、電路簡(jiǎn)單、集成度高、具有多種通信接口的基于FPGA的幀緩沖控制實(shí)驗(yàn)裝置。
[0004]解決上述技術(shù)問題所采用的技術(shù)方案是它具有:對(duì)整個(gè)裝置進(jìn)行控制的控制器；幀緩沖控制電路，該電路的輸入端接控制器；通信電路，該電路與控制器相連。
[0005]本實(shí)施例的控制器由集成電路U4、晶體振蕩器Y1、插座J4連接構(gòu)成，集成電路U4的 D12 腳、Cll 腳、B13 腳、A14 腳、B14 腳、Ell 腳、ElO 腳、A12 腳、B12 腳、All 腳、Bll 腳接集成電路U2的I腳?4腳、11腳?14腳、5腳、9腳、8腳；集成電路U4的C3腳、B3腳接集成電路Ul的16腳、13腳；集成電路U4的B4腳、A2腳、D5腳、A3腳接集成電路U3的I腳?4腳；集成電路U4的R8腳接晶體振蕩器Yl的4腳；集成電路U4的F4腳、H5腳、H14腳、Hl腳、J3腳、G12腳、H12腳、H13腳、J5腳、H3腳、J4腳、H4腳接插座J4的2腳?13腳；集成電路U4的E3腳、G3腳、K3腳、M3腳、P4腳、P7腳、Tl腳、PlO腳、P13腳、T16腳、K14腳、M14腳、E14腳、G14腳、A16腳、ClO腳、C13腳、Al腳、C4腳、C7腳接3V電源；集成電路U4 的 Kll 腳、K7 腳、J6 腳、Hll 腳、H6 腳、GlO 腳?G6 腳、Fll 腳、F7 腳、N4 腳、D13 腳、D4腳、N13腳接1.2V電源；集成電路U4的L5腳、F12腳、F5腳、L12腳接2.5V電源；集成電路U4的M12腳、E5腳、E12腳、M5腳、H7腳?HlO腳、J7腳、C12腳、D7腳、DlO腳、J8腳?JlO 腳、F6 腳、FlO 腳、H15 腳、H16 腳、E2 腳、R15 腳、R2 腳、P12 腳、P5 腳、NlO 腳、N7 腳、M13腳、M4腳、K13腳、K4腳、G13腳、G4腳、E13腳、E4腳、Jll腳、K8腳、B2腳、B15腳、C5腳接地；插座J4的I腳接地，晶體振蕩器Yl的I腳接3V電源、3腳接地；集成電路Ul的型號(hào)為SP3223，集成電路U2的型號(hào)為AL422B，集成電路U3的型號(hào)為MAX485，集成電路U4的型號(hào)為 EP4CE15F17C8。
[0006]由于本實(shí)用新型采用FPGA芯片，使得電路簡(jiǎn)單外圍元件減少，提高了學(xué)生的認(rèn)識(shí)，擴(kuò)展了學(xué)生的視野，便于學(xué)生對(duì)FPGA的控制過程的理解，以及遠(yuǎn)程通信和管理的充分認(rèn)識(shí)。
【附圖說(shuō)明】
[0007]圖1是本實(shí)用新型的電氣原理方框圖。
[0008]圖2是圖1中幀緩沖控制電路和通信電路的電子線路原理圖。
[0009]圖3是圖1中控制器的電子線路原理圖。
【具體實(shí)施方式】
[0010]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)一步詳細(xì)說(shuō)明，但本實(shí)用新型不限于下述這些實(shí)施方式。
[0011]實(shí)施例1
[0012]在圖1、2、3中本實(shí)施例的基于FPGA的幀緩沖控制實(shí)驗(yàn)裝置由幀緩沖控制電路、通信電路、控制器連接構(gòu)成，幀緩沖控制電路的輸入端接控制器，通信電路與控制器相連。
[0013]本實(shí)施例的幀緩沖控制電路由集成電路U2、插座J1、電容C5連接構(gòu)成，集成電路U2的型號(hào)為AL422B。集成電路U2的15腳?18腳、25腳?28腳、24腳、20腳?22腳接插座Jl的3腳?14腳，集成電路U2的19腳接電容C5的一端、10腳接5V電源、23腳和6腳接地、I腳?5腳和8腳以及9腳和11腳?14腳接控制器，電容C5的另一端接地，插座Jl的I腳和2腳接地。
[0014]本實(shí)施例的通信電路由集成電路U1、集成電路U3、電容Cl?電容C4、插座J2、插座J3、電阻Rl連接構(gòu)成，集成電路Ul的型號(hào)為SP3223，集成電路U3的型號(hào)為MAX485。集成電路Ul的2腳接電容C2的一端、4腳接電容C2的另一端、5腳接電容C4的一端、6腳接電容C4的另一端、3腳接電容Cl的一端、7腳接電容C3的一端、18腳和I腳以及14腳接地、19腳和20腳接3V電源、17腳接插座J2的I腳、15腳接插座J2的3腳、13腳和16腳接控制器，電容Cl的另一端接電容C3的另一端，插座J2的2腳和4腳接地。集成電路U3的8腳接5V電源、7腳接電阻Rl的一端和插座J3的I腳、6腳接電阻Rl的另一端和插座J3的2腳、5腳接地、I腳?4腳接控制器。
[0015]本實(shí)施例的控制器由集成電路U4、晶體振蕩器Y1、插座J4連接構(gòu)成，集成電路U4的型號(hào)為EP4CE15F17C8。集成電路U4的D12腳、Cll腳、B13腳、A14腳、B14腳、Ell腳、ElO腳、A12腳、B12腳、All腳、Bll腳接集成電路U2的I腳?4腳、11腳?14腳、5腳、9腳、8腳；集成電路U4的C3腳、B3腳接集成電路Ul的16腳、13腳；集成電路U4的B4腳、A2腳、D5腳、A3腳接集成電路U3的I腳?4腳；集成電路U4的R8腳接晶體振蕩器Yl的4腳；集成電路U4的F4腳、H5腳、H14腳、Hl腳、J3腳、G12腳、H12腳、H13腳、J5腳、H3腳、J4腳、H4腳接插座J4的2腳?13腳；集成電路U4的E3腳、G3腳、K3腳、M3腳、P4腳、P7腳、Tl 腳、PlO 腳、P13 腳、T16 腳、K14 腳、M14 腳、E14 腳、G14 腳、A16 腳、ClO 腳、C13 腳、Al腳、C4腳、C7腳接3V電源;集成電路U4的Kll腳、K7腳、J6腳、HlI腳、H6腳、GlO腳?G6腳、Fll腳、F7腳、N4腳、D13腳、D4腳、N13腳接1.2V電源；集成電路U4的L5腳、F12腳、F5腳、L12腳接2.5V電源；集成電路U4的M12腳、E5腳、E12腳、M5腳、H7腳?HlO腳、J7腳、C12 腳、D7 腳、DlO 腳、J8 腳?JlO 腳、F6 腳、FlO 腳、H15 腳、H16 腳、E2 腳、R15 腳、R2腳、P12 腳、P5 腳、NlO 腳、N7 腳、M13 腳、M4 腳、K13 腳、K4 腳、G13 腳、G4 腳、E13 腳、E4 腳、Jll腳、K8腳、B2腳、B15腳、C5腳接地；插座J4的I腳接地，晶體振蕩器Yl的I腳接3V電源、3腳接地。
[0016]本實(shí)用新型的工作原理如下:
[0017]系統(tǒng)上電，電路開始正常工作。幀緩存的數(shù)據(jù)信號(hào)從插座J2的引腳3腳輸出到集成電路Ul的引腳15腳，從集成電路Ul的引腳16腳輸出到集成電路U4的引腳C3腳；從插座J3的引腳I腳、2腳輸出到集成電路U3的引腳6腳、7腳，從集成電路U3的引腳I腳輸出到集成電路U4的引腳B4腳，集成電路U4為FPGA芯片產(chǎn)生通信協(xié)議邏輯，同時(shí)接收從通信協(xié)議傳輸?shù)臄?shù)據(jù)信號(hào)，做進(jìn)一步處理；集成電路U4產(chǎn)生幀緩沖的控制邏輯，控制信號(hào)從集成電路U4的引腳All腳、Bll腳、B12腳輸出到集成電路U2的引腳5腳、9腳、8腳，數(shù)據(jù)信號(hào)從集成電路U4的引腳A12腳、E1腳、E11腳、B14腳、A14腳、B13腳、C11腳、D12腳輸出到集成電路U2的引腳I腳?4腳、11腳?14腳；當(dāng)外部設(shè)備需要讀取幀緩沖的數(shù)據(jù)時(shí)，數(shù)據(jù)信號(hào)從集成電路U2的引腳15腳?18腳、25腳?28腳輸出到插座Jl的引腳2腳?10腳；控制信號(hào)從插座Jl的引腳11腳?14腳輸出到集成電路U2的引腳20腳?22腳、24腳。
【主權(quán)項(xiàng)】
1.一種基于FPGA的幀緩沖控制實(shí)驗(yàn)裝置，其特征在于它具有: 對(duì)整個(gè)裝置進(jìn)行控制的控制器； 幀緩沖控制電路，該電路的輸入端接控制器； 通信電路，該電路與控制器相連。
2.根據(jù)權(quán)利要求1所述的基于FPGA的幀緩沖控制實(shí)驗(yàn)裝置，其特征在于所述的控制器為:集成電路U4的D12腳、Cll腳、B13腳、A14腳、B14腳、Ell腳、ElO腳、A12腳、B12腳、All腳、Bll腳接集成電路U2的I腳?4腳、11腳?14腳、5腳、9腳、8腳；集成電路U4的C3腳、B3腳接集成電路Ul的16腳、13腳；集成電路U4的B4腳、A2腳、D5腳、A3腳接集成電路U3的I腳?4腳；集成電路U4的R8腳接晶體振蕩器Yl的4腳；集成電路U4的F4腳、H5腳、H14腳、Hl腳、J3腳、G12腳、H12腳、H13腳、J5腳、H3腳、J4腳、H4腳接插座J4的2腳?13腳；集成電路U4的E3腳、G3腳、K3腳、M3腳、P4腳、P7腳、Tl腳、PlO腳、P13腳、T16 腳、K14 腳、M14 腳、E14 腳、G14 腳、A16 腳、ClO 腳、C13 腳、Al 腳、C4 腳、C7 腳接 3V電源；集成電路U4的Kl I腳、K7腳、J6腳、Hl I腳、H6腳、GlO腳?G6腳、Fl I腳、F7腳、N4腳、D13腳、D4腳、N13腳接1.2V電源；集成電路U4的L5腳、F12腳、F5腳、L12腳接2.5V電源；集成電路U4的M12腳、E5腳、E12腳、M5腳、H7腳?HlO腳、J7腳、C12腳、D7腳、DlO腳、J8 腳?JlO 腳、F6 腳、FlO 腳、H15 腳、H16 腳、E2 腳、R15 腳、R2 腳、P12 腳、P5 腳、NlO腳、N7 腳、M13 腳、M4 腳、K13 腳、K4 腳、G13 腳、G4 腳、E13 腳、E4 腳、Jll 腳、K8 腳、B2 腳、B15腳、C5腳接地；插座J4的I腳接地，晶體振蕩器Yl的I腳接3V電源、3腳接地；集成電路Ul的型號(hào)為SP3223，集成電路U2的型號(hào)為AL422B，集成電路U3的型號(hào)為MAX485，集成電路U4的型號(hào)為EP4CE15F17C8。
【專利摘要】一種基于FPGA的幀緩沖控制實(shí)驗(yàn)裝置，對(duì)整個(gè)裝置進(jìn)行控制的控制器；幀緩沖控制電路，該電路的輸入端接控制器；通信電路，該電路與控制器相連。由于本實(shí)用新型采用FPGA芯片，使得電路簡(jiǎn)單外圍元件減少，提高了學(xué)生的認(rèn)識(shí)，擴(kuò)展了學(xué)生的視野，便于學(xué)生對(duì)FPGA的控制過程的理解，以及遠(yuǎn)程通信和管理的充分認(rèn)識(shí)。
【IPC分類】G05B19-042, G09B23-18
【公開號(hào)】CN204515441
【申請(qǐng)?zhí)枴緾N201520231994
【發(fā)明人】李增生, 黨學(xué)立, 王靜
【申請(qǐng)人】榆林學(xué)院
【公開日】2015年7月29日
【申請(qǐng)日】2015年4月16日