分路集成穩(wěn)壓器的制造方法
【專利摘要】本發(fā)明公開了一種用于利用分路集成穩(wěn)壓器來增強(qiáng)外部穩(wěn)壓器的方法與裝置。在一個(gè)實(shí)施方案中，集成電路(IC)包括耦接到供電電壓節(jié)點(diǎn)的負(fù)載電路。該供電電壓節(jié)點(diǎn)電耦接成從外部穩(wěn)壓器接收供電電壓。該IC還包括耦接到供電電壓節(jié)點(diǎn)并如負(fù)載電路在同一IC管芯上實(shí)現(xiàn)的分路集成穩(wěn)壓器。如果供電電壓下降到低于指定值(例如，增大的電流需求)，則該集成穩(wěn)壓器便可開始向負(fù)載供應(yīng)電流。這樣可能使得供電電壓返回到其指定值的指定范圍內(nèi)，同時(shí)允許外部穩(wěn)壓器有足夠的時(shí)間對增大的電流需求作出響應(yīng)。因此，可使供電電壓節(jié)點(diǎn)上的電壓下降最小化。
【專利說明】
分路集成穩(wěn)壓器
技術(shù)領(lǐng)域
[0001] 本公開涉及電子電路，并且更具體地涉及用于向集成電路分配電力的穩(wěn)壓器。
【背景技術(shù)】
[0002] 穩(wěn)壓器是一種接收源電壓并向負(fù)載電路（即，消耗由穩(wěn)壓器提供的電力的電路)提 供經(jīng)調(diào)整的輸出電壓的電路。更具體地，該電路旨在提供指定值處的輸出電壓，其中變化在 指定范圍內(nèi)。
[0003] 存在很多不同類型的穩(wěn)壓器。一種類型被稱為線性穩(wěn)壓器，其通常提供比輸入電 壓更低的輸出電壓。對于線性穩(wěn)壓器而言，輸入電流和輸出電流基本上相等。因?yàn)檩斎腚娏?和輸出電流基本上相等，所以與輸送到負(fù)載電路的量相比，線性穩(wěn)壓器會消耗大量電力，從 而浪費(fèi)附加電力。
[0004] 開關(guān)穩(wěn)壓器是另一種類型的常用穩(wěn)壓器。開關(guān)穩(wěn)壓器可接收DC(直流)輸入電壓并 在多個(gè)不同相中提供DC輸出電壓。每個(gè)相可對應(yīng)于電感器，其中每個(gè)電感器耦接到穩(wěn)壓器 的輸出節(jié)點(diǎn)。在一個(gè)不例性開關(guān)穩(wěn)壓器中，可在周期的一部分內(nèi)通過第一電感器提供輸出 電壓，然后通過第二電感器提供輸出電壓，并且以此類推。穩(wěn)壓器內(nèi)的開關(guān)電路可從一個(gè)電 感器切換到下一個(gè)電感器，以向輸出節(jié)點(diǎn)傳輸輸出電壓。開關(guān)穩(wěn)壓器通常比線性穩(wěn)壓器更 高效，因?yàn)榭稍O(shè)計(jì)它們使得輸出功率基本上等于輸入功率。
[0005] 開關(guān)穩(wěn)壓器還可被實(shí)現(xiàn)為升壓穩(wěn)壓器或降壓穩(wěn)壓器。在升壓穩(wěn)壓器中，所提供的 輸出電壓可大于所接收的輸入電壓，其中輸入電流大于輸出電流。相反，在降壓穩(wěn)壓器中， 輸出電壓可小于輸入電壓，其中輸出電流大于輸入電流。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明公開了一種用于利用分路集成穩(wěn)壓器來增強(qiáng)外部穩(wěn)壓器的方法與裝置。在 一個(gè)實(shí)施方案中，集成電路（1C)包括耦接到供電電壓節(jié)點(diǎn)的負(fù)載電路。該供電電壓節(jié)點(diǎn)電 耦接成從外部穩(wěn)壓器接收供電電壓。該1C還包括耦接到供電電壓節(jié)點(diǎn)并如負(fù)載電路在同一 1C管芯上實(shí)現(xiàn)的分路集成穩(wěn)壓器。在外部穩(wěn)壓器正在指定值的指定范圍內(nèi)供應(yīng)供電電壓 時(shí)，該集成穩(wěn)壓器可為不活動的。然而，如果供電電壓下降到低于指定值(例如，響應(yīng)于來自 負(fù)載電路的電流需求突然增大），則該集成穩(wěn)壓器便可開始向負(fù)載供應(yīng)電流。這樣可能使得 供電電壓返回到其指定值的指定范圍內(nèi)，同時(shí)允許外部穩(wěn)壓器有足夠的時(shí)間對增大的電流 需求作出響應(yīng)。因此，可使供電電壓節(jié)點(diǎn)上的電壓下降最小化。
[0007]在一個(gè)實(shí)施方案中，一種方法包括外部穩(wěn)壓器向1C上的供電電壓節(jié)點(diǎn)提供供電電 壓。該方法還包括監(jiān)測供電節(jié)點(diǎn)上的電壓。該1C包括集成于其上的與外部穩(wěn)壓器布置成分 路配置的第二穩(wěn)壓器（即，內(nèi)部穩(wěn)壓器的輸出也耦接到1C上的供電電壓節(jié)點(diǎn)）。如果供電節(jié) 點(diǎn)上的電壓下降到低于閾值電平(例如，由于來自負(fù)載電路的電流需求迅速增大），則集成 穩(wěn)壓器可開始經(jīng)由供電電壓節(jié)點(diǎn)來向負(fù)載電路提供電流。這樣可使供電電壓節(jié)點(diǎn)上的任何 電壓下降的大小和持續(xù)時(shí)間最小化。可由集成穩(wěn)壓器在足以允許外部穩(wěn)壓器對負(fù)載上變化 的條件作出響應(yīng)的持續(xù)時(shí)間內(nèi)提供電流。該集成穩(wěn)壓器可在觸發(fā)提供電流的條件之后的某 個(gè)時(shí)間點(diǎn)處停止向負(fù)載提供電流。
【附圖說明】
[0008] 下面的【具體實(shí)施方式】將參照附圖進(jìn)行描述，現(xiàn)在對附圖進(jìn)行簡要說明。
[0009] 圖1是包括耦接到集成電路(1C)的外部穩(wěn)壓器的系統(tǒng)的一個(gè)實(shí)施方案的框圖。
[0010] 圖2A和圖2B是示出了在集成穩(wěn)壓器的一個(gè)實(shí)施方案中使用的脈沖發(fā)生電路的不 同實(shí)施方案的示意圖。
[0011] 圖3是沒有內(nèi)部穩(wěn)壓器增強(qiáng)的外部穩(wěn)壓器的一個(gè)實(shí)施方案的操作的圖示。
[0012] 圖4是具有外部穩(wěn)壓器和具有集成穩(wěn)壓器的1C的系統(tǒng)的一個(gè)實(shí)施方案的操作的圖 不。
[0013] 圖5是具有外部穩(wěn)壓器和具有集成穩(wěn)壓器的1C的系統(tǒng)的一個(gè)實(shí)施方案的操作的另 一個(gè)圖不。
[0014] 圖6是由在集成穩(wěn)壓器的一個(gè)實(shí)施方案中使用的脈沖發(fā)生電路的一個(gè)實(shí)施方案生 成的脈沖的圖示。
[0015] 圖7是示出了脈沖發(fā)生電路的一個(gè)實(shí)施方案的操作的狀態(tài)圖。
[0016] 圖8是示出了包括外部穩(wěn)壓器和在1C上實(shí)現(xiàn)的集成穩(wěn)壓器的系統(tǒng)的一個(gè)實(shí)施方案 的操作的流程圖。
[0017]圖9是例不性系統(tǒng)的一個(gè)實(shí)施方案的框圖。
[0018] 盡管所公開的主題易受各種修改形式和替代形式的影響，但其具體實(shí)施方案在附 圖中以實(shí)施例的方式示出并且將在本文中詳細(xì)描述。然而，應(yīng)當(dāng)理解，附圖及對附圖的詳細(xì) 描述并非旨在將所公開的主題限制于所公開的特定形式，而正相反，其目的在于覆蓋落在 由所附權(quán)利要求書所限定的所公開主題的實(shí)質(zhì)和范圍內(nèi)的所有修改形式、等同形式和替代 形式。本文所使用的標(biāo)題僅用于組織目的，并不旨在受到說明書的范圍的限制。如在整個(gè)本 專利申請中所使用的那樣，以允許的意義（即，意味著具有可能性)而非強(qiáng)制的意義（即，意 味著必須）使用字詞"可能" 一詞。類似地，字詞"包括"（"include"、"including"和 "includes"）是指包括但不限于。
[0019] 各種單元、電路或其他部件可被描述為"被配置為"執(zhí)行一項(xiàng)或多項(xiàng)任務(wù)。在此類 上下文中，"被配置為"是一般表示"具有"在操作期間執(zhí)行一項(xiàng)任務(wù)或多項(xiàng)任務(wù)的"電路系 統(tǒng)"的結(jié)構(gòu)的寬泛表述。如此，即使在單元/電路/部件當(dāng)前未接通時(shí)，單元/電路/部件也可 被配置為執(zhí)行該任務(wù)。一般來講，形成與"被配置為"對應(yīng)的結(jié)構(gòu)的電路可包括硬件電路和/ 或存儲可執(zhí)行以實(shí)現(xiàn)該操作的程序指令的存儲器。該存儲器可包括易失性存儲器(諸如靜 態(tài)隨機(jī)存取存儲器或動態(tài)隨機(jī)存取存儲器)和/或非易失性存儲器(諸如光盤或磁盤存儲裝 置、閃存存儲器、可編程只讀存儲器等）。類似地，為了描述中的方便，可將各種單元/電路/ 部件描述為執(zhí)行一項(xiàng)或多項(xiàng)任務(wù)。此類描述應(yīng)當(dāng)被解釋成包括短語"被配置為"。表述被配 置為執(zhí)行一項(xiàng)或多項(xiàng)任務(wù)的單元/電路/部件明確地旨在對該單元/電路/部件不援引對 35U.S.C.§112第f段的解釋。
【具體實(shí)施方式】
[0020] 本公開涉及在1C上實(shí)現(xiàn)并結(jié)合外部穩(wěn)壓器使用的分路集成穩(wěn)壓器。向1C上的負(fù)載 電路(例如，片上系統(tǒng)或S0C)提供的供電電壓可經(jīng)由供電電壓節(jié)點(diǎn)來提供，外部穩(wěn)壓器和集 成穩(wěn)壓器兩者的輸出端耦接到該供電電壓節(jié)點(diǎn)。在操作期間，外部穩(wěn)01壓器被用作負(fù)載電 路的主要電源，其中集成穩(wěn)壓器被用于增強(qiáng)外部穩(wěn)壓器。
[0021] 外部穩(wěn)壓器(EVR)通常具有良好的效率。然而，外部穩(wěn)壓器也可能經(jīng)受響應(yīng)于負(fù)載 電路的條件變化而導(dǎo)致的很長的延遲。例如，外部穩(wěn)壓器可能無法對負(fù)載電路電流需求的 突然增加作出及時(shí)響應(yīng)，這可能使得電壓下降。外部穩(wěn)壓器也可能受到體積電容要求和放 置距離要求的限制。
[0022]考慮到其接近負(fù)載電路，集成穩(wěn)壓器（IVR)可能比EVR具有顯著更好的延遲特性。 使用如上文相同的示例，IVR可對負(fù)載電路電流需求的突然增大作出更快響應(yīng)，并且在很多 情況下，可避免EVR可能發(fā)生的電壓下降。然而，IVR通常對電容和磁學(xué)性質(zhì)具有比EVR顯著 更嚴(yán)格的要求，從而使其設(shè)計(jì)和實(shí)現(xiàn)復(fù)雜化。
[0023]因此，在本公開中，將IVR用于增強(qiáng)EVR。來自EVR和IVR的電流輸出被并聯(lián)短接(分 流hEVR可被用作與IVR實(shí)現(xiàn)于同一 1C管芯上的負(fù)載電路的主要電源。然而，IVR可通過向負(fù) 載供應(yīng)附加電流來對負(fù)載條件變化諸如電流需求快速增大作出響應(yīng)，這樣可防止或至少減 少電壓下降的持續(xù)時(shí)間和大小?？稍谧銐蜷L持續(xù)時(shí)間內(nèi)由IVR供應(yīng)附加電流，以允許EVR對 變化的負(fù)載條件作出響應(yīng)。在EVR提供指定容限內(nèi)的功率(例如，1.0伏，± 5 % )時(shí)，分路IVR (SIVR)可不工作，其中不向供電電壓節(jié)點(diǎn)提供任何電流。
[0024]利用SIVR增強(qiáng)EVR可使得對兩個(gè)電路的設(shè)計(jì)要求不那么嚴(yán)格。然而，對本領(lǐng)域的技 術(shù)人員顯而易見的是，實(shí)施SIVR以增強(qiáng)EVR可能會導(dǎo)致附加設(shè)計(jì)考慮，在僅使用EVR或IVR時(shí) 本來是不存在這些問題的。
[0025] 現(xiàn)在轉(zhuǎn)向圖1，其示出了包括1C和EVR的系統(tǒng)的一個(gè)實(shí)施方案的框圖。在所示實(shí)施 方案中，EVR 18耦接到1C 10上的供電電壓節(jié)點(diǎn)，后者實(shí)現(xiàn)于封裝5中。所示實(shí)施方案中的 EVR 18包括四相DC-DC降壓轉(zhuǎn)換器181 (電感器L1-L4中的每個(gè)電感器具有一個(gè)相輸出）。然 而，需注意，本公開不限于DC-DC降壓轉(zhuǎn)換器類型的穩(wěn)壓器。相反，可利用適于用作1C的外部 電壓源的幾乎任何類型的電路或源來實(shí)現(xiàn)本公開。
[0026] 所示實(shí)施方案中的1C 10實(shí)現(xiàn)于封裝5上，該封裝5可以是適于容納1C的任何類型 的封裝。封裝5還包括解耦電容，其在本文被示為C_Dcap的各個(gè)實(shí)例。還可在封裝5內(nèi)實(shí)現(xiàn)一 個(gè)或多個(gè)電感，其中L5為代表性實(shí)例。
[0027]從所示實(shí)施方案中的DC-DC降壓轉(zhuǎn)換器181提供的供電電壓可基于參考電壓輸入。 在所示的實(shí)施方案中，參考電壓被作為數(shù)字字詞而被提供給數(shù)模轉(zhuǎn)換器(DAC) 182。可將數(shù) 字字詞轉(zhuǎn)換成模擬電壓并提供給DC-DC降壓轉(zhuǎn)換器181的參考電壓輸入端(REFhDC-DC降壓 轉(zhuǎn)換器181還可通過VSUP輸入端來接收輸入電壓。可從電池或其他EVR 18外部的源提供輸 入電壓。
[0028] 所示實(shí)施方案中的DC-DC降壓轉(zhuǎn)換器181還包括耦接到供電電壓節(jié)點(diǎn)的反饋輸入 (FB)。DC-DC降壓轉(zhuǎn)換器181內(nèi)的電路(本文未示出）可使用該反饋對電流需求變化作出響 應(yīng)。
[0029] 所示實(shí)施方案中的1C 10包括片上系統(tǒng)(SOC)ll，其為經(jīng)由供電電壓節(jié)點(diǎn)向其供電 的負(fù)載電路。S0C 11中可包括多個(gè)不同的電路，諸如通用處理器、圖形處理器、存儲器陣列、 輸入/輸出（I/O)電路等。
[0030] 在實(shí)施方案中示出的SIVR 20包括耦接到供電電壓節(jié)點(diǎn)的輸出端。盡管在這一特 定附圖中僅示出了單個(gè)電感器L5，但需注意，SIVR 20也可被實(shí)現(xiàn)為多相(例如，四個(gè))DC-DC 轉(zhuǎn)換器，從而可將多個(gè)電感器耦接到輸出節(jié)點(diǎn)。所示實(shí)施方案中的SIVR 20可從芯片外（也 可在封裝外）的另一個(gè)源接收電力(VDDHKSIVR20接收電力所來自的源可以是另一個(gè)EVR、 電池或另一個(gè)適當(dāng)?shù)脑?。需注意，如果SIVR 20的電源是另一個(gè)EVR，則后者的穩(wěn)壓要求可能 較松。所示實(shí)施方案中的SIVR 20被配置為在與EVR18基本上相同的電壓下提供輸出電流。
[0031] 在S0C 11操作期間，EVR18充當(dāng)主要電源。在很長持續(xù)時(shí)間內(nèi)負(fù)載條件相對穩(wěn)定 時(shí)，可由EVR 18在指定電壓下供應(yīng)由S0C 11汲取的電流。然而，在S0C 11對電流的需求迅速 增大使得EVR 18不能及時(shí)對變化作出響應(yīng)時(shí)，SIVR 20可變成活動的。SIVR20可提供電流以 滿足S0C 11的需求，同時(shí)還減小供電電壓節(jié)點(diǎn)上本來可能發(fā)生的任何電壓下降。
[0032] 在所示的實(shí)施方案中，SIVR 20包括比較器電路23。在一個(gè)實(shí)施方案中，比較器電 路23可將供電電壓節(jié)點(diǎn)上的電壓與閾值電壓進(jìn)行比較。如果供電電壓節(jié)點(diǎn)上的電壓下降到 低于閾值電壓，則比較器電路23可生成一個(gè)或多個(gè)指示，該指示可使得SIVR 20生成電流， 以增強(qiáng)由EVR 18供應(yīng)的電流。供電節(jié)點(diǎn)上的電壓的下降可能是S0C 11需要的電流變化導(dǎo)致 的電壓下降。由SIVR 20提供的電流可減小電壓下降的量，甚至可能使得供電電壓保持在指 定的容限極限內(nèi)。SIVR 20可繼續(xù)提供一段時(shí)間，使得EVR 18能夠?qū)Ω淖兊碾娏餍枨笞鞒龀?分響應(yīng)。在一些實(shí)施方案中，SIVR 20向供電電壓節(jié)點(diǎn)（從而向S0C 11)提供電流的持續(xù)時(shí)間 可以是預(yù)先確定的，但并非對于所有實(shí)施方案均必然是這種情況。
[0033]在其他實(shí)施方案中，并非將供電電壓與閾值電壓進(jìn)行比較，比較器23可確定某一 指定持續(xù)時(shí)間內(nèi)的電壓變化的速率，并可使得SIVR 20基于該變化速率來向S0C 11提供電 流。在另一個(gè)實(shí)施方案中，比較器電路23可使用多個(gè)參數(shù)(例如，供電電壓及其變化速率)來 確定SIVR 20是否向S0C 11提供電流。
[0034]通常，可使用任何適當(dāng)?shù)碾娐穪泶_定S0C 11需要的電流快速增大。該電路然后可 向SIVR 20提供指示使其激活，從而在供電電壓節(jié)點(diǎn)上提供來自其的附加電流。SIVR 20可 在有限時(shí)間內(nèi)提供允許EVR 18對S0C 11的變化需求作出充分響應(yīng)的附加電流。
[0035]需注意，圖1中僅示出了SIVR20的單個(gè)實(shí)例。然而，本公開不限于單個(gè)實(shí)例。在很多 1C中，可實(shí)施多個(gè)功率域，每個(gè)域工作于與其他供電電壓不同的供電電壓下。因此，可實(shí)現(xiàn) SIVR 20的多個(gè)實(shí)例。此外，也可實(shí)現(xiàn)EVR 18的多個(gè)實(shí)例。
[0036]圖2A和圖2B是分別示出了在集成穩(wěn)壓器的一個(gè)實(shí)施方案中使用的脈沖發(fā)生電路 的不同實(shí)施方案的示意圖。任一個(gè)脈沖發(fā)生電路201和202可用于實(shí)施SIVR20。每個(gè)脈沖發(fā) 生電路可以生成一系列脈沖，經(jīng)由電路的輸出節(jié)點(diǎn)來向供電電壓節(jié)點(diǎn)提供該一系列脈沖 (在兩者中均被示為Vout)，以便向S0C 11提供電流。
[0037]脈沖可由脈沖發(fā)生電路201或202的給定實(shí)施方案生成，該脈沖發(fā)生電路201或202 可通過對應(yīng)的驅(qū)動電路205完成。需注意，在所示的每個(gè)實(shí)施方案中，為了簡單起見，僅示出 了單個(gè)驅(qū)動電路205(和對應(yīng)的電感器）。然而，如上所述，由于SIVR 20可被實(shí)現(xiàn)為多相DC-DC轉(zhuǎn)換器，因此每一者中可存在驅(qū)動電路205和對應(yīng)耦接的電感器的多個(gè)實(shí)例，其中每相一 個(gè)實(shí)例。例如，如果SIVR 20被實(shí)現(xiàn)為四相DC-DC轉(zhuǎn)換器，則可存在驅(qū)動電路205的四個(gè)實(shí)例 以及耦接到其輸出端的對應(yīng)電感器。
[0038]每個(gè)驅(qū)動電路205包括耦接到電壓節(jié)點(diǎn)（例如，Vddh)的PM0S晶體管和耦接到地節(jié) 點(diǎn)的匪0S晶體管，兩個(gè)晶體管在兩者中的驅(qū)動輸出節(jié)點(diǎn)(Vph)處彼此耦接。如本文所示，電 感器L5 (實(shí)現(xiàn)于封裝5中）耦接在驅(qū)動器輸出節(jié)點(diǎn)和電路的輸出節(jié)點(diǎn)之間，該輸出節(jié)點(diǎn)即供 電電壓節(jié)點(diǎn)。前置驅(qū)動電路212耦接到PM0S和匪0S晶體管(分別為P1和N1)中的每一者的柵 極端子。前置驅(qū)動電路可交替地一次一個(gè)地激活PM0S晶體管和NM0S晶體管。在激活PM0S晶 體管時(shí)，朝Vddh上拉驅(qū)動器輸出節(jié)點(diǎn)Vph。在激活匪0S晶體管時(shí)，朝接地部下拉驅(qū)動器輸出 節(jié)點(diǎn)Vph。前置驅(qū)動電路212可基于從有限狀態(tài)機(jī)(FSM)211接收的Bdrv信號和Tdrv信號來激 活或去激活PM0S晶體管和NM0S晶體管。在任何給定時(shí)刻，在該實(shí)施方案中可基于以下真值 表由Bdrv信號和Tdrv信號來確定驅(qū)動器輸出節(jié)點(diǎn)Vph的狀態(tài)。
[0040] 在一個(gè)實(shí)施方案中，在某種意義上，F(xiàn)SM 211可向前置驅(qū)動電路212輸出使得生成 脈沖的Bdrv信號和Tdrv信號，從而使得在供電電壓節(jié)點(diǎn)上提供電流。每個(gè)脈沖可包括可為 在驅(qū)動器輸出節(jié)點(diǎn)Vph上生成的對應(yīng)方波脈沖的結(jié)果的一系列三角波脈沖。在節(jié)點(diǎn)Vph上生 成方波時(shí)，在輸出節(jié)點(diǎn)Vout (供電電壓節(jié)點(diǎn)）上生成三角波，因?yàn)殡姼衅鞑辉试S電流中存在 瞬時(shí)變化?？缮擅總€(gè)脈沖，從而生成其三角脈沖，以在相對于峰值電流的適當(dāng)比例下提供 期望的平均電流值。下文相對于圖6更加詳細(xì)地解釋示例性脈沖及其解釋。
[0041] 所示實(shí)施方案中的FSM 211被配置為響應(yīng)于接收到Send_CC信號而開始生成脈沖， 該Send_CC信號可從比較器電路23接收。下文參考圖7中所示的狀態(tài)圖進(jìn)一步論述FSM 211 相對于脈沖發(fā)生電路的一個(gè)實(shí)例的操作。
[0042] 如前所述，可將SIVR 20實(shí)現(xiàn)為多相轉(zhuǎn)換器。在一些實(shí)施方案中，可實(shí)現(xiàn)FSM 211的 單個(gè)實(shí)例，其中FSM 211的該單個(gè)實(shí)例針對每個(gè)相來控制對應(yīng)的前置驅(qū)動電路212和驅(qū)動器 205。在另一個(gè)實(shí)施方案中，可在每個(gè)相上實(shí)現(xiàn)FSM 211的獨(dú)立實(shí)例。
[0043]圖2A中所示的脈沖發(fā)生電路(201)的實(shí)施方案包括被耦接成向FSM211提供信息的 校準(zhǔn)電路214。校準(zhǔn)電路214被耦接成從驅(qū)動器輸出Vph接收電流信號（I感測)并從輸出節(jié)點(diǎn) V輸出接收電壓信號(V感測）。基于這些信號的值，校準(zhǔn)電路214可生成通過校準(zhǔn)總線(Cal_ Bus)發(fā)送以在生成三角脈沖序列時(shí)使用的信息。由該實(shí)施方案中校準(zhǔn)電路214生成的信息 包括計(jì)數(shù)值(指示脈沖計(jì)數(shù)）、斜線上升到峰值電流的計(jì)數(shù)、脈沖的三角部分期間計(jì)數(shù)的時(shí) 間（初始斜線上升之后）、脈沖的三角部分期間倒計(jì)數(shù)的時(shí)間（也在初始斜線上升之后），以 及從峰值電流斜線下降回到零電流的計(jì)數(shù)。使用該信息，F(xiàn)SM 211可使得在峰值電流和平均 電流的期望值處針對期望寬度來生成脈沖。該電流可被負(fù)載電路經(jīng)由供電電壓節(jié)點(diǎn)接收， 并可在EVR 18不能立即對增大的電流需求作出響應(yīng)時(shí)補(bǔ)償電流的任何效率低下。SIVR 20 可使用脈沖發(fā)生電路201的一個(gè)或多個(gè)實(shí)例來生成一系列此類脈沖。
[0044]圖2B中所示的脈沖發(fā)生電路（202)的其他實(shí)施方案不包括校準(zhǔn)電路，因此不計(jì)算 前一段中所述的各個(gè)值。相反，電流比較器219控制電流斜線上升到峰值電流。在電流斜線 上升之后，可根據(jù)時(shí)鐘信號來生成脈沖的三角形，直到在脈沖結(jié)束時(shí)斜線下降到零。
[0045] 值Npeak是n比特?cái)?shù)字控制信號，其使用IDAC(當(dāng)前數(shù)模轉(zhuǎn)換器)來選擇峰值電流I 峰值?？蓮腟IVR 20內(nèi)或外部的寄存器或其他存儲單元接收該數(shù)字控制信號。I感測是跟蹤 PM0S晶體管P1向電感器中發(fā)送電流的實(shí)時(shí)電流。在I感測大于或等于I峰值時(shí)，電流比較器 生成信號AtPeak，并且FSM可使SR鎖存器209上的復(fù)位R生效(通過與門221)，在該實(shí)施方案 中，SR鎖存器還被耦接以從FSM 211接收使能信號R_en。這繼而可使得匪0S晶體管N1導(dǎo)通， 并且PM0S晶體管P1截止(假設(shè)Tdrv被解除生效）。在電流I感測降到低于I峰值值之后的某個(gè) 點(diǎn)處，F(xiàn)SM 211可經(jīng)由與門217使得SR鎖存器上的Set S生效。與門217被耦接成從FSM 211接 收時(shí)鐘信號和使能信號3_611。在響應(yīng)于來自與門217的高輸出設(shè)置SR鎖存器209時(shí)，使Bdrv 信號生效，從而前置驅(qū)動器使得PM0S晶體管P1導(dǎo)通，并且NM0S晶體管N1截止(假設(shè)Tdrv被解 除生效）?？芍貜?fù)這一循環(huán)，直到該電路響應(yīng)于FSM 211使Tdrv信號生效而使電流斜線返回 到零。在FSM 211使Tdrv信號生效時(shí)，PM0S晶體管P1和NM0S晶體管N1被截止，從而使驅(qū)動器 輸出節(jié)點(diǎn)Vph處于三態(tài)中。在驅(qū)動器輸出節(jié)點(diǎn)變?yōu)槿龖B(tài)時(shí)，其上的電流可能在生成下一個(gè)脈 沖之前降回到零。FSM 211還可在SIVR 20不提供任何電流時(shí)使得驅(qū)動器輸出節(jié)點(diǎn)變成三 〇
[0046] 圖3是沒有SIVR增強(qiáng)的EVR的一個(gè)實(shí)施方案的操作的圖示。在例示的實(shí)施例中，示 出了兩個(gè)曲線圖。上一個(gè)曲線圖示出了負(fù)載電流（Iu^d)的突然增大，以及EVR提供的電流 (Ievr)的對應(yīng)增大。在曲線圖中可看出，EVR的響應(yīng)比負(fù)載需求的電流增大慢得多。因此，如 下方曲線圖中所示，EVR響應(yīng)于電流需求增大的延遲使得所示的電壓下降。這種電壓下降是 不期望的，因?yàn)楣╇婋妷嚎赡軙档偷降陀谌菹尴孪蕖＿@又可能使得負(fù)載電路內(nèi)電路發(fā)生 故障。
[0047] 由于SIVR可能對于負(fù)載電流需求的迅速增大的響應(yīng)具有更低延遲，因此可用于填 充由圖3所示的EVR的更高延遲導(dǎo)致的電流間隙。這又可減小電壓下降的量。圖4中示出了這 種情況，圖4是具有EVR和具有SIVR的1C的系統(tǒng)的一個(gè)實(shí)施方案的操作的圖示。上方曲線圖 示出了相同的電流響應(yīng)作為其在圖3中的對應(yīng)曲線。如圖4的下方曲線圖中所示的，增大的 電流需求仍然可能使得電壓下降。然而，電壓下降的大小可能由于SIVR提供的增強(qiáng)而顯著 更小。在至少某些情況下，盡管EVR有延遲，但這可能使得供電電壓保持在容限內(nèi)。
[0048]圖5是具有EVR和具有SIVR的1C的系統(tǒng)的一個(gè)實(shí)施方案的操作的另一個(gè)圖示。在上 方曲線圖中，示出了由于負(fù)載電路電流需求的迅速增大導(dǎo)致的電壓改變的另一個(gè)實(shí)施例。 在該曲線圖中，示出了針對EVR和SIVR兩者的組合電壓Vdd以及與SIVR分開的EVR的貢獻(xiàn)。如 曲線圖中所示，E VR電壓下降并因此導(dǎo)致激活SIVR。在激活SIVR時(shí)，組合的SIVR+E VR電壓阻 止供電節(jié)點(diǎn)上的電壓下降，其中在EVR對增大的負(fù)載電流需求作出響應(yīng)時(shí)，組合電壓穩(wěn)定到 穩(wěn)定值。
[0049] 在底部曲線圖中，示出了來自EVR、SIVR的電流和組合EVR/SIVR電流。SIVR對供電 電壓節(jié)點(diǎn)上總電流的貢獻(xiàn)由粗體三角形指示。在供電節(jié)點(diǎn)上的電壓下降并且SIVR響應(yīng)于其 而被激活時(shí)，其對電流的貢獻(xiàn)迅速斜線上升(在該具體實(shí)施例中，l〇〇ns升高6安培，但這并 非意在限制）JIVR電流然后在EVR響應(yīng)時(shí)緩慢斜線降低到零。
[0050]如該曲線圖以及圖3和圖4中所示的，在沒有SIVR時(shí)，EVR的響應(yīng)比來自SIVR的電流 斜線升高慢得多。具有來自SIVR的增強(qiáng)，即使SIVR存在，來自EVR的電流升高保持緩慢但不 會達(dá)到相同的峰值水平。相反，EVR電流開始更快地變平整。由于SI VR響應(yīng)迅速，因此組合電 流也迅速升高。在EVR對改變作出響應(yīng)并且SIVR電流斜線降低時(shí)，組合電流繼續(xù)穩(wěn)定化，直 到在SIVR電流返回到零時(shí)穩(wěn)定。
[0051]需注意，圖3-圖5中所示的曲線圖是示例性的，并且不適用于本文公開的方法和裝 置的所有實(shí)施方案。相反，設(shè)想各種實(shí)施方案落在本公開的范圍內(nèi)，其相應(yīng)的響應(yīng)(包括具 體電壓、電流和時(shí)間值)與上文論述的實(shí)施例中所示而有所變化。
[0052]圖6是由在集成穩(wěn)壓器的一個(gè)實(shí)施方案中使用的脈沖發(fā)生電路的一個(gè)實(shí)施方案生 成的脈沖的圖示。如上所述，為了生成來自SIVR的電流，可從其中的脈沖發(fā)生電路輸出一系 列脈沖。在一個(gè)實(shí)施方案中，所生成的脈沖可看起來類似于圖6中所示的示例性脈沖。
[0053]在生成脈沖之前，驅(qū)動電路(例如，圖2A或圖2B中的任一者中的驅(qū)動電路205)可為 不活動的，其中兩個(gè)晶體管截止并且其輸出節(jié)點(diǎn)為三態(tài)。生成脈沖可開始于電流在時(shí)間T上 升期間從零斜線上升到峰值電流I峰值時(shí)激活晶體管(例如，PM0S晶體管）中的一個(gè)晶體管。 在達(dá)到峰值電流之后，另一個(gè)晶體管(例如，NM0S晶體管)被激活，而電流斜線升高期間工作 的晶體管被去激活。電流然后在有限時(shí)間內(nèi)降低。在該具體實(shí)施例中，電流降低到平均電流 值I Avg，但這對于各個(gè)實(shí)施方案中生成的脈沖而言并不一定為真。之后，可使活動的晶體管 截止，并且使不活動的晶體管導(dǎo)通，其中電流開始再次升高。該電流可在時(shí)間Ti中再次升高 到峰值電流值。在達(dá)到峰值電流之后再次切換晶體管，并且電流在時(shí)間T 2內(nèi)降低。該循環(huán)自 身重復(fù)多次，直到兩個(gè)晶體管被去激活。之后，電流在時(shí)間T下降內(nèi)從峰值電流下降到零。 [0054]對于要提供的給定量的平均電流（I平均），希望限制峰值電流I峰值。對于單個(gè)三 角形脈沖，比率0= I平均/I峰值為0.5。這個(gè)比率可能不符合需要，因?yàn)榉逯惦娏魇瞧骄?流的兩倍。在圖6所示的實(shí)施例中，并非使用單個(gè)三角形脈沖，所生成的脈沖在電流初始斜 線升高之后包括多個(gè)三角形峰和谷。為了獲得脈沖內(nèi)的多個(gè)三角形的平均電流與峰值電流 的期望比率，可使用如下公式 :0=[N+l-sqrt(N+l)/]N，其中N是時(shí)間T2的向下斜坡的數(shù)量。 或者，可認(rèn)為值N是指向下方的三角形的數(shù)量。在這種情況下，N+1是峰或指向上方的三角形 的數(shù)量。
[0055] 使用圖6中所示的實(shí)施例，N = 8的值使得0 = 0.75,并且在該實(shí)施例中，在每個(gè)脈沖 的平均電流為6A時(shí)使得每個(gè)脈沖的峰值電流為8A。通常，可選擇數(shù)字N以實(shí)現(xiàn)所得脈沖的平 均電流和峰值電流的期望比率。
[0056] 可選擇平均電流與峰值電流的期望比率，從而防止電感器因?yàn)閬碜愿蟠艌龅拇?通量而飽和。磁場將基于瞬時(shí)峰值電流而飽和。磁飽和可能損壞或破壞電感器。因此，可選 擇數(shù)字N和所得的比率0，以將峰值電流限制到不會使SIVR的輸出電感器飽和的值。然而，還 希望提供充分大的峰值電流以填充由EVR的更高延遲造成的間隙。此外，對于更高帶寬的系 統(tǒng)，希望具有更少數(shù)量的三角形。因此，選擇0的值包括平衡期望帶寬和期望的平均電流，同 時(shí)提供足以生成平均電流同時(shí)不會使SIVR的輸出電感器飽和的峰值電流值。
[0057] 在SIVR主動向負(fù)載電路提供電流時(shí)，可將所選擇的脈沖傳輸多次。如果希望為圖5 中所示的Ism實(shí)現(xiàn)三角形狀，可在來自SIVR 20的總電流斜線下降到零時(shí)增大相繼脈沖之 間的間隔?？赏ㄟ^相繼切換多個(gè)驅(qū)動電路諸如上文參考圖2A和圖2B所述的驅(qū)動電路來生成 脈沖。
[0058] 圖7是示出了具有驅(qū)動電路的脈沖發(fā)生電路的一個(gè)實(shí)施方案的操作的狀態(tài)圖。本 文的狀態(tài)圖適用于驅(qū)動電路的一個(gè)實(shí)例，但應(yīng)當(dāng)理解，在脈沖發(fā)生電路的各個(gè)實(shí)施方案中 可存在驅(qū)動電路的多個(gè)實(shí)例，從而可通過交疊的方式同時(shí)執(zhí)行狀態(tài)圖的多個(gè)實(shí)例。需注意， 可將所示的狀態(tài)圖用于上文所示的脈沖發(fā)生電路的實(shí)施方案，以及本文未明確論述的其他 實(shí)施方案。
[0059] 在狀態(tài)705中，脈沖發(fā)生電路處于等待狀態(tài)中，因?yàn)镾IVR不活動。在該實(shí)施方案中， Tdrv信號被生效為邏輯1，從而使驅(qū)動電路成為三態(tài)。在FSM接收到Send_CC信號時(shí)，可解除 Bdrv信號的生效并使Bdrv信號生效，從而導(dǎo)致激活驅(qū)動電路中的PM0S晶體管(狀態(tài)710)。發(fā) 起對Nup的計(jì)數(shù)，因?yàn)殡娏髟谛本€升高。Nup的計(jì)數(shù)是允許電流從零斜線升高到其脈沖峰值 的時(shí)間。在狀態(tài)715中，發(fā)起對N2的計(jì)數(shù)，其中將Bdrv解除生效回到邏輯0。N2的計(jì)數(shù)是Bdrv 保持為低，從而電流處于從其峰值下坡的時(shí)間。需注意，在該時(shí)間期間，NM0S晶體管是活動 的，因?yàn)橹灰狟dr iv為邏輯0并且Tdrv也是邏輯0時(shí)Vph便被拉向接地部。在狀態(tài)720中，再次 針對N1的計(jì)數(shù)使Bdrv生效，N1的計(jì)數(shù)是電流處在給定三角形的谷向峰值電流的上坡的時(shí) 間。在725中，在Bdrv仍然高時(shí)，內(nèi)部計(jì)數(shù)器增大N的值，N的值是給定脈沖中的三角形數(shù)量， 如上文參考圖6所述的。在狀態(tài)730中，如果N的值小于Nc的值(針對脈沖選擇的三角形數(shù)量， 在上述公式中示為N)，則過渡回狀態(tài)715并且重復(fù)該循環(huán)。該循環(huán)將繼續(xù)，直到達(dá)到Nc的計(jì) 數(shù)。一旦達(dá)到Nc，便過渡到狀態(tài)735，親自將Bdrv解除生效到邏輯零，并且通過使Tdrv生效到 邏輯1使驅(qū)動電路成為三態(tài)的。該電流在Ndown計(jì)數(shù)內(nèi)斜線下降到零，并且該方法然后返回 到705的等待狀態(tài)。
[0060] 圖8是用于將SIVR結(jié)合EVR使用的方法的一個(gè)實(shí)施方案的流程圖?？蓪⒎椒?00用 于上述任何硬件/電路實(shí)施方案。此外，可能并且設(shè)想，可通過本文未論述的其他硬件/電路 實(shí)施方案來利用該方法800。
[00611方法800開始于從EVR向1C提供供電電壓(框805) AVR可在各個(gè)電流值提供供電電 壓。EVR嘗試在指定值并在指定容限內(nèi)以及在負(fù)載電路需要的電流下提供供電電壓。對于負(fù) 載需求電流的較慢和/或小的變化，EVR可能夠提供指定電壓的容限內(nèi)的電流。
[0062]在EVR提供供電電壓時(shí)，監(jiān)測1C內(nèi)的供電電壓節(jié)點(diǎn)上的電壓(框810)。供電電壓節(jié) 點(diǎn)是EVR向其提供供電電壓并且負(fù)載電路從其接收電力的節(jié)點(diǎn)。需注意，本文所示的實(shí)施方 案論述的是監(jiān)測供電電壓值，在其他實(shí)施方案中可監(jiān)測其他電氣值。例如，監(jiān)測電流和/或 電壓變化率的實(shí)施方案是可能的并且被設(shè)想。
[0063]如果檢測到電壓下降(框815,是），SIVR便將在有限持續(xù)時(shí)間內(nèi)向負(fù)載電路提供電 流(框820)。在一些實(shí)施方案中，持續(xù)時(shí)間可以是預(yù)先確定的，或在其他實(shí)施方案中可在運(yùn) 行中確定。在任一種情況下，期望SIVR在足以允許EVR對來自負(fù)載電路的導(dǎo)致電壓下降的電 流需求增大作出響應(yīng)的時(shí)間內(nèi)提供電流。通過從延遲遠(yuǎn)低于EVR的SIVR提供電流，可填充負(fù) 載電路需要的電流和EVR提供的瞬時(shí)電流之間的間隙。從SIVR提供電流還可減小負(fù)載需求 電流迅速增大造成的任何電壓下降的大小，并可使得供電電壓值能夠保持在其指定的容限 內(nèi)。
[0064]在未檢測到電壓下降時(shí)(框815,否），繼續(xù)由EVR單獨(dú)地提供供電電壓。此外，一旦 SIVR在有限持續(xù)時(shí)間內(nèi)提供電流，EVR便可恢復(fù)單獨(dú)地向1C的負(fù)載電路提供供電電壓。
[0065]隨后轉(zhuǎn)向圖9,其示出了系統(tǒng)150的一個(gè)實(shí)施方案的框圖。在例示的實(shí)施方案中，系 統(tǒng)150包括耦接到外部存儲器158的集成電路10的至少一個(gè)示例。集成電路10耦接到一個(gè)或 多個(gè)外圍設(shè)備154和外部存儲器158。還提供了向集成電路10供應(yīng)供電電壓以及向存儲器 158和/或外圍設(shè)備154供應(yīng)一個(gè)或多個(gè)供電電壓的電源156。在一些實(shí)施方案中，可包括集 成電路10的多于一個(gè)實(shí)例(也可包括多于一個(gè)外部存儲器158)。
[0066] 根據(jù)系統(tǒng)150的類型，外圍設(shè)備154可包括任意期望的電路。例如，在一個(gè)實(shí)施方案 中，系統(tǒng)150可以是移動設(shè)備(例如，個(gè)人數(shù)字助理(PDA)、智能電話等），并且外圍設(shè)備154可 包括用于各種類型的無線通信的設(shè)備，諸如WiFi、藍(lán)牙、蜂窩、全球定位系統(tǒng)等。外圍設(shè)備 154還可包括附加存儲裝置，該附加存儲裝置包括RAM存儲裝置、固態(tài)存儲裝置或磁盤存儲 裝置。外圍設(shè)備154可包括用戶界面設(shè)備諸如顯示屏，該用戶界面設(shè)備包括觸摸顯示屏或多 觸摸顯示屏、鍵盤或其他輸入設(shè)備、麥克風(fēng)、揚(yáng)聲器等。在其他實(shí)施方案中，系統(tǒng)150可以是 任何類型的計(jì)算系統(tǒng)(如臺式個(gè)人計(jì)算機(jī)、膝上型電腦、工作站、平板電腦等）。
[0067] 外部存儲器158可包括任何類型的存儲器。例如，外部存儲器158可以是SRAM、動態(tài) RAM(DRAM)(諸如同步DRAM(SDRAM))、雙數(shù)據(jù)速率（001?、001?2、001?3、1^001?1、1^001?2等） SDRAM、RAMBUSDRAM等。外部存儲器158可包括存儲器設(shè)備被安裝到的一個(gè)或多個(gè)存儲器模 塊，諸如單列直插存儲器模塊(SIMM)、雙列直插存儲器模塊(DIMM)等。
[0068] 一旦充分理解了以上公開，很多變型和修改對于本領(lǐng)域的技術(shù)人員而言將變得顯 而易見。本發(fā)明旨在將以下權(quán)利要求書解釋為涵蓋所有此類變型和修改。
【主權(quán)項(xiàng)】
1. 一種集成電路，包括： 負(fù)載電路;和 內(nèi)部穩(wěn)壓器，所述內(nèi)部穩(wěn)壓器在供電電壓節(jié)點(diǎn)處耦接到所述負(fù)載電路，其中所述集成 電路進(jìn)一步包括被配置為從外部穩(wěn)壓器向所述供電電壓節(jié)點(diǎn)提供電壓的輸入端，其中所述 內(nèi)部穩(wěn)壓器被配置為響應(yīng)于確定由所述外部穩(wěn)壓器提供的輸出電壓低于預(yù)先確定的閾值 而向所述負(fù)載電路提供電流。2. 根據(jù)權(quán)利要求1所述的集成電路，其中所述內(nèi)部穩(wěn)壓器和所述外部穩(wěn)壓器中的每一 者為被配置為在多相中提供相應(yīng)輸出電壓和電流的開關(guān)穩(wěn)壓器。3. 根據(jù)權(quán)利要求2所述的集成電路，其中所述內(nèi)部穩(wěn)壓器包括脈沖發(fā)生電路，其中所述 脈沖發(fā)生電路被配置為響應(yīng)于確定由所述外部穩(wěn)壓器提供的所述輸出電壓低于所述預(yù)先 確定的閾值而生成多個(gè)脈沖。4. 根據(jù)權(quán)利要求3所述的集成電路，其中所述脈沖發(fā)生電路包括前置驅(qū)動電路、上拉晶 體管和下拉晶體管，其中所述上拉晶體管和所述下拉晶體管耦接到輸出節(jié)點(diǎn)。5. 根據(jù)權(quán)利要求4所述的集成電路，其中所述脈沖發(fā)生電路被配置為在生成脈沖期間 激活所述上拉晶體管N+1次，激活所述下拉晶體管N次，并且在所述脈沖結(jié)束時(shí)使所述輸出 節(jié)點(diǎn)成為三態(tài)，其中N為整數(shù)值。6. 根據(jù)權(quán)利要求5所述的集成電路，其中通過公式β= [N+l-sqrt(N+l)/]N來計(jì)算針對 所述脈沖的平均電流與峰值電流的比率β。7. 根據(jù)權(quán)利要求1所述的集成電路，其中所述內(nèi)部穩(wěn)壓器被進(jìn)一步配置為繼續(xù)供應(yīng)電 流，直到由所述外部穩(wěn)壓器提供的所述輸出電壓返回到等于或大于所述預(yù)先確定的閾值的 值。8. 根據(jù)權(quán)利要求1所述的集成電路，其中所述內(nèi)部穩(wěn)壓器包括直流到直流(DC-DC)降壓 穩(wěn)壓器。9. 一種方法，包括： 從在集成電路（IC)外部實(shí)現(xiàn)的第一穩(wěn)壓器來向在所述IC上實(shí)現(xiàn)的負(fù)載電路提供電壓； 以及 在所述電壓低于閾值時(shí)，從在所述IC上實(shí)現(xiàn)的第二穩(wěn)壓器來向所述負(fù)載電路提供電 流。10. 根據(jù)權(quán)利要求9所述的方法，其中向所述負(fù)載電路提供電流包括響應(yīng)于當(dāng)所述電壓 低于所述閾值而由所述第二穩(wěn)壓器中的脈沖發(fā)生電路來向所述IC上的供電電壓節(jié)點(diǎn)輸出 多個(gè)脈沖，其中所述第一穩(wěn)壓器和所述第二穩(wěn)壓器兩者的輸出端耦接到所述供電電壓節(jié) 點(diǎn)。11. 根據(jù)權(quán)利要求10所述的方法，還包括在所述電壓大于或等于所述閾值時(shí)，所述第二 穩(wěn)壓器中止向所述負(fù)載電路提供電流。12. 根據(jù)權(quán)利要求10所述的方法，還包括由所述脈沖發(fā)生電路通過以交替序列激活各 自耦接到輸出節(jié)點(diǎn)的上拉晶體管和下拉晶體管來生成脈沖，并且還包括所述脈沖發(fā)生電路 在不生成脈沖時(shí)使所述輸出節(jié)點(diǎn)成為三態(tài)。13. 根據(jù)權(quán)利要求12所述的方法，其中生成脈沖包括所述脈沖發(fā)生電路在生成所述脈 沖期間，激活所述上拉晶體管Ν+1次，并且激活所述下拉晶體管N次，其中N為整數(shù)值。14. 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中N基于由所述脈沖發(fā)生電路輸出的平均輸出電流 與由所述脈沖發(fā)生電路輸出的峰值電流的比率。15. -種系統(tǒng)，包括： 第一穩(wěn)壓器;和 集成電路（1C)，所述集成電路（IC)包括負(fù)載電路和第二穩(wěn)壓器，其中所述第一穩(wěn)壓器 在所述IC外部，其中所述負(fù)載電路在供電電壓節(jié)點(diǎn)處耦接到所述第一穩(wěn)壓器和所述第二穩(wěn) 壓器，其中所述第二穩(wěn)壓器被配置為在由所述第一穩(wěn)壓器提供的電壓低于指定值時(shí)向所述 負(fù)載電路提供電流。16. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中所述第二穩(wěn)壓器包括被配置為在由所述第一穩(wěn) 壓器提供的所述電壓低于指定值時(shí)生成脈沖的脈沖發(fā)生電路，其中經(jīng)由所述供電電壓節(jié)點(diǎn) 向所述負(fù)載電路提供所述脈沖。17. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中所述脈沖發(fā)生電路包括： 有限狀態(tài)機(jī)，所述有限狀態(tài)機(jī)被配置為使得脈沖將被生成； 前置驅(qū)動電路，所述前置驅(qū)動電路耦接成從所述有限狀態(tài)機(jī)接收控制信號； 上拉晶體管，所述上拉晶體管耦接到所述前置驅(qū)動電路;和 下拉晶體管，所述下拉晶體管耦接到所述前置驅(qū)動電路，其中所述上拉晶體管和所述 下拉晶體管各自耦接成驅(qū)動輸出節(jié)點(diǎn)。18. 根據(jù)權(quán)利要求17所述的系統(tǒng)，其中所述前置驅(qū)動電路被配置為響應(yīng)于從所述有限 狀態(tài)機(jī)接收到對應(yīng)控制信號而通過交替激活所述上拉晶體管和所述下拉晶體管而使得生 成脈沖。19. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中所述第一穩(wěn)壓器和所述第二穩(wěn)壓器包括各自被 配置為在多相中提供相應(yīng)輸出電壓的開關(guān)穩(wěn)壓器。20. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中所述第一穩(wěn)壓器和所述第二穩(wěn)壓器包括多相直 流到直流(DC-DC)降壓轉(zhuǎn)換器。
【文檔編號】G05F1/56GK105960617SQ201580007140
【公開日】2016年9月21日
【申請日】2015年1月9日
【發(fā)明人】S·賽爾雷斯, E·S·方
【申請人】蘋果公司