本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種具有失調(diào)抑制(即低失調(diào))、高電源抑制比和小面積的帶隙基準(zhǔn)電路。

背景技術(shù)：

1、帶隙基準(zhǔn)電路(也稱帶隙基準(zhǔn)源，bandgap?reference，簡(jiǎn)稱bgr)是一種具有優(yōu)異的溫度穩(wěn)定性、高精度的電壓源。傳統(tǒng)的帶隙基準(zhǔn)電路結(jié)構(gòu)如圖1所示，兩個(gè)虛線方框分別表示帶隙基準(zhǔn)核心(bgr?core)和輸出支路。兩個(gè)pmos管m1、m2的源極都接工作電壓vdd，兩個(gè)pmos管m1、m2的柵極都接運(yùn)算放大器a1的輸出端。兩個(gè)pmos管m1、m2的尺寸比根據(jù)設(shè)計(jì)需求而定，例如是1：m，m為≥1的整數(shù)。第一pmos管m1的漏極通過(guò)并聯(lián)的第一支路和第二支路接地vss。第一支路由第一電阻r1和第一雙極性晶體管(bjt)q1串聯(lián)構(gòu)成，兩個(gè)器件的連接處稱為節(jié)點(diǎn)x。第二支路依次由第二電阻r2、第三電阻r3、第二雙極性晶體管q2串聯(lián)構(gòu)成，第二電阻r2和第三電阻r3的連接處稱為節(jié)點(diǎn)y。第一電阻r1和第二電阻r2的電阻值相等。第一雙極性晶體管q1和第二雙極性晶體管q2的尺寸比是1：n，n為＞1的整數(shù)。運(yùn)算放大器a1的反相輸入端連接節(jié)點(diǎn)x，正相輸入端連接節(jié)點(diǎn)y。并聯(lián)的第一支路和第二支路構(gòu)成了帶隙基準(zhǔn)核心。第二pmos管m2的漏極通過(guò)串聯(lián)的第四電阻r4和第三雙極性晶體管q3接地vss，三者依次串聯(lián)構(gòu)成了輸出支路。第二pmos管m2的漏極和第四電阻r4的連接處稱為節(jié)點(diǎn)z。三個(gè)雙極性晶體管q1、q2、q3的基極和集電極均短接，發(fā)射極均接地vss。通過(guò)運(yùn)算放大器a1的鉗位作用，在第三電阻r3上產(chǎn)生帶正溫度系數(shù)的電流δvbe÷r3。其中δvbe＝vbe1－vbe2；vbe1是第一雙極性晶體管q1的基極和發(fā)射極的電壓差，vbe2是第二雙極性晶體管q2的基極和發(fā)射極的電壓差，r3是第三電阻r3的電阻值。該帶正溫度系數(shù)的電流δvbe÷r3被電流鏡復(fù)制到第四電阻r4上產(chǎn)生帶正溫度系數(shù)的電壓δvbe÷r3×r4，其中r4是第四電阻r4的電阻值。帶正溫度系數(shù)的電壓δvbe÷r3×r4和帶負(fù)溫度系數(shù)的電壓vbe3在節(jié)點(diǎn)z處疊加，產(chǎn)生零溫度系數(shù)的輸出電壓vbg。其中vbe3是第三雙極性晶體管q3的基極和發(fā)射極的電壓差。

2、圖1中，vos并不是實(shí)際硬件，而是運(yùn)算放大器a1內(nèi)部特性等效到運(yùn)放輸入端口的失調(diào)電壓。失調(diào)電壓也稱輸入失調(diào)電壓(input?offset?voltage)，是在差分輸入的運(yùn)算放大器中使得輸出電壓恒定為零的運(yùn)算放大器的兩個(gè)輸入端(即節(jié)點(diǎn)x、y之間)的直流電壓之差。則該失調(diào)電壓vos通過(guò)環(huán)路對(duì)輸出電壓vbg影響可表示為公式一。

3、

4、其中，vbg0是不考慮失調(diào)電壓vos影響時(shí)的帶隙基準(zhǔn)電路的輸出電壓值。由公式一可知，vos到vbg的放大系數(shù)為了滿足零溫度系數(shù)的要求，令vbg0對(duì)溫度一階導(dǎo)為0，n取經(jīng)驗(yàn)值10，則α≈7～8，故運(yùn)算放大器a1的輸入失調(diào)電壓vos會(huì)被放大7到8倍，是影響帶隙基準(zhǔn)電路的輸出電壓vbg精度的主要因素。

5、圖1所示的傳統(tǒng)帶隙基準(zhǔn)電路通常需要運(yùn)放鉗位，這里的鉗位是指利用運(yùn)放“虛短”的特性強(qiáng)制讓第三電阻r3兩端電壓相等，讓第一電阻r1和第二電阻r2上流經(jīng)電流相同。這就意味著更大的面積、功耗、設(shè)計(jì)復(fù)雜度，而工業(yè)應(yīng)用需求朝著小面積，低功耗，低成本的方向發(fā)展。

6、現(xiàn)有的運(yùn)放失調(diào)電壓消除手段主要包括斬波(chopper)和自歸零(auto?zero，也稱自動(dòng)歸零)技術(shù)，需要增加額外電路以實(shí)現(xiàn)時(shí)鐘控制、濾波或采樣功能，導(dǎo)致帶隙基準(zhǔn)電路的面積、功耗和設(shè)計(jì)復(fù)雜度大幅增加。

7、數(shù)?；旌舷到y(tǒng)中，數(shù)字電路的噪聲極易耦合到模擬電路的電源線上。作為系統(tǒng)內(nèi)部的電壓基準(zhǔn)源，帶隙基準(zhǔn)電路需要足夠的電源抑制比來(lái)應(yīng)對(duì)電源電壓的變化。電源抑制比(power?supply?rejection?ratio，psrr)是指電子設(shè)備對(duì)電源噪聲的抑制能力，這里是指帶隙基準(zhǔn)電路對(duì)來(lái)自電源的噪聲的抑制能力。

8、因此，如何設(shè)計(jì)一種新型的帶隙基準(zhǔn)電路，使之能夠兼具低失調(diào)、高電源抑制比、小面積和低成本的性能優(yōu)勢(shì)，成為本領(lǐng)域技術(shù)人員需要解決的問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明所要解決的技術(shù)問(wèn)題是如何設(shè)計(jì)出一種具有低失調(diào)和高電源抑制比的小面積帶隙基準(zhǔn)電路，以滿足現(xiàn)有應(yīng)用需求。

2、為解決上述技術(shù)問(wèn)題，本發(fā)明提出了一種具有低失調(diào)和高電源抑制比的帶隙基準(zhǔn)電路，包括帶隙基準(zhǔn)核心。所述帶隙基準(zhǔn)核心是：串聯(lián)的第一電阻和第一雙極性晶體管構(gòu)成第一支路，兩個(gè)器件的連接處稱為節(jié)點(diǎn)x；第一電阻的第一端連接內(nèi)部電壓v1，第二端連接節(jié)點(diǎn)x；第一雙極性晶體管的基極連接第一電阻的第一端，集電極連接節(jié)點(diǎn)x，發(fā)射極接地；串聯(lián)的第二電阻和第二雙極性晶體管構(gòu)成第二支路，兩個(gè)器件的連接處稱為節(jié)點(diǎn)y；第二電阻的第一端連接內(nèi)部電壓v1，第二端連接節(jié)點(diǎn)y；第二雙極性晶體管的基極連接節(jié)點(diǎn)x，集電極連接節(jié)點(diǎn)y，發(fā)射極接地；第一電阻和第二電阻的電阻值相等；第一雙極性晶體管和第二雙極性晶體管的尺寸比是1：n，n為＞1的整數(shù)；所述第一電阻上產(chǎn)生正溫度系數(shù)電流。

3、可替換地，所述帶隙基準(zhǔn)核心增加了：第五電阻與第一支路并聯(lián)，第六電阻與第二支路并聯(lián)。所述第一電阻上產(chǎn)生正溫度系數(shù)電流，所述第五電阻上產(chǎn)生負(fù)溫度系數(shù)電流，所述正溫度系數(shù)電流和所述負(fù)溫度系數(shù)電流疊加產(chǎn)生零溫度系數(shù)電流。

4、進(jìn)一步地，所述帶隙基準(zhǔn)電路還包括電流復(fù)制模塊、自偏置電流模塊、偏置電流反饋模塊及輸出支路，整體為電壓模結(jié)構(gòu)；帶隙基準(zhǔn)核心產(chǎn)生正溫度系數(shù)電流或者零溫度系數(shù)電流，稱為初始電流；電流復(fù)制模塊采用電流鏡結(jié)構(gòu)復(fù)制所述初始電流并提供給自偏置電流模塊；自偏置電流模塊接在工作電壓和地之間，自偏置電流模塊復(fù)制初始電流以產(chǎn)生自偏置電流，并為帶隙基準(zhǔn)核心和電流復(fù)制模塊提供自偏置電流；自偏置電流依次流經(jīng)電流復(fù)制模塊和帶隙基準(zhǔn)核心后產(chǎn)生實(shí)際電源電壓，串聯(lián)的電流復(fù)制模塊和帶隙基準(zhǔn)核心接在實(shí)際電源電壓和地之間；自偏置電流模塊還給輸出支路提供所述初始電流；偏置電流反饋模塊接在實(shí)際電源電壓和地之間，偏置電流反饋模塊泄放自偏置電流模塊產(chǎn)生的多余電流，維持自偏置環(huán)路穩(wěn)定工作；所述自偏置環(huán)路由帶隙基準(zhǔn)核心、電流復(fù)制模塊、自偏置電流模塊三者構(gòu)成；輸出支路接在工作電壓和地之間，輸出支路復(fù)制所述初始電流，和輸出支路本身產(chǎn)生的電流疊加，產(chǎn)生零溫度系數(shù)的帶隙基準(zhǔn)電路的輸出電壓。

5、可替換地，所述帶隙基準(zhǔn)電路整體改為電流模結(jié)構(gòu)，電流復(fù)制模塊改為采用電流鏡結(jié)構(gòu)復(fù)制所述初始電流并提供給自偏置電流模塊和輸出支路；輸出支路改為接在實(shí)際電源電壓和地之間。

6、進(jìn)一步地，所述自偏置電流模塊產(chǎn)生的自偏置電流略大于帶隙基準(zhǔn)核心正常工作所需電流，多余部分經(jīng)過(guò)偏置電流反饋模塊泄放到地；所述偏置電流反饋模塊通過(guò)負(fù)反饋原理自主調(diào)節(jié)泄放電流量，維持實(shí)際電源電壓的電壓穩(wěn)定。

7、示例性地，所述電流復(fù)制模塊采用兩個(gè)pmos管構(gòu)成的電流鏡，所述電流鏡迫使兩個(gè)pmos管工作在相同的偏置電流下，從而使得所述帶隙基準(zhǔn)核心的各條支路與所述電流復(fù)制模塊的連接處的電壓近似相等，起到鉗位作用?；蛘咚鲭娏鲝?fù)制模塊采用兩個(gè)共源共柵結(jié)構(gòu)構(gòu)成的電流鏡；所述電流鏡迫使兩個(gè)共源共柵結(jié)構(gòu)中的兩個(gè)pmos管工作在相同的偏置電流下，從而使得所述帶隙基準(zhǔn)核心的各條支路與所述電流復(fù)制模塊的連接處的電壓近似相等，起到鉗位作用。

8、示例性地，所述自偏置電流模塊由四個(gè)nmos管nm1～nm4、五個(gè)pmos管pm3～pm7、兩個(gè)電阻r3～r4組成；其中四個(gè)nmos管和電阻r3構(gòu)成nmos自偏置共源共柵電流鏡，四個(gè)pmos管pm4～pm7和電阻r4構(gòu)成pmos自偏置共源共柵電流鏡；所述自偏置電流模塊復(fù)制所述初始電流并經(jīng)過(guò)nmos自偏置共源共柵電流鏡和pmos自偏置共源共柵電流鏡為電流復(fù)制模塊和帶隙基準(zhǔn)核心提供自偏置電流和實(shí)際電源電壓vdd_i。

9、示例性地，所述偏置電流反饋模塊由pmos管pm8、雙極性晶體管q3組成；所述偏置電流反饋模塊通過(guò)負(fù)反饋原理穩(wěn)定實(shí)際電源電壓vdd_i，實(shí)現(xiàn)工作電壓vdd和實(shí)際電源電壓vdd_i的隔離，

10、示例性地，所述輸出支路由兩個(gè)pmos管pm9～pm10、電阻r5、雙極性晶體管q4依次串聯(lián)構(gòu)成；所述輸出支路復(fù)制正溫度系數(shù)的初始電流，在電阻r5上產(chǎn)生正溫度系數(shù)電壓，與雙極性晶體管q4的負(fù)溫度系數(shù)電壓疊加產(chǎn)生零溫度系數(shù)的帶隙基準(zhǔn)電壓；其中兩個(gè)pmos管pm9～pm10和所述自偏置電流模塊中的兩個(gè)pmos管pm4～pm5構(gòu)成共源共柵電流鏡。

11、可替換地，所述輸出支路中省略雙極性晶體管q4；所述輸出支路復(fù)制零溫度系數(shù)的初始電流，在電阻r5上產(chǎn)生零溫度系數(shù)的帶隙基準(zhǔn)電壓。

12、本發(fā)明取得的技術(shù)效果是：相比傳統(tǒng)帶隙基準(zhǔn)電路，本發(fā)明提供的無(wú)運(yùn)放、自偏置帶隙基準(zhǔn)電路具有低失調(diào)和高電源抑制比的性能優(yōu)勢(shì)，適用于小面積、低功耗和高精度的帶隙基準(zhǔn)電路設(shè)計(jì)。其中，因?yàn)闆](méi)有面積較大的運(yùn)算放大器，并且低失調(diào)特性避免了增加消除失調(diào)的電路，均有利于實(shí)現(xiàn)小面積。