基于cpci-e總線的多dsp并行處理板的制作方法
【專利摘要】本實用新型涉及基于CPCI-E總線的多DSP并行處理板設(shè)計架構(gòu)，包括四個TS201浮點DSP處理器和一個XC7K325TFPGA，每個DSP與其余三個DSP均通過全雙工LINK口連接，四個DSP均通過數(shù)據(jù)總線、全雙工LINK口與FPGA連接；FPGA通過自定義高速接口與CPCI-Express橋連接；本實用新型采用CPCI-E總線實現(xiàn)對TS201陣列的LINK口加載方式和對FPGA的被動和主動加載模式的帶電自由切換，利用CPCI-E總線的串行差分特性和FPGA外部的高速緩存實現(xiàn)DSP處理陣列的高速數(shù)據(jù)傳輸；本實用新型具有總線傳輸速度快、體積小、接口方式靈活，板載緩存大和擴展性好的特點。
【專利說明】基于CPC卜E總線的多DSP并行處理板
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及高速數(shù)字信號通訊處理領(lǐng)域，特別是一種基于CPC1-E總線的多DSP并行處理板。
【背景技術(shù)】
[0002]現(xiàn)在市面上多數(shù)處理板都是以傳統(tǒng)的CPCI總線接口為主。CPCI屬于傳統(tǒng)的并行接口總線，不符合現(xiàn)代通訊中串行傳輸?shù)睦砟罘懂?。它不僅體積大，信號定義復(fù)雜，而且傳輸速度只有CPC1-E總線的十幾分之一。顯然無論多么強大的處理板搭配這種接口都會遇到傳輸?shù)木o瓶，無法發(fā)揮本身固有的優(yōu)勢。而且目前市面上還沒有將DDR3、千兆網(wǎng)絡(luò)、Rapid10、TigerSharc201、CPC1-E、Xilinx 7系列FPGA這些高端模塊集于一體的處理板。最多也是實現(xiàn)上面的某一部分功能，且沒有做成標準產(chǎn)品，更談不上可擴展的高速接口。業(yè)界主要的都是以CPCI為主要傳輸接口，所以在整體功能上有很大的局限性。
[0003]現(xiàn)在的主流數(shù)字設(shè)計基本上都離不開DSP芯片的應(yīng)用。2000年初，隨著雷達、無線通訊等技術(shù)發(fā)展，大帶寬高分辨力、多種信號處理方式和大容量數(shù)據(jù)的互相交互傳輸，使得對信號實時信號處理和傳輸?shù)囊蟠蟠筇岣?。隨著大規(guī)模集成電路技術(shù)的發(fā)展，作為數(shù)字信號處理的核心數(shù)字信號處理器(DSP)得到了快速的發(fā)展和應(yīng)用。當時業(yè)界以TI和ADI公司的DSP為主占據(jù)著絕大部分市場，兩家公司都有定點和浮點型號，在應(yīng)用上各有千秋。ADI公司于2003年推出全新一代浮點DSP處理器TigerSharc201 (TS201 )，其結(jié)構(gòu)如圖1所示，它的推出在當時令A(yù)DI公司保持了浮點DSP領(lǐng)域絕對的長期優(yōu)勢。TS201性價比很高，兼有FPGA和ASIC信號處理性能和指令集處理器的高度可編程性，適用于大存儲量、高性能、高速度的信號處理和圖像處理。如雷達信號處理、無線基站、圖像音頻處理等。表I是ADI公司和TI公司使用比較普遍的典型浮點DSP性能的對比。
[0004]表I
[0005]
【權(quán)利要求】
1.基于CPC1-E總線的多DSP并行處理板，其特征在于:包括四個TigerSharc201浮點DSP處理器和一個Xilinx 7系列的XC7K325T的FPGA，每個TigerSharc201浮點DSP處理器均與其余三個TigerSharc201浮點DSP處理器通過LINK 口連接，四個TigerSharc201浮點DSP處理器均通過全雙工LINK 口經(jīng)數(shù)據(jù)總線與XC7K325T的FPGA連接；所述XC7K325T的FPGA通過自定義高速接口與CPC1-Express橋連接；所述CPC1-Express橋通過并行擴展口連接到網(wǎng)絡(luò)處理器NP，XC7K325T的FPGA通過數(shù)據(jù)總線連接四個TigerSharc201浮點DSP處理器，XC7K325T的FPGA通過CPC1-E總線連接接插件。
2.根據(jù)權(quán)利要求1所述的基于CPC1-E總線的多DSP并行處理板，其特征在于:所述CPC1-E總線按照X8的傳輸寬度設(shè)計。
3.根據(jù)權(quán)利要求2所述的基于CPC1-E總線的多DSP并行處理板，其特征在于:所述接插件為差分連接器，該差分連接器是全差分信號對結(jié)構(gòu)，以每個差分信號P/N端對為一組，差分對外面包含一個接地的屏蔽片。
4.根據(jù)權(quán)利要求1所述的基于CPC1-E總線的多DSP并行處理板，其特征在于:所述CPC1-Express橋的單向傳輸速率總共達到2GB/S。
5.根據(jù)權(quán)利要求1所述的基于CPC1-E總線的多DSP并行處理板，其特征在于:所述XC7K325T的FPGA外接有雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器。
6.根據(jù)權(quán)利要求1所述的基于CPC1-E總線的多DSP并行處理板，其特征在于:所述XC7K325T的FPGA通過Rapid IO進行板間傳輸。
7.根據(jù)權(quán)利要求1所述的基于CPC1-E總線的多DSP并行處理板，其特征在于:所述網(wǎng)絡(luò)處理器NP再連接MAC，MAC連接PHY，PHY連接RJ45。
8.根據(jù)權(quán)利要求1所述的基于CPC1-E總線的多DSP并行處理板，其特征在于:所述XC7K325T的FPGA還通過數(shù)據(jù)總線連接四個TigerSharc201浮點DSP處理器，還通過數(shù)據(jù)總線連接SDRAM和FLASH。
【文檔編號】G05B19/042GK203773274SQ201420110713
【公開日】2014年8月13日 申請日期:2014年3月12日 優(yōu)先權(quán)日:2014年3月12日
【發(fā)明者】杜敏 申請人:成都智恒博納科技有限公司