基于協(xié)議處理fpga的光纖總線系統(tǒng)及低延遲通信方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種光纖總線系統(tǒng)及通信方法，尤其涉及一種基于協(xié)議處理FPGA的 光纖總線系統(tǒng)及低延遲通信方法。
【背景技術(shù)】
[0002] 飛機(jī)機(jī)載設(shè)備有種類多、安全攸關(guān)設(shè)備多、延時(shí)容忍度低、總質(zhì)量要求嚴(yán)格等特 點(diǎn)。不同機(jī)載設(shè)備往往使用了互不相同的電氣接口協(xié)議，為了解決不同設(shè)備間的通信問題， 一種傳統(tǒng)的解決方法是將需要通信的設(shè)備直接兩兩相連，如果電氣接口不同，那么還需要 在中間增加協(xié)議轉(zhuǎn)換裝置。這樣的結(jié)構(gòu)連線復(fù)雜，效率低下；而且，在大型系統(tǒng)中，機(jī)載通信 的可靠性會隨著設(shè)備的增加急劇降低。另一種傳統(tǒng)解決方法是使用總線系統(tǒng)，但現(xiàn)有的總 線系統(tǒng)都沒有考慮協(xié)議轉(zhuǎn)換的問題，所以只能先在總線上傳端使用協(xié)議轉(zhuǎn)換裝置將設(shè)備接 口協(xié)議轉(zhuǎn)換為總線協(xié)議，之后在總線下載端將總線協(xié)議轉(zhuǎn)換為不同設(shè)備的接口協(xié)議，這樣 兩次轉(zhuǎn)換不僅增加了通信延遲而且增加了設(shè)備復(fù)雜度及質(zhì)量。
[0003] 所以，在可靠性要求高、延時(shí)容忍度低、質(zhì)量要求嚴(yán)格的機(jī)載設(shè)備上，不同接口協(xié) 議的設(shè)備間通信采用傳統(tǒng)解決方法已不能達(dá)到系統(tǒng)要求。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的就在于為了解決上述問題而提供一種能夠使多個使用不同接口協(xié) 議的設(shè)備在同一光纖總線中進(jìn)行通信的基于協(xié)議處理FPGA的光纖總線系統(tǒng)及低延遲通信 方法。
[0005] 本發(fā)明通過以下技術(shù)方案來實(shí)現(xiàn)上述目的：
[0006] -種基于協(xié)議處理FPGA的光纖總線系統(tǒng)，包括多個數(shù)據(jù)交換終端，所述數(shù)據(jù)交換 終端包括協(xié)議處理FPGA、數(shù)據(jù)緩存器、FLASH存儲器、光纖總線接口和多個電氣接口，所述 光纖總線接口和多個所述電氣接口分別通過通用總線與所述協(xié)議處理FPGA的通信端口連 接，所述數(shù)據(jù)緩存器和所述FLASH存儲器分別與所述協(xié)議處理FPGA的緩存和存儲端口連 接，多個所述電氣接口分別用于與外部通信設(shè)備連接，多個所述數(shù)據(jù)交換終端的光纖總線 接口之間分別通過連接光纖和冗余備份光纖并聯(lián)連接。
[0007]上述部件中，協(xié)議處理FPGA是一種專用于處理通信協(xié)議的現(xiàn)場可編程門陣列，在 本光纖總線系統(tǒng)中可對不同外部設(shè)備的不同通信協(xié)議進(jìn)行處理；FLASH存儲器是一種閃存 存儲器，是一種不揮發(fā)性內(nèi)存；各數(shù)據(jù)交換終端之間通過連接光纖和冗余備份光纖并聯(lián)連 接，可以實(shí)現(xiàn)對每一個數(shù)據(jù)交換終端對應(yīng)的外部設(shè)備的協(xié)議進(jìn)行集中處理。
[0008] 進(jìn)一步，所述光纖總線系統(tǒng)還包括用于供電的電源模塊；所述光纖總線接口和多 個所述電氣接口集成分布于前總線面板上構(gòu)成前總線面板接口，側(cè)面板上還設(shè)有擴(kuò)展及供 電接口。
[0009]一種光纖總線系統(tǒng)采用的低延遲通信方法，其特征在于：包括以下步驟：
[0010] (1)在測試安裝階段，根據(jù)需求，通過數(shù)據(jù)交換終端的調(diào)試接口向數(shù)據(jù)交換終端寫 入接口"端口信息表"；
[0011] (2)上電后，數(shù)據(jù)交換終端開始自檢，自檢成功后進(jìn)入正常狀態(tài)；
[0012] (3)當(dāng)需要發(fā)送信息時(shí)，數(shù)據(jù)交換終端根據(jù)端口信息表中的信息，將該端口的所有 信息附加在原有傳輸信息之后組成一個光纖總線幀上傳至光纖總線，分別發(fā)往端口信息表 中所指示的目的端口；
[0013] (4)接收信息時(shí)，數(shù)據(jù)交換終端首先通過讀取附加信息獲取信息的目的地址，判斷 該信息地址是否在本地，如果不在本地則拋棄該信息，否則進(jìn)入下一環(huán)節(jié)；
[0014] (5)當(dāng)同一地址有多個信息同時(shí)到達(dá)時(shí)，數(shù)據(jù)交換終端按照信息中與地址對應(yīng)的 優(yōu)先級進(jìn)行處理，先處理優(yōu)先級高的信息，如果優(yōu)先級相同則優(yōu)先處理源地址小的；
[0015] (6)確定了信息的目的地址之后，數(shù)據(jù)交換終端讀取信息的協(xié)議類型，對比本機(jī)端 口信息表中的信息，確定是否要進(jìn)行接口協(xié)議轉(zhuǎn)換，如果信息源接口協(xié)議與目的接口協(xié)議 不同則將數(shù)據(jù)轉(zhuǎn)換為目的端口的接口協(xié)議再下發(fā)數(shù)據(jù)，否則直接下發(fā)數(shù)據(jù)。
[0016] 作為優(yōu)選，所述步驟（1)中，所述"端口信息表"的結(jié)構(gòu)如下：
[00171
[0018] 上表的結(jié)構(gòu)具體描述如下：有10個本地端口，每個端口對應(yīng)1個端口號，1個接口 類型，1個本地地址，多個目的地址和優(yōu)先級，其中每個目的地址對應(yīng)一個優(yōu)先級；
[0019] 所述步驟（3)中，所述光纖總線幀的幀結(jié)構(gòu)如下：
[0020]
〇
[0021] 本發(fā)明的有益效果在于：
[0022] (1)通過集成協(xié)議處理FPGA，能夠使多個使用不同接口協(xié)議的設(shè)備在同一光纖總 線中進(jìn)行通信，可以實(shí)現(xiàn)最多通過一次協(xié)議轉(zhuǎn)換即可完成各設(shè)備之間通信的目的，并具有 高速處理能力；
[0023] (2)采用總線架構(gòu)并輔以冗余備份光纖，減少了對少數(shù)節(jié)點(diǎn)的依賴，提高了系統(tǒng)的 可靠性，簡化了系統(tǒng)構(gòu)成，提高了系統(tǒng)的可靠性；
[0024] (3)根據(jù)機(jī)載設(shè)備特點(diǎn)，巧妙設(shè)計(jì)了端口信息表和總線幀結(jié)構(gòu)，簡化了尋址流程， 取消了在本地進(jìn)行接口協(xié)議轉(zhuǎn)換的工作，減少了接口協(xié)議轉(zhuǎn)換時(shí)間，最終大幅減少了總線 延遲。
【附圖說明】
[0025] 圖1是本發(fā)明所述基于協(xié)議處理FPGA的光纖總線系統(tǒng)的總框圖；
[0026] 圖2是本發(fā)明所述數(shù)據(jù)交換終端的結(jié)構(gòu)框圖；
[0027] 圖3是本發(fā)明所述基于協(xié)議處理FPGA的光纖總線系統(tǒng)在應(yīng)用時(shí)的總框圖。
【具體實(shí)施方式】
[0028] 下面結(jié)合附圖對本發(fā)明作進(jìn)一步說明：
[0029] 如圖1和圖2所示，本發(fā)明所述基于協(xié)議處理FPGA的光纖總線系統(tǒng)，包括多個數(shù) 據(jù)交換終端，本例中為三個，即第一數(shù)據(jù)交換終端、第二數(shù)據(jù)交換終端和第三數(shù)據(jù)交換終 端，數(shù)據(jù)交換終端包括協(xié)議處理FPGA、DDR高速數(shù)據(jù)緩存器、FLASH存儲器、光纖總線接口、 多個電氣接口和用于供電的電源模塊，光纖總線接口和多個電氣接口分別通過通用總線與 協(xié)議處理FPGA的通信端口連接，數(shù)據(jù)緩存器和FLASH存儲器分別與協(xié)議處理FPGA的緩存 和存儲端口連接，多個電氣接口分別用于與外部通信設(shè)備連接，多個數(shù)據(jù)交換終端的光纖 總線接口之間分別通過連接光纖和冗余備份光纖并聯(lián)連接，光纖總線接口和多個電氣接口 集成分布于前總線面板上構(gòu)成前總線面板接口，側(cè)面板上還設(shè)有擴(kuò)展及供電接口；本例中， 每個數(shù)據(jù)交換終端的電氣接口均為十個，即第一電氣接口、第二電氣接口、第三電氣接口、 第四電氣接口、第五電氣接口、第六電氣接口、第七電氣接口、第八電氣接口、第九電氣接 口、第十電氣接口。上述DDR高速數(shù)據(jù)緩存器為雙倍速率同步動態(tài)隨機(jī)存儲器。
[0030] 上述結(jié)構(gòu)中，協(xié)議處理F