面向高速嵌入式控制系統(tǒng)的pci多功能數(shù)字控制系統(tǒng)的制作方法
【專利摘要】面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)，屬于數(shù)字控制系統(tǒng)領(lǐng)域。解決了現(xiàn)有數(shù)字控制系統(tǒng)采用硬件實現(xiàn)，且其內(nèi)部控制邏輯采用軟件實現(xiàn)，導(dǎo)致系統(tǒng)可靠性低和靈活性差的問題。本發(fā)明包括FPGA、FPGA配置器件、非易失性大容量存儲器、外設(shè)接口與信號轉(zhuǎn)換器和電平轉(zhuǎn)換接口，所述的FPGA的電壓信號輸入輸出端通過電平轉(zhuǎn)換接口與PCI系統(tǒng)總線連接，F(xiàn)PGA的存儲信號輸入輸出端與非易失性大容量存儲器的存儲信號輸入輸出端連接，F(xiàn)PGA的控制信號輸入輸出端與外設(shè)接口與信號轉(zhuǎn)換器的信號輸入輸出端連接，F(xiàn)PGA的數(shù)據(jù)信號輸入輸出端與FPGA配置器件的數(shù)據(jù)信號輸入輸出端連接。它具體應(yīng)用在數(shù)字控制系統(tǒng)領(lǐng)域上。
【專利說明】面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于數(shù)字控制系統(tǒng)領(lǐng)域。
【背景技術(shù)】
[0002]目前的數(shù)字控制系統(tǒng)，板卡多采用PCI配置芯片+MCU的結(jié)構(gòu)，成本較高，可靠性較低，MCU易受干擾，對板卡的電磁兼容性和信號完整性有較高的要求；許多控制算法都采用軟件設(shè)計，資源占用較多，可靠性實時性較低，且不利于嵌入式系統(tǒng)的單片化設(shè)計。

【發(fā)明內(nèi)容】

[0003]本發(fā)明是為了解決現(xiàn)有數(shù)字控制系統(tǒng)采用硬件實現(xiàn)，且其內(nèi)部控制邏輯采用軟件實現(xiàn)，導(dǎo)致系統(tǒng)可靠性低和靈活性差的問題，本發(fā)明提供了一種面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)。
[0004]面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)，它包括FPGA、FPGA配置器件、非易失性大容量存儲器、外設(shè)接口與信號轉(zhuǎn)換器和電平轉(zhuǎn)換接口，所述的FPGA的電壓信號輸入輸出端通過電平轉(zhuǎn)換接口與PCI系統(tǒng)總線連接，F(xiàn)PGA的存儲信號輸入輸出端與非易失性大容量存儲器的存儲信號輸入輸出端連接，F(xiàn)PGA的控制信號輸入輸出端與外設(shè)接口與信號轉(zhuǎn)換器的信號輸入輸出端連接，F(xiàn)PGA的數(shù)據(jù)信號輸入輸出端與FPGA配置器件的數(shù)據(jù)信號輸入輸出端連接。
[0005]所述的FPGA內(nèi)部嵌入有:PCI協(xié)議解析模塊、地址寄存器、外設(shè)尋址器、外設(shè)使能寄存器、數(shù)據(jù)寄存器、SRAM數(shù)據(jù)緩存器、算法邏輯控制模塊、指令生成器、指令輸出寄存器和指令庫；
[0006]所述的PCI協(xié)議解析模塊用于將地址和數(shù)據(jù)信息分別存入地址寄存器和數(shù)據(jù)寄存器，并且與數(shù)據(jù)寄存器進行數(shù)據(jù)交換，
[0007]地址寄存器中的地址信息通過外設(shè)尋址器譯碼之后，存儲至外設(shè)使能寄存器供外設(shè)讀?。?br> [0008]算法邏輯控制模塊采集數(shù)據(jù)寄存器和SRAM數(shù)據(jù)緩存器中的數(shù)據(jù)信息進行處理獲得結(jié)果，并將獲得的結(jié)果輸出至指令生成器中生成控制指令，該控制指令發(fā)送至指令輸出寄存器供外設(shè)讀取；
[0009]算法邏輯控制模塊內(nèi)預(yù)置了反饋延遲補償算法，用于對外設(shè)的反饋信號傳輸造成的延遲進行補償；數(shù)據(jù)寄存器通過SRAM數(shù)據(jù)緩存器與外設(shè)進行DMA數(shù)據(jù)傳輸；
[0010]指令庫是預(yù)存于FPGA內(nèi)部的指令集合，外設(shè)被選通后，通過指令輸出寄存器直接調(diào)用指令庫中的指令，指令指針自動指向下一條指令，在外設(shè)時鐘或全局時鐘的控制下，實現(xiàn)一系列指令的定時發(fā)送。
[0011 ] 所述的算法邏輯控制模塊包括PID控制模塊、FFT算法模塊和FIR算法模塊，所述的PID控制模塊用于實現(xiàn)電動元件的優(yōu)化控制，F(xiàn)FT算法模塊用于分析信號的運動性能，F(xiàn)IR算法模塊用于實現(xiàn)高級數(shù)字控制。[0012]FPGA內(nèi)設(shè)有的PCI協(xié)議解析模塊，能夠極大程度上降低開發(fā)成本，將成本高、靈活度低、周期長的硬件設(shè)計轉(zhuǎn)化為成本低、靈活度高、周期短的軟件設(shè)計，面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)應(yīng)用在控制板卡上，控制板卡的體積可以做得很小，減少外部走線，提高系統(tǒng)的可靠性。
[0013]本發(fā)明所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)有如下優(yōu)點:
[0014](I)采用PCI系統(tǒng)總線與工控機系統(tǒng)連接，完成與控制界面和數(shù)據(jù)庫的高速數(shù)據(jù)交換；
[0015](2)SRAM數(shù)據(jù)緩存器和指令庫，能夠在工控機較少的干預(yù)條件下，相對獨立地完成部分控制功能，減少了與系統(tǒng)的傳輸與中斷調(diào)度，提高了系統(tǒng)的速度和控制效率，增強了系統(tǒng)的靈活性；
[0016](3)采用單片F(xiàn)PGA完成所有基本的邏輯控制功能，相比于傳統(tǒng)的分立式布局和典型的DSP+邏輯器件+總線接口芯片的布局來說，極大地節(jié)省了物理空間，并極大地降低了成本，省去了較貴的DSP和總線接口芯片器件；
[0017](4)將所有功能集成在FPGA中還減少了板級走線，提高了系統(tǒng)的可靠性；同時配置更為靈活，設(shè)備升級時也不需要更改硬件設(shè)計，只需發(fā)布新的固件下載到FPGA配置器件當(dāng)中即可完成功能更新，更能勝任對特定控制模塊的專用設(shè)計；
[0018](5)對FPGA很容易實現(xiàn)各種級別的加密，加密后的FPGA內(nèi)部配置很難被破解，有利于知識產(chǎn)權(quán)的保護。
[0019]本發(fā)明所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)已通過硬件測試和系統(tǒng)調(diào)試。經(jīng)過測試標(biāo)明，板卡能夠長時間穩(wěn)定工作，可靠性高，能夠正常對直流電機、步進電機、LED點陣、液晶顯示屏等外設(shè)進行操作，且有較高的穩(wěn)定性；SRAM數(shù)據(jù)緩存器工作正常，DMA數(shù)據(jù)傳輸速度快，在32位工控機33MHz總線時鐘下，最大傳輸速度能夠達(dá)到132MB/S,能夠完成預(yù)設(shè)的控制功能。
【專利附圖】

【附圖說明】
[0020]圖1為本發(fā)明所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)的原理示意圖；
[0021]圖2為【具體實施方式】二所述的FPGA的內(nèi)部原理示意圖。
【具體實施方式】
[0022]【具體實施方式】一:參見圖1說明本實施方式，本實施方式所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)，它包括FPGA1、FPGA配置器件2、非易失性大容量存儲器3、外設(shè)接口與信號轉(zhuǎn)換器4和電平轉(zhuǎn)換接口 5，所述的FPGAl的電壓信號輸入輸出端通過電平轉(zhuǎn)換接口 5與PCI系統(tǒng)總線連接，F(xiàn)PGAl的存儲信號輸入輸出端與非易失性大容量存儲器3的存儲信號輸入輸出端連接，F(xiàn)PGAl的控制信號輸入輸出端與外設(shè)接口與信號轉(zhuǎn)換器4的信號輸入輸出端連接，F(xiàn)PGAl的數(shù)據(jù)信號輸入輸出端與FPGA配置器件2的數(shù)據(jù)信號輸入輸出端連接。
[0023]本實施方式中，由于工控機的PCI系統(tǒng)總線是5V信號環(huán)境，而FPGAl信號標(biāo)準(zhǔn)是
3.3V信號環(huán)境，因此需要用電平轉(zhuǎn)換接口 5實現(xiàn)5V信號和3.3V信號之間的電平轉(zhuǎn)換。此外，不同的外設(shè)有不同的信號標(biāo)準(zhǔn)和驅(qū)動標(biāo)準(zhǔn)，因此也需要外設(shè)接口與信號轉(zhuǎn)換器4作為外設(shè)接口。
[0024]本發(fā)明所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)能夠?qū)Σ竭M電機、直流電機、顯示設(shè)備和LED光陣等進行控制。
[0025]面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)應(yīng)用在控制板卡上，控制板卡的體積可以做得很小，減少外部走線，提高系統(tǒng)的可靠性。
[0026]【具體實施方式】二:參見圖2說明本實施方式，本實施方式與【具體實施方式】一所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)的區(qū)別在于，所述的FPGAl內(nèi)部嵌入有:PCI協(xié)議解析模塊1-1、地址寄存器1-2、外設(shè)尋址器1-3、外設(shè)使能寄存器1-4、數(shù)據(jù)寄存器1-5、SRAM數(shù)據(jù)緩存器1-6、算法邏輯控制模塊1-7、指令生成器1_8、指令輸出寄存器1-9和指令庫1-10 ；
[0027]所述的PCI協(xié)議解析模塊1-1用于將地址和數(shù)據(jù)信息分別存入地址寄存器1-2和數(shù)據(jù)寄存器1-5，并且與數(shù)據(jù)寄存器1-5進行數(shù)據(jù)交換，
[0028]地址寄存器1-2中的地址信息通過外設(shè)尋址器1-3譯碼之后，存儲至外設(shè)使能寄存器1-4供外設(shè)讀??；
[0029]算法邏輯控制模塊1-7采集數(shù)據(jù)寄存器1-5和SRAM數(shù)據(jù)緩存器1_6中的數(shù)據(jù)信息進行處理獲得結(jié)果，并將獲得的結(jié)果輸出至指令生成器1-8中生成控制指令，該控制指令發(fā)送至指令輸出寄存器1-9供外設(shè)讀??；
[0030]算法邏輯控制模塊1-7內(nèi)預(yù)置了反饋延遲補償算法，用于對外設(shè)的反饋信號傳輸造成的延遲進行補償；數(shù)據(jù)寄存器1-5通過SRAM數(shù)據(jù)緩存器1-6與外設(shè)進行DMA數(shù)據(jù)傳輸;
[0031]指令庫1-10是預(yù)存于FPGAl內(nèi)部的指令集合，外設(shè)被選通后，通過指令輸出寄存器1-9直接調(diào)用指令庫1-10中的指令，指令指針自動指向下一條指令，在外設(shè)時鐘或全局時鐘的控制下，實現(xiàn)一系列指令的定時發(fā)送。
[0032]本實施方式中，F(xiàn)PGAl內(nèi)設(shè)有的PCI協(xié)議解析模塊1_1，能夠極大程度上降低開發(fā)成本，將成本高、靈活度低、周期長的硬件設(shè)計轉(zhuǎn)化為成本低、靈活度高、周期短的軟件設(shè)計。借助FPGAl內(nèi)置的SRAM數(shù)據(jù)緩存1_6，在上位機和外設(shè)之間，能夠進行大規(guī)模的DMA數(shù)據(jù)傳輸，為各種顯示設(shè)備提供了高速可靠的功能實現(xiàn)。指令庫ι-?ο中指令調(diào)用和發(fā)送實用于如步進電機、伺服電機和流水燈等強實時性外設(shè)的工運作。
[0033]數(shù)據(jù)寄存器1-5和SRAM數(shù)據(jù)緩存1_6中的數(shù)據(jù)信息通過算法邏輯控制模塊1_7進行算法的處理，獲得結(jié)果，并將獲得的結(jié)果輸出至指令生成器1-8中生成控制指令，該控制指令通過指令輸出寄存器1-9輸入給相應(yīng)外設(shè)；被選中的外設(shè)在該控制指令下執(zhí)行相應(yīng)的動作。
[0034]【具體實施方式】三:參見圖2說明本實施方式，本實施方式與【具體實施方式】二所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)的區(qū)別在于，所述的算法邏輯控制模塊1-7包括PID控制模塊、FFT算法模塊和FIR算法模塊，
[0035]所述的PID控制模塊用于實現(xiàn)電動元件的優(yōu)化控制，F(xiàn)FT算法模塊用于分析信號的運動性能，F(xiàn)IR算法模塊用于實現(xiàn)高級數(shù)字控制。
[0036]本實施方式中，PID控制模塊、FFT算法模塊和FIR算法模塊中的算法采用現(xiàn)有算法就能實現(xiàn)。
[0037]【具體實施方式】四:參見圖2說明本實施方式，本實施方式與【具體實施方式】三所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)的區(qū)別在于，所述的算法邏輯控制模塊1-7采用邏輯單元硬件實現(xiàn)或采用基于NIOS II核的軟件實現(xiàn)。
[0038]本實施方式中，算法邏輯控制模塊1-7嵌入在FPGAl內(nèi)，算法邏輯控制模塊1_7可以采用邏輯單元硬件實現(xiàn)，占用資源較小，速度快且穩(wěn)定；也可以采用基于NIOS II核的軟件實現(xiàn)，該方法編程簡單，開發(fā)周期短，更新升級快。
【權(quán)利要求】
1.面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)，其特征在于，它包括FPGA(I)、FPGA配置器件(2 )、非易失性大容量存儲器(3 )、外設(shè)接口與信號轉(zhuǎn)換器(4 )和電平轉(zhuǎn)換接口(5)，所述的FPGA (I)的電壓信號輸入輸出端通過電平轉(zhuǎn)換接口(5)與PCI系統(tǒng)總線連接，F(xiàn)PGA (I)的存儲信號輸入輸出端與非易失性大容量存儲器(3)的存儲信號輸入輸出端連接，F(xiàn)PGA (I)的控制信號輸入輸出端與外設(shè)接口與信號轉(zhuǎn)換器(4)的信號輸入輸出端連接，F(xiàn)PGA (I)的數(shù)據(jù)信號輸入輸出端與FPGA配置器件(2)的數(shù)據(jù)信號輸入輸出端連接。
2.根據(jù)權(quán)利要求1所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)，其特征在于，所述的FPGA (I)內(nèi)部嵌入有:PCI協(xié)議解析模塊(1-1)、地址寄存器(1-2)、外設(shè)尋址器(1-3)、外設(shè)使能寄存器(1-4)、數(shù)據(jù)寄存器(1-5)、SRAM數(shù)據(jù)緩存器(1_6)、算法邏輯控制模塊(1-7)、指令生成器(1-8)、指令輸出寄存器(1-9)和指令庫(1-10)； 所述的PCI協(xié)議解析模塊(1-1)用于將地址和數(shù)據(jù)信息分別存入地址寄存器(1-2)和數(shù)據(jù)寄存器(1-5)，并且與數(shù)據(jù)寄存器(1-5)進行數(shù)據(jù)交換， 地址寄存器(1-2)中的地址信息通過外設(shè)尋址器(1-3)譯碼之后，存儲至外設(shè)使能寄存器(1-4)供外設(shè)讀??； 算法邏輯控制模塊(1-7 )采集數(shù)據(jù)寄存器(1-5 )和SRAM數(shù)據(jù)緩存器(1-6 )中的數(shù)據(jù)信息進行處理獲得結(jié)果，并將獲得的結(jié)果輸出至指令生成器(1-8)中生成控制指令，該控制指令發(fā)送至指令輸出寄存器(1-9)供外設(shè)讀??； 算法邏輯控制模塊(1-7)內(nèi)預(yù)置了反饋延遲補償算法，用于對外設(shè)的反饋信號傳輸造成的延遲進行補償；數(shù)據(jù)寄存器(1-5)通過SRAM數(shù)據(jù)緩存器(1-6)與外設(shè)進行DMA數(shù)據(jù)傳輸; 指令庫(1-10)是預(yù)存于FPGA (I)內(nèi)部的指令集合，外設(shè)被選通后，通過指令輸出寄存器(1-9)直接調(diào)用指令庫(1-10)中的指令，指令指針自動指向下一條指令，在外設(shè)時鐘或全局時鐘的控制下，實現(xiàn)一系列指令的定時發(fā)送。
3.根據(jù)權(quán)利要求2所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)，其特征在于，所述的算法邏輯控制模塊(1-7)包括PID控制模塊、FFT算法模塊和FIR算法模塊，所述的PID控制模塊用于實現(xiàn)電動元件的優(yōu)化控制，F(xiàn)FT算法模塊用于分析信號的運動性能，F(xiàn)IR算法模塊用于實現(xiàn)高級數(shù)字控制。
4.根據(jù)權(quán)利要求3所述的面向高速嵌入式控制系統(tǒng)的PCI多功能數(shù)字控制系統(tǒng)，其特征在于，所述的算法邏輯控制模塊(1-7)采用邏輯單元硬件實現(xiàn)或采用基于NIOS II核的軟件實現(xiàn)。
【文檔編號】G05B19/414GK103760826SQ201410028036
【公開日】2014年4月30日 申請日期:2014年1月22日 優(yōu)先權(quán)日:2014年1月22日
【發(fā)明者】張增杰, 高會軍, 彭鵬, 徐世東, 余洋 申請人:哈爾濱工業(yè)大學(xué)