一種高精度帶隙基準(zhǔn)電壓源的制作方法
【專利摘要】一種高精度帶隙基準(zhǔn)電壓源。它由運(yùn)算放大器OP，多個(gè)PMOS管PM與多個(gè)NMOS管NM及多個(gè)PNP三極管Q以及若干個(gè)電阻R連接組成，采用在正負(fù)溫度區(qū)間內(nèi)分別實(shí)行溫度補(bǔ)償?shù)姆椒ǎ謩e在電阻和三極管上用NMOS管分流電流實(shí)現(xiàn)這一目的，通過(guò)在運(yùn)算放大器OP和電源VCC之間引入負(fù)反饋以提高帶隙基準(zhǔn)電壓源的電壓抑制比，從而是帶隙基準(zhǔn)電壓源獲得高精度基準(zhǔn)電壓；在-40-120℃溫度范圍內(nèi)具有8.20ppm／℃以下的溫度系數(shù)和在低頻下具83.0dB的電源電壓抑制比，可廣泛用于要求提供高精度參考電位的民用或軍用集成電路中。
【專利說(shuō)明】一種高精度帶隙基準(zhǔn)電壓源
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明屬于集成電路中的帶隙基準(zhǔn)電壓源領(lǐng)域。
【背景技術(shù)】:
[0002]帶隙基準(zhǔn)電壓源是諸多芯片的重要組成電路之一，在需要高精度參考電位的場(chǎng)合有很多應(yīng)用，比如:比較器、ADC和DAC等，其性能的好壞對(duì)芯片性能有很大影響。衡量帶隙基準(zhǔn)電壓源性能的主要指標(biāo)是溫度系數(shù)和電源電壓抑制比，隨著技術(shù)的發(fā)展和應(yīng)用的更加苛刻，帶隙基準(zhǔn)電壓源的高精度性能指標(biāo)要求越來(lái)越高。
[0003]現(xiàn)有的傳統(tǒng)帶隙基準(zhǔn)電壓源的電路結(jié)構(gòu)如圖2所示，它多采用一階溫度補(bǔ)償方式，它是由第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、運(yùn)算放大器0P1、第五PNP三級(jí)管Q5、第六PNP三級(jí)管Q6、第七PNP三級(jí)管Q7、第五電阻R5、第六電阻R6以及電源VCCl和接地端GND1、基準(zhǔn)電壓輸出端Vrefl連接成帶隙基準(zhǔn)電壓源。這種結(jié)構(gòu)很難在民用(-20-850C )和軍用(-40-120°C )的應(yīng)用場(chǎng)合下達(dá)到IOppm / °C以下的溫度系數(shù)，并且其電源電壓抑制比特性也不理想。

【發(fā)明內(nèi)容】
:
[0004]為了克服現(xiàn)有傳統(tǒng)帶隙基準(zhǔn)電壓源的溫度系數(shù)和電源電壓抑制比不能滿足高精度應(yīng)用場(chǎng)合要求的不足之處，本發(fā)明提出了一種高精度帶隙準(zhǔn)電壓源，參見(jiàn)附圖1，它由正溫度系數(shù)產(chǎn)生電路1、正溫度系數(shù)補(bǔ)償電壓產(chǎn)生電路2、基準(zhǔn)電壓輸出電路3連接構(gòu)成；由運(yùn)算放大器0P、第一 PMOS管PMl、第二 PMOS管PM2、第三PMOS管PM3、第一 NMOS管NMl、第一 PNP三級(jí)管Q1、第二 PNP三級(jí)管Q2、第一電阻R1、第二電阻R2、電源VCC、接地GND連接成正溫度系數(shù)電流產(chǎn)生電路I ;第四PMOS管PM4、第五PMOS管PM5、第二 NMOS管匪2、第三NMOS管匪3、第三PNP三級(jí)管Q3、第三電阻R3連接成正溫度系數(shù)補(bǔ)償電流產(chǎn)生電路2 ；由第六PMOS管PM6、第七PMOS管PM7、第四NMOS管NM4、第五NMOS管NM5、第四個(gè)PNP三級(jí)管Q4、、第四電阻R4、基準(zhǔn)電壓輸出端Vref連接成基準(zhǔn)電壓輸出電路；上述三個(gè)電路之間的連接是:第一 PMOS管PMl至第七PMOS管PM7的電源供接至電源VCC ;第三PMOS管PM3至第七PMOS管PM7的柵極相共接；第一 PNP三級(jí)管Ql至第四個(gè)PNP三級(jí)管Q4的基極、發(fā)射極相共接；正溫度系數(shù)補(bǔ)償電流產(chǎn)生電路中的第五PMOS管PM5的漏極與第二 NMOS管匪2的柵極及第二電阻R2的共接點(diǎn)連接至基準(zhǔn)電路輸出電路3中的第四NMOS管NM4的柵極。
[0005]本發(fā)明一種高精度帶隙基準(zhǔn)電壓源的優(yōu)點(diǎn)是提高了電源電壓抑制比，改善了溫度系數(shù)，適用于高精度要求的場(chǎng)合。
【專利附圖】

【附圖說(shuō)明】:
[0006]圖1是本發(fā)明一種高精度帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)圖
[0007]圖2是現(xiàn)有技術(shù)傳統(tǒng)的帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)圖
[0008]【具體實(shí)施方式】[0009]發(fā)明結(jié)合具體實(shí)施例參見(jiàn)附圖進(jìn)一步說(shuō)明如下:
[0010]一種高精度帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)如圖1所示，它由如下兒部分構(gòu)成:由正溫度系數(shù)電流產(chǎn)生電路1、正溫度系數(shù)補(bǔ)償電壓產(chǎn)生電路2以及基準(zhǔn)輸出支路電路3組成。
[0011]上面設(shè)計(jì)的利用負(fù)反饋提高帶隙基準(zhǔn)源的電源電壓抑制比和通過(guò)NMOS管分流實(shí)現(xiàn)分段溫度線性補(bǔ)償?shù)姆椒?，能非常有效改善現(xiàn)用帶隙基準(zhǔn)源電源電壓抑制比與其溫度系數(shù)方面的不足之處，具有電路簡(jiǎn)單明了，而且性能卓越，二是改善效果明顯。在參照CSMC0.5 μ m標(biāo)準(zhǔn)下,在Cadence Spectre仿真器下本帶隙基準(zhǔn)源在低頻下具有83.0dB的電源電壓抑制比，在-40.1200C的溫度范圍內(nèi)具有8.20ppm/°C的溫度系數(shù)，這些仿真結(jié)果很好的驗(yàn)證了以上措施的有效性。
【權(quán)利要求】
1.一種高精度帶隙基準(zhǔn)電壓源，其特征在于它是由正溫度系數(shù)產(chǎn)生電路1、正溫度系數(shù)補(bǔ)償電壓產(chǎn)生電路2、基準(zhǔn)電壓輸出電路3連接構(gòu)成；由運(yùn)算放大器0P、第一 PMOS管PMl、第二 PMOS管PM2、第三PMOS管PM3、第一 NMOS管NMl、第一 PNP三級(jí)管Q1、第二 PNP三級(jí)管Q2、第一電阻R1、第二電阻R2、電源VCC、接地GND連接成正溫度系數(shù)電流產(chǎn)生電路I ;第四PMOS管PM4、第五PMOS管PM5、第二 NMOS管NM2、第三NMOS管NM3、第三PNP三級(jí)管Q3、第三電阻R3連接成正溫度系數(shù)補(bǔ)償電流產(chǎn)生電路2 ；由第六PMOS管PM6、第七PMOS管PM7、第四NMOS管NM4、第五NMOS管匪5、第四個(gè)PNP三級(jí)管Q4、、第四電阻R4、基準(zhǔn)電壓輸出端Vref連接成基準(zhǔn)電壓輸出電路；上述三個(gè)電路之間的連接是:第一PMOS管PMl至第七PMOS管PM7的電源供接至電源VCC ;第三PMOS管PM3至第七PMOS管PM7的柵極相共接；第一PNP三級(jí)管Ql至第四個(gè)PNP三級(jí)管Q4的基極、發(fā)射極相共接；正溫度系數(shù)補(bǔ)償電流產(chǎn)生電路中的第五PMOS管PM5的漏極與第二 NMOS管匪2的柵極及第二電阻R2的共接點(diǎn)連接至基準(zhǔn)電路輸出電路3中的第四NMOS管NM4的柵極。
【文檔編號(hào)】G05F1/56GK203552114SQ201320618820
【公開(kāi)日】2014年4月16日 申請(qǐng)日期:2013年10月9日 優(yōu)先權(quán)日:2013年10月9日
【發(fā)明者】李正大 申請(qǐng)人:長(zhǎng)沙學(xué)院