通過時(shí)鐘信號速率調(diào)整的信號流控制的制作方法
【專利摘要】本發(fā)明提供控制電路和可調(diào)整時(shí)鐘信號發(fā)生電路來控制電子器件和電子器件系統(tǒng)的信號發(fā)送速率。該控制電路可以接收狀態(tài)信號，所述狀態(tài)信號指示信號發(fā)送和接收電路的當(dāng)前時(shí)鐘速率以及信號接收電路的當(dāng)前處理能力。然后該控制電路生成控制該可調(diào)整時(shí)鐘信號發(fā)生電路的控制信號。該可調(diào)整時(shí)鐘信號發(fā)生電路可被用來調(diào)整為信號發(fā)送和接收電路所生成的時(shí)鐘信號的速率，其能夠增加或減少這些電路之間的信號發(fā)送速率。
【專利說明】通過時(shí)鐘信號速率調(diào)整的信號流控制
[0001]本申請要求于2012年10月9日提交的美國專利申請N0.13 / 648，146的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及電子器件，并且更特別地涉及具有信號發(fā)送電路和信號接收電路的電子器件。
【背景技術(shù)】
[0003]信號發(fā)送和接收是電子器件內(nèi)的電路之間以及不同電子器件內(nèi)的電路之間進(jìn)行通信的基礎(chǔ)。例如，涉及線路協(xié)議的系統(tǒng)如Ethernet或Interlaken可以被用于從一個(gè)電子器件向另一電子器件發(fā)送信息，而由電子器件執(zhí)行的算法操作可能涉及電子器件上的各種處理級之間的信息流。在這兩種情形下，頻繁發(fā)生如下情況，即信號接收電路一時(shí)沒有準(zhǔn)備好接受附加數(shù)據(jù)并且需要將該信息傳送給信號發(fā)送電路，以使其臨時(shí)暫停新數(shù)據(jù)的發(fā)送。
[0004]常規(guī)體系架構(gòu)已經(jīng)通過向信號發(fā)送電路廣播保持指令來解決這一問題。然后信號發(fā)送電路將信號發(fā)送每次保持多個(gè)離散時(shí)鐘周期。例如，可以通過中斷時(shí)鐘信號而完全禁能信號發(fā)送。通過將未使用的數(shù)據(jù)周期引入所發(fā)送的信號中，其他體系架構(gòu)可以選擇繼續(xù)發(fā)送數(shù)據(jù)并處理來自接收電路的暫停請求。由于多種原因，這是有問題的。例如，在正確的時(shí)間發(fā)送電路失效而導(dǎo)致停止發(fā)送數(shù)據(jù)是錯(cuò)誤行為的共同起源。如果信號發(fā)送中斷發(fā)生太遲，則接收電路可能在其并未準(zhǔn)備好時(shí)接收數(shù)據(jù)，實(shí)際上導(dǎo)致數(shù)據(jù)損失。作為替代，如果信號發(fā)送中斷發(fā)生太早，則接收電路可能接收并處理無效數(shù)據(jù)，實(shí)際上導(dǎo)致接收電路中的錯(cuò)誤行為。
[0005]也可能發(fā)生這樣的情況，即信號接收電路處理進(jìn)入的數(shù)據(jù)快于發(fā)送電路發(fā)送數(shù)據(jù)。然后信號接收電路將會(huì)空閑直至新數(shù)據(jù)被信號發(fā)送電路發(fā)送。
【發(fā)明內(nèi)容】
[0006]—種電子器件可以包括基于時(shí)鐘信號生成信號的第一電路。該電子器件可以包括從該第一電路接收信號并生成指示其當(dāng)前處理能力的狀態(tài)信號的第二電路。該電子器件可以包括從該第二電路接收狀態(tài)信號并且基于所接收的狀態(tài)信號調(diào)整該第一電路的時(shí)鐘信號的控制電路?？梢允褂每删幊痰幕?qū)Ｓ玫幕ミB資源來分配該時(shí)鐘信號。
[0007]應(yīng)當(dāng)理解本發(fā)明能通過多種方式實(shí)施，例如作為處理方法、裝置、系統(tǒng)、器件、計(jì)算機(jī)可讀介質(zhì)上的指令或上述各項(xiàng)的任何期望組合。本發(fā)明的若干創(chuàng)造性實(shí)施例在下文描述。
[0008]如果需要，上述電子器件可以包括從控制電路接收控制信號并生成經(jīng)調(diào)整的時(shí)鐘信號的可調(diào)整時(shí)鐘信號發(fā)生電路。
[0009]該可調(diào)整時(shí)鐘信號發(fā)生電路可以使用可編程鎖相環(huán)(PLL)電路或可編程延遲鎖相環(huán)(DLL)電路(作為示例)。如果需要，可以使用多個(gè)固定速率時(shí)鐘信號和用于選擇合適的時(shí)鐘信號的多路復(fù)用器或者選擇性地禁能時(shí)鐘信號的使能電路。
[0010]本發(fā)明的進(jìn)一步特征、其特性和各種優(yōu)點(diǎn)將從附圖和優(yōu)選實(shí)施例的以下詳細(xì)說明體現(xiàn)得更明顯。
【專利附圖】
【附圖說明】
[0011]圖1是根據(jù)本發(fā)明實(shí)施例的互連器件的說明性系統(tǒng)的示意圖。
[0012]圖2是根據(jù)本發(fā)明實(shí)施例的互連集成電路的說明性示意圖。
[0013]圖3是根據(jù)本發(fā)明實(shí)施例的說明性可編程集成電路如可編程邏輯器件的示意圖。
[0014]圖4是根據(jù)本發(fā)明實(shí)施例的具有多個(gè)處理級和可調(diào)整時(shí)鐘發(fā)生電路的說明性系統(tǒng)的示意圖。
[0015]圖5是根據(jù)本發(fā)明實(shí)施例的具有可配置為使能和禁能時(shí)鐘信號的使能電路的說明性可調(diào)整時(shí)鐘發(fā)生電路的示意圖。
[0016]圖6是根據(jù)本發(fā)明實(shí)施例的具有可配置為選擇期望的時(shí)鐘信號的多路復(fù)用電路的說明性可調(diào)整時(shí)鐘發(fā)生電路的示意圖。
[0017]圖7是根據(jù)本發(fā)明實(shí)施例的具有可配置為生成可調(diào)整時(shí)鐘信號的可編程鎖相環(huán)電路的說明性可調(diào)整時(shí)鐘發(fā)生電路的不意圖。
[0018]圖8是根據(jù)本發(fā)明實(shí)施例的具有用于根據(jù)控制電路的引導(dǎo)來調(diào)整它們的時(shí)鐘信號的可調(diào)整時(shí)鐘發(fā)生電路的說明性數(shù)據(jù)發(fā)送和數(shù)據(jù)接收電路的示意圖。
[0019]圖9是根據(jù)本發(fā)明實(shí)施例的用于解釋響應(yīng)于接收的狀態(tài)信號而調(diào)整時(shí)鐘信號的簡化流程圖。
【具體實(shí)施方式】
[0020]電子器件或系統(tǒng)可以包括信號發(fā)送電路和信號接收電路。當(dāng)信號接收電路接近或超出其處理能力的上限或下限時(shí)，可能期望信號接收電路能夠?qū)㈥P(guān)于當(dāng)前狀態(tài)的信息傳回到信號發(fā)送電路，從而信號發(fā)送電路可以相應(yīng)地調(diào)整信號發(fā)送速率。例如，信號發(fā)送電路可以以增加的或減少的數(shù)據(jù)發(fā)送速率發(fā)送新數(shù)據(jù)。
[0021]響應(yīng)于接收到這樣的信息，可能期望信號發(fā)送電路加速、減速或中斷信號發(fā)送。例如，數(shù)據(jù)發(fā)送速率可以被增加或減少至適應(yīng)信號接收電路的當(dāng)前處理能力。類似地，可能期望信號接收電路加速、減速或中斷其信號處理操作。
[0022]信號發(fā)送和接收電路可以使用各自的時(shí)鐘信號進(jìn)行操作。時(shí)鐘信號具有相應(yīng)的時(shí)鐘頻率(時(shí)鐘速率)，所述時(shí)鐘頻率可以被調(diào)整以確定電路處理信號的速率?？刂齐娐房梢员挥脕砘趤碜孕盘柦邮针娐返臓顟B(tài)信息控制時(shí)鐘信號的時(shí)鐘頻率。通過使用控制電路調(diào)整發(fā)送電路、接收電路或同時(shí)調(diào)整兩者的時(shí)鐘速率，與常規(guī)信號發(fā)送和接收電路相比，性能會(huì)有所改進(jìn)。
[0023]可以在不顯著增加電子器件的尺寸的情況下獲得例如降低損失的數(shù)據(jù)信號或提高數(shù)據(jù)信號流量的性能改進(jìn)。調(diào)整發(fā)送和接收電路的時(shí)鐘信號也可以較好地?cái)U(kuò)展至更大的發(fā)送和接收電路尺寸，并且相對于常規(guī)的向信號發(fā)送電路廣播保持指令的方法可能是更加區(qū)域有效的。
[0024]對本領(lǐng)域技術(shù)人員來說顯而易見的是，當(dāng)前的示例性實(shí)施例可以在不需要這些具體細(xì)節(jié)的某些或全部的情況下被實(shí)施。在其它實(shí)例中，眾所周知的操作未被詳細(xì)描述，以避免對當(dāng)前實(shí)施例的不必要的混淆。
[0025]互連電子器件的說明性系統(tǒng)100在圖1中示出。
[0026]互連電子器件的系統(tǒng)具有一個(gè)或更多個(gè)電子器件如器件AllO和器件B130以及互連資源160。電子器件可以是與其它電子器件進(jìn)行通信的任何適合類型的電子器件。這種電子器件的示例包括基本電子組件和電路，如模擬電路、數(shù)字電路、混合信號電路以及在印刷電路板(PCB)上互連的集成電路。這種電子器件的示例也包括復(fù)雜電子系統(tǒng)，如網(wǎng)絡(luò)路由器和手機(jī)基站或者其中的經(jīng)由有線或無線網(wǎng)絡(luò)彼此通信的多個(gè)部分?；ミB資源160如導(dǎo)線和總線、光學(xué)互連基礎(chǔ)設(shè)施或者具有可選的中間開關(guān)的有線和無線網(wǎng)絡(luò)可以被用于從一個(gè)電子器件向另一個(gè)電子器件發(fā)送信號或者從一個(gè)電子器件向多個(gè)其它電子器件廣播信肩、O
[0027]圖2示出電子器件290的系統(tǒng)200的說明性實(shí)施例。在圖2的示例中，電子器件290是集成電路。然而，該示例僅是說明性的。電子器件290可以是任何期望的電子器件，例如圖1中的電子器件110。
[0028]集成電路290可以包括:處理和存儲(chǔ)組件210，例如隨機(jī)訪問存儲(chǔ)器(RAM)、先進(jìn)先出(FIFO)電路、堆?；蚝筮M(jìn)先出(LIFO)電路、只讀存儲(chǔ)器(ROM)或其它存儲(chǔ)元件、嵌入式微處理器、數(shù)字信號處理器(DSP)、微控制器或其它處理電路；控制可調(diào)整時(shí)鐘發(fā)生塊250的控制電路240 ;以及互連資源260例如導(dǎo)線和總線?；ミB資源260可以被用于從一個(gè)組件向另一個(gè)組件發(fā)送信號，或者從一個(gè)組件向一個(gè)或更多個(gè)其它組件廣播信號。例如，互連資源260可以被用于將來自可調(diào)整時(shí)鐘發(fā)生塊250的時(shí)鐘信號分配給集成電路中的某些或全部組件。集成電路可以包括輸入/輸出電路270，該輸入/輸出電路270可以包括并行輸入/輸出電路、差分輸入/輸出電路、串行數(shù)據(jù)收發(fā)器電路或任何其它期望的輸入/輸出電路。輸入/輸出電路270可以被用于在與其它器件通信時(shí)經(jīng)由互連資源280發(fā)送和接收信號。
[0029]例如，集成電路290可以使用輸入/輸出電路270經(jīng)由互連資源280以給定的發(fā)送速率發(fā)送串行化的數(shù)據(jù)信號給另一個(gè)集成電路。如果需要，可以使用輸入/輸出電路270發(fā)送并行數(shù)據(jù)信號。信號接收集成電路可以被配置為將其處理能力以狀態(tài)信號的形式傳回到信號發(fā)送集成電路。發(fā)送集成電路290可以使用輸入/輸出電路270接收狀態(tài)信號。狀態(tài)信號可以經(jīng)由互連資源260從輸入/輸出電路270被傳送至控制電路240?？刂齐娐?40可以基于狀態(tài)信號經(jīng)由互連資源260向可調(diào)整時(shí)鐘發(fā)生電路250提供控制信號。
[0030]可調(diào)整時(shí)鐘發(fā)生電路250可以包括鎖相環(huán)(PLL)電路、延遲鎖定環(huán)(DLL)電路或者與時(shí)鐘速率調(diào)整電路組合在一起的其它合適的時(shí)鐘信號發(fā)生電路?？烧{(diào)整時(shí)鐘發(fā)生電路250可以基于其從控制電路240接收的信號改變其生成的時(shí)鐘信號的速率。然后修改后的時(shí)鐘信號可以經(jīng)由互連資源260向集成電路中的其它組件廣播?；跁r(shí)鐘信號的不同速率，可以相應(yīng)地調(diào)整出自集成電路290的數(shù)據(jù)信號發(fā)送速率。
[0031]集成電路290可以是可編程集成電路，例如圖3所示的可編程邏輯器件300。
[0032]可編程邏輯器件300具有輸入/輸出電路320，該輸入/輸出電路320用于經(jīng)由輸入/輸出管腳340將信號從器件300發(fā)出并從其它器件接收信號?；ミB資源360例如全局和局部的垂直和水平的導(dǎo)線和總線可以被用于在器件300上路由信號。[0033]輸入/輸出電路320包括并行輸入/輸出電路、串行數(shù)據(jù)收發(fā)器電路、差分接收器和發(fā)送器電路或用于將一個(gè)集成電路連接至另一集成電路的其它電路。
[0034]互連資源360包括導(dǎo)線和在各導(dǎo)線之間的可編程連接，因此有時(shí)也被稱為可編程互連360。
[0035]可編程邏輯區(qū)域380可以包括可編程組件，例如數(shù)字信號處理電路、存儲(chǔ)電路、算法電路、可編程鎖相環(huán)電路，可編程延遲鎖定環(huán)電路或者其它組合和時(shí)序邏輯電路。可編程邏輯區(qū)域380可以進(jìn)一步包括與掩?？删幊屉娐芬粯涌膳渲玫墓袒R(shí)產(chǎn)權(quán)塊以及其它類型的固化電路。可編程邏輯區(qū)域380可以被配置為執(zhí)行定制的邏輯功能。可編程互連360可以被視為是一種類型的可編程邏輯區(qū)域380。
[0036]可編程邏輯器件300包含可編程存儲(chǔ)器元件350。存儲(chǔ)器元件350可以使用管腳(前面是“管腳”)340和輸入/輸出電路320加載配置數(shù)據(jù)(也被稱為編程數(shù)據(jù))。一旦被加載，每個(gè)存儲(chǔ)器元件提供相應(yīng)的靜態(tài)控制信號來控制可編程邏輯區(qū)域380中的相關(guān)邏輯組件的操作。在典型的情景中，加載后的存儲(chǔ)器元件350的輸出被施加于可編程邏輯區(qū)域380中的金屬-氧化物-半導(dǎo)體晶體管的柵極以打開或關(guān)閉某些晶體管，從而配置可編程邏輯區(qū)域380中的邏輯和路由路徑。能被以這種方式控制的可編程邏輯電路元件包括多路復(fù)用器(例如用于形成可編程互連360中的路由路徑的多路復(fù)用器)、查找表、邏輯陣列、AND / OR / NAND / NOR邏輯門、傳輸門(pass gate)等等中的一些部分。
[0037]存儲(chǔ)器元件350可以使用任何合適的易失性和/或非易失性存儲(chǔ)器結(jié)構(gòu)，例如隨機(jī)訪問存儲(chǔ)器(RAM)單元、熔絲、反熔絲、可編程只讀存儲(chǔ)器存儲(chǔ)單元、掩模編程和激光編程的結(jié)構(gòu)、這些結(jié)構(gòu)的組合等等。因?yàn)榇鎯?chǔ)器元件350在編程期間用配置數(shù)據(jù)加載，所以存儲(chǔ)器元件350有時(shí)被稱為配置存儲(chǔ)器、配置RAM或可編程存儲(chǔ)器元件。
[0038]器件300的電路可以使用任何合適的體系架構(gòu)來組織。作為示例，可編程邏輯器件300的邏輯可以被組織在更大可編程邏輯區(qū)域的一系列行和列中，每個(gè)更大可編程邏輯區(qū)域包含多個(gè)更小的邏輯區(qū)域。更小的邏輯區(qū)域可以是例如有時(shí)被稱為邏輯元件(LE)的邏輯區(qū)域，每個(gè)邏輯元件包含查找表、一個(gè)或更多個(gè)寄存器以及可編程多路復(fù)用器電路。更小的邏輯區(qū)域也可以是例如有時(shí)被稱為自適應(yīng)邏輯模塊(ALM)的邏輯區(qū)域。每個(gè)自適應(yīng)邏輯模塊可以包括一對加法器、一對關(guān)聯(lián)的寄存器以及查找表或其它共享組合邏輯塊(即來自一對LE的資源——在該背景下有時(shí)被稱為自適應(yīng)邏輯元件或ALE)。更大的區(qū)域可以是例如包含多個(gè)邏輯元件或多個(gè)ALM的邏輯陣列塊(LAB)。
[0039]在器件編程過程中，配置數(shù)據(jù)被加載到器件300中，器件300配置可編程區(qū)域380以使得它們的邏輯資源對其輸入執(zhí)行期望的邏輯功能并產(chǎn)生期望的輸出信號。
[0040]器件300的資源例如可編程邏輯區(qū)域380可以通過可編程互連360而被互連?；ミB360可以包括垂直和水平的導(dǎo)體。這些導(dǎo)體可以包括橫跨基本整個(gè)器件300的全局導(dǎo)線、橫跨器件300的一部分的部分線例如二分之一線或四分之一線、特定長度的交錯(cuò)線(例如足以互連若干個(gè)邏輯陣列塊或其它此類邏輯區(qū)域)、更小的局部線或任何其他合適的互連資源布置。一些導(dǎo)體可以允許將信號以最小的相位差(如果有的話)分配至器件300的所有可編程邏輯區(qū)域380。那些導(dǎo)體被優(yōu)選用于分配時(shí)鐘信號或全局復(fù)位信號。
[0041]如果需要，器件300的邏輯可以被布置為更多的級或?qū)樱渲卸鄠€(gè)大區(qū)域被互連以形成更大的邏輯部分。其它器件布置可以使用不是按行和列布置的邏輯。[0042]除了圖3中示出的相對較大的可編程邏輯塊，器件300 —般也包括與器件300上的可編程互連、存儲(chǔ)器和輸入輸出電路相關(guān)的一些可編程邏輯。例如，輸入輸出電路320可以包含可編程輸入和輸出緩沖器?；ミB360可以被編程以將信號路由到期望的目的地。
[0043]例如，可編程邏輯器件300能夠以給定的發(fā)送速率經(jīng)由輸入/輸出電路320和管腳340向另一電子器件發(fā)送由可編程邏輯區(qū)域380生成的串行化的數(shù)據(jù)信號。也可以使用并行輸入/輸出電路320以給定的發(fā)送速率向另一電子器件發(fā)送并行數(shù)據(jù)信號。信號接收電子器件可以被配置為將其處理能力以狀態(tài)信號的方式送回到可編程邏輯器件300?？删幊踢壿嬈骷?00可以在其輸入輸出電路320中接收該狀態(tài)信號，從這里該狀態(tài)信號可以經(jīng)由互連資源360被發(fā)送到可以由可編程邏輯區(qū)域380中的可編程組件實(shí)現(xiàn)的控制電路。根據(jù)該狀態(tài)信號，控制電路可以經(jīng)由互連資源360發(fā)送信號到也可以由可編程邏輯區(qū)域380中的可編程組件實(shí)現(xiàn)的可調(diào)整時(shí)鐘發(fā)生電路。
[0044]可調(diào)整時(shí)鐘發(fā)生電路可以基于其從控制電路240接收的信號改變其生成的時(shí)鐘信號的速率。然后修改后的時(shí)鐘信號可以經(jīng)由互連資源360向可編程邏輯器件300中的其它組件進(jìn)行廣播?；跁r(shí)鐘信號的不同速率，可以相應(yīng)地調(diào)整出自可編程邏輯器件的數(shù)據(jù)信號發(fā)送速率。
[0045]上述示例是結(jié)合位于另一電子器件中的接收電路進(jìn)行說明的。該另一電子器件可以是任何類型的電子器件如基本電子組件和電路，例如模擬電路、數(shù)字電路、混合信號電路、在印刷電路板(PCB)上互連的集成電路。可替代的實(shí)施例可以包括在同一可編程邏輯區(qū)域380內(nèi)或者在同一可編程邏輯器件300上的不同可編程邏輯區(qū)域380中設(shè)置發(fā)送和接收電路。
[0046]系統(tǒng)和電子器件可以包括用于處理信號的多個(gè)處理級。圖4是根據(jù)本發(fā)明進(jìn)一步方面的具有多個(gè)處理級的電子器件例如可編程邏輯器件300的配置400的示意圖。
[0047]處理級1410可以表示由可編程邏輯區(qū)域380實(shí)現(xiàn)并且根據(jù)經(jīng)由互連資源450接收的第一時(shí)鐘信號進(jìn)行操作的處理級。它可以進(jìn)一步經(jīng)由互連資源470向處理級2490發(fā)送數(shù)據(jù)信號。處理級2可以是另一可編程邏輯區(qū)域380中的第二處理級，在該情況下可以使用可編程邏輯器件300中的輸入/輸出電路320來發(fā)送數(shù)據(jù)信號。處理級2也可以存在于同一可編程邏輯區(qū)域380中，在該情況下將經(jīng)由該可編程邏輯區(qū)域內(nèi)的互連資源470發(fā)送數(shù)據(jù)信號。處理級2490可以根據(jù)經(jīng)由互連資源460接收的第二時(shí)鐘信號進(jìn)行操作。
[0048]處理級2490可以進(jìn)一步經(jīng)由互連資源480向控制電路420發(fā)送帶有識(shí)別其當(dāng)前處理能力的信息的狀態(tài)信號。該狀態(tài)信號可以指示處理級2490接近于使用其全部處理能力或其已經(jīng)達(dá)到其處理能力極限。作為示例，處理級2490可具有經(jīng)由互連資源470從處理級1410接收輸入信號的緩沖器。在該示例中，處理能力可以指示緩沖器有多滿。
[0049]處理級1410也可以經(jīng)由互連資源480向控制電路420發(fā)送帶有關(guān)于其當(dāng)前時(shí)鐘速率的信息的狀態(tài)信號。
[0050]基于狀態(tài)信號，控制電路420可以經(jīng)由互連資源430發(fā)送控制信號至可調(diào)整時(shí)鐘發(fā)生電路440?？刂菩盘柨梢砸龑?dǎo)可調(diào)整時(shí)鐘發(fā)生電路440來改變經(jīng)由互連資源450發(fā)送的時(shí)鐘信號的速率(例如時(shí)鐘頻率)。例如，如果處理級2490的當(dāng)前處理能力接近其上限，則控制信號可以引導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路440降低第一時(shí)鐘信號的時(shí)鐘速率。作為替代，如果當(dāng)前處理能力接近其下限，則控制信號可以引導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路440提高經(jīng)由互連資源450發(fā)送的第一時(shí)鐘信號的時(shí)鐘速率。如果處理級2490的處理能力已經(jīng)超過其上限，則控制信號也可已引導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路440完全暫停第一時(shí)鐘信號的發(fā)送。
[0051]作為替代，如果經(jīng)由互連資源450發(fā)送的第一時(shí)鐘信號的速率已經(jīng)以處理級1410的最大可允許時(shí)鐘速率進(jìn)行操作并且處理級2490接近或達(dá)到了其處理能力下限，則經(jīng)由互連資源430發(fā)送的控制信號可以弓I導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路440提高經(jīng)由互連資源460發(fā)送的第二時(shí)鐘信號的時(shí)鐘速率。
[0052]可調(diào)整時(shí)鐘發(fā)生電路440可以具有可編程鎖相環(huán)電路、可編程延遲鎖相環(huán)電路或其它允許生成并動(dòng)態(tài)調(diào)整時(shí)鐘信號速率的電路，如圖5、圖6和圖7所示?；谄浣?jīng)由互連資源430接收的控制信號，它可以改變其經(jīng)由互連資源450和460發(fā)送的時(shí)鐘信號的時(shí)鐘速率。
[0053]配置400也可以具有若干個(gè)可根據(jù)相同原理進(jìn)行操作的在前或在后處理級。
[0054]圖5示出了通過選擇性地開啟和關(guān)閉時(shí)鐘信號發(fā)送來調(diào)整時(shí)鐘速率的說明性實(shí)施例?？烧{(diào)整時(shí)鐘發(fā)生電路440可以具有以給定速率生成時(shí)鐘信號的固定速率時(shí)鐘信號發(fā)生電路540。該時(shí)鐘信號經(jīng)由互連資源550被發(fā)送給使能電路520。該使能電路可以包括用于異步使能和禁能時(shí)鐘信號的簡單與門(AND gate)，與其中選擇位由時(shí)鐘信號控制以允許同步使能或禁能時(shí)鐘信號的多路復(fù)用器電路耦合的與門，或允許暫停和恢復(fù)經(jīng)由互連資源450和460發(fā)送時(shí)鐘信號的其它合適的使能電路。使能電路520可以由控制電路420所控制。例如，該控制電路可以發(fā)送控制信號至使能電路420，這可以使其暫停經(jīng)由互連資源450發(fā)送時(shí)鐘信號。
[0055]圖6示出了通過根據(jù)階梯函數(shù)選擇性地提高和降低時(shí)鐘速率來調(diào)整時(shí)鐘速率400的另一說明性實(shí)施例。這里，可調(diào)整時(shí)鐘發(fā)生電路440可以具有生成均處于不同固定速率的多個(gè)時(shí)鐘信號的固定速率時(shí)鐘信號發(fā)生電路540。這些時(shí)鐘信號經(jīng)由互連資源650被發(fā)送至電路620，電路620可以選擇輸入信號中的一個(gè)用于經(jīng)由互連資源450進(jìn)行發(fā)送并且選擇輸入信號中的另一個(gè)用于經(jīng)由互連資源460進(jìn)行發(fā)送。電路620可以被實(shí)現(xiàn)為具有傳輸門的多路復(fù)用器、或門平面跟隨其后的與門平面或者允許選擇其輸入之一并將它傳送至其輸出的其它電路?？刂齐娐?20可以通過控制信號430控制選擇由電路620經(jīng)由互連資源650接收的信號。當(dāng)控制信號引導(dǎo)多路復(fù)用器在其經(jīng)由互連資源650接收的信號和其經(jīng)由互連資源450和460發(fā)送的信號之間進(jìn)行切換時(shí)，多路復(fù)用器可能產(chǎn)生毛刺例如短脈沖。例如，如果當(dāng)前選擇的時(shí)鐘信號正好在切換之前具有上升沿且在切換之后跟隨著新選擇的時(shí)鐘信號的下降沿，則這樣的毛刺可能發(fā)生?？蛇x的毛刺過濾電路630可以被用于阻止毛刺經(jīng)由互連資源450和460發(fā)送，從而使得固定速率時(shí)鐘信號之間的過渡平緩?？梢允褂米柚姑探?jīng)由互連資源450和460發(fā)送的任何毛刺過濾電路。例如，毛刺過濾電路可以具有鎖存器，當(dāng)多路復(fù)用器在輸入信號之間進(jìn)行切換時(shí)鎖存器關(guān)閉，并且當(dāng)多路復(fù)用器不切換時(shí)鎖存器透明使用。作為替代，毛刺過濾電路可以使用寄存器鏈，或者它可以使用無論何時(shí)控制信號430引導(dǎo)多路復(fù)用器選擇不同的時(shí)鐘信號來經(jīng)由互連電路450和460發(fā)送都禁能經(jīng)由互連資源450和460發(fā)送時(shí)鐘信號的使能電路，僅舉幾例。
[0056]例如，電路620可以經(jīng)由互連資源650接收N個(gè)固定速率時(shí)鐘信號，其按照時(shí)鐘速率分類，其中I是接收經(jīng)由互連電路450發(fā)送的時(shí)鐘信號的電路可以操作的最慢時(shí)鐘速率，N是該電路可以操作的最快時(shí)鐘速率。控制電路420最初可以經(jīng)由互連資源430發(fā)送信號，其效果是時(shí)鐘信號n=N被選擇來經(jīng)由互連資源450進(jìn)行發(fā)送。然后控制電路可以接收指示處理級2490的當(dāng)前處理能力正在接近其上限的狀態(tài)信號。然后控制電路可以發(fā)送控制信號來選擇時(shí)鐘信號n=N-l經(jīng)由互連資源450進(jìn)行發(fā)送，以降低圖4中的處理級1410的信號發(fā)送速度。它也可以根據(jù)狀態(tài)信號發(fā)送控制信號來選擇另一個(gè)信號η經(jīng)由互連資源450進(jìn)行發(fā)送，其中I≤η < Ν-1。如果狀態(tài)信號進(jìn)一步指示處理級2的處理能力的當(dāng)前使用繼續(xù)增加，則控制電路可以選擇另一時(shí)鐘信號m(m< η)經(jīng)由互連資源450進(jìn)行發(fā)送以進(jìn)一步降低處理級I的信號發(fā)送速率。這些步驟可以被重復(fù)直到圖4中的處理級2490的當(dāng)前處理能力穩(wěn)定。類似地，如果經(jīng)由互連資源450發(fā)送的當(dāng)前時(shí)鐘速率是η < N并且圖4中的處理級2490經(jīng)由互連資源480發(fā)送指示處理級2接近其處理能力下限的狀態(tài)信號至控制電路，則控制電路可以發(fā)送控制信號至可調(diào)整時(shí)鐘發(fā)生電路440以選擇不同的時(shí)鐘信號N > m> n，該時(shí)鐘信號具有更快的時(shí)鐘速率以加速處理級1410的信號發(fā)送。該步驟可以被重復(fù)直到圖4中的處理級2490的當(dāng)前處理能力穩(wěn)定。如果處理級2490的當(dāng)前處理能力繼續(xù)降低并且處理級1410已經(jīng)以其最大時(shí)鐘速率n=N進(jìn)行操作，則控制電路420可以產(chǎn)生控制信號來選擇比當(dāng)前已選擇的經(jīng)由互連資源460發(fā)送的時(shí)鐘信號具有更低時(shí)鐘速率的時(shí)鐘信號以降低處理級2490的處理速率。
[0057]圖7示出了用于調(diào)整時(shí)鐘速率400的另一說明性實(shí)施例。在該實(shí)施例中，可調(diào)整時(shí)鐘發(fā)生電路440使用可編程鎖相環(huán)(PLL)電路740，該可編程鎖相環(huán)(PLL)電路經(jīng)由互連資源430從控制電路420接收控制信號。
[0058]可編程PLL電路740可以使用鑒頻鑒相器電路將基準(zhǔn)時(shí)鐘的上升沿與反饋時(shí)鐘對齊。它可以使用占空比規(guī)范來確定下降沿，該占空比規(guī)范是時(shí)鐘信號的高電平和低電平之間的比率。鑒頻鑒相器電路可以產(chǎn)生控制信號，該控制信號可以引導(dǎo)可變頻率振蕩器以更高或更低的頻率操作?？删幊蘌LL電路740也可以具有在反饋回路中的分頻計(jì)數(shù)器或在反饋回路中修改基準(zhǔn)頻率的其它合適的電路?？删幊蘌LL電路740還可以進(jìn)一步包括多個(gè)后端縮放(post-scale)計(jì)數(shù)器,其允許由可編程PLL電路740產(chǎn)生多個(gè)互為諧波關(guān)系的頻率。經(jīng)由互連資源430從控制電路420發(fā)送到可編程PLL電路740的控制信號能夠以若干方式修改和精細(xì)調(diào)諧經(jīng)由互連資源450和460發(fā)送的頻率。例如，控制信號可以引導(dǎo)可編程PLL電路740通過改變反饋回路中的信號來修改當(dāng)前頻率。控制信號也可以作用于反饋回路中的后端縮放計(jì)數(shù)器或分頻計(jì)數(shù)器。它也可以選擇這些方案的組合或任何其它合適的方案來引導(dǎo)可編程PLL電路740改變經(jīng)由互連資源450和460發(fā)送的時(shí)鐘信號的頻率。
[0059]可調(diào)整時(shí)鐘發(fā)生電路可以被用于調(diào)節(jié)連續(xù)處理級之間的信號流。圖8示出了如圖4所示的連續(xù)處理級800的說明性實(shí)施例，其中處理級1410和處理級2490具有各自的第一和第二時(shí)鐘域。
[0060]處理級1410可以具有多個(gè)并行流水線處理步驟860，這些步驟經(jīng)由互連資源820接收輸入信號，處理這些信號，并且經(jīng)由互連資源870發(fā)送處理后的信號。處理級2490可以具有緩沖器810，該緩沖器具有時(shí)鐘域交叉功能，即該緩沖器在第一時(shí)鐘域接收信號并且在第二時(shí)鐘域發(fā)送那些信號以便在存儲(chǔ)和處理電路830中進(jìn)一步處理。緩沖器810可以具有移位寄存器、FIFO、堆?；蛘吣軌虼鎯?chǔ)輸入信號的其它存儲(chǔ)元件。緩沖器810可以進(jìn)一步具有基于緩沖器810有多滿而生成狀態(tài)信號的電路?？梢越?jīng)由互連資源480將該狀態(tài)信號從緩沖器810發(fā)送到控制電路420。該狀態(tài)信號被控制電路420使用來生成經(jīng)由互連資源430發(fā)送給可調(diào)整時(shí)鐘發(fā)生電路440的控制信號。然后可調(diào)整時(shí)鐘發(fā)生電路440可以通過提高或降低時(shí)鐘速率來修改第一時(shí)鐘域的時(shí)鐘速率。它也可以通過提高或降低時(shí)鐘速率來修改第二時(shí)鐘域的時(shí)鐘速率。
[0061]例如，提高第一時(shí)鐘域的時(shí)鐘速率將提高在處理級1410內(nèi)處理經(jīng)由互連資源820接收的輸入信號并將其經(jīng)由互連資源870發(fā)送給緩沖器810的速率。如果處理級1410向緩沖器810發(fā)送信號的速率快于那些信號被存儲(chǔ)和處理電路830處理的速率，則緩沖器810充滿。存儲(chǔ)和處理電路830的處理速率依賴于第二時(shí)鐘域的時(shí)鐘速率。緩沖器充滿的事實(shí)可以作為狀態(tài)信號被傳回到控制電路。結(jié)果，控制電路可以引導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路來提高第二時(shí)鐘域的速率。如果第二時(shí)鐘域已經(jīng)以其最大速率工作并且緩沖器810繼續(xù)充滿，則控制電路420可以引導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路440來降低第一時(shí)鐘域的速率。
[0062]類似地，第二時(shí)鐘域能夠以一定時(shí)鐘速率進(jìn)行操作，以使得存儲(chǔ)和處理電路830處理來自緩沖器810的信號要快于緩沖器經(jīng)由互連資源870接收新信號。在這種情況下，緩沖器810可能變空并且該狀態(tài)可以被傳回到控制電路420。結(jié)果，控制電路420可以引導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路440增加第一時(shí)鐘域的速率，這能夠增加處理級1410的處理速率，從而也增加由緩沖器810經(jīng)由互連資源870接收新信號的速率。作為替換，如果第一時(shí)鐘域已經(jīng)以其最大速率工作，則控制電路420可以引導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路440降低第二時(shí)鐘域的速率。
[0063]圖9被提供來進(jìn)一步闡釋導(dǎo)致第一和第二時(shí)鐘域的時(shí)鐘速率調(diào)整的信息流。同樣，由控制電路420從第一和第二時(shí)鐘域910接收狀態(tài)信號。控制電路基于所接收的狀態(tài)信號以及第一和第二時(shí)鐘域920的當(dāng)前時(shí)鐘速率來確定第一和第二時(shí)鐘域的新速率。然后控制電路向可調(diào)整時(shí)鐘發(fā)生電路提供控制信號。那些控制信號弓I導(dǎo)可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整第一和第二信號域930的時(shí)鐘速率。
[0064]本文描述的方法和裝置可以被合并到任何適合的電子器件或電子器件系統(tǒng)中。例如，該方法和器件可以被合并到多種類型的器件如微處理器或其它IC中。示例性的IC包括可編程陣列邏輯(PAL)、可編程邏輯陣列(PLA)、現(xiàn)場可編程邏輯陣列(FPLA)、電可編程邏輯器件(EPLD)、電可擦除可編程邏輯器件(EEPLD)、邏輯單元陣列(LCA)、現(xiàn)場可編程門陣列(FPGA)、專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)、專用集成電路(ASIC)，僅舉幾例。
[0065]本文描述的可編程邏輯器件可以是包括一個(gè)或更多個(gè)如下組件的數(shù)據(jù)處理系統(tǒng)的一部分:處理器、存儲(chǔ)器、I/o電路和外圍器件。該數(shù)據(jù)處理系統(tǒng)可以被用于多種應(yīng)用，例如計(jì)算機(jī)網(wǎng)絡(luò)、數(shù)據(jù)網(wǎng)絡(luò)、測試器件、視頻處理、數(shù)字信號處理或期望使用可編程或可重編程邏輯的優(yōu)勢的任何其它適合的應(yīng)用?？删幊踢壿嬈骷梢员挥糜趫?zhí)行多種不同的邏輯功能。例如，可編程邏輯器件可以被配置為與系統(tǒng)處理器協(xié)同工作的處理器或控制器?？删幊踢壿嬈骷部梢员挥米髟跀?shù)據(jù)處理系統(tǒng)中對共享資源的訪問進(jìn)行仲裁的仲裁器。在另一個(gè)示例中，可編程邏輯器件可以被配置為處理器和系統(tǒng)中的其它組件之一之間的接口。在一個(gè)實(shí)施例中，可編程邏輯器件可以是由受讓人擁有的一組器件中的一個(gè)。
[0066]盡管以特定順序描述了方法操作，但應(yīng)當(dāng)理解可以在所描述的操作之間執(zhí)行其它操作，所描述的操作可以被調(diào)整以使得它們在略微不同的時(shí)間發(fā)生，或者所描述的操作可以分布在允許這些處理操作以與處理相關(guān)的各種時(shí)間間隔發(fā)生的系統(tǒng)中，只要以所期望的方式執(zhí)行相互交疊的操作即可。[0067]附加實(shí)施例1。一種電子器件，其包括:第一電路，其可操作以基于時(shí)鐘信號產(chǎn)生信號；第二電路，其可操作以從所述第一電路接收所述信號并處理所接收的信號，其中所述第二電路可操作以產(chǎn)生指示所述第二電路的當(dāng)前處理能力的狀態(tài)信號；以及控制電路，其可操作以從所述第二電路接收所述狀態(tài)信號并基于所述狀態(tài)信號調(diào)整所述時(shí)鐘信號。
[0068]附加實(shí)施例2。如附加實(shí)施例1所限定的電子器件，其進(jìn)一步包括可操作以產(chǎn)生時(shí)鐘信號的可調(diào)整時(shí)鐘信號發(fā)生電路，其中所述控制電路可操作以通過向所述可調(diào)整時(shí)鐘發(fā)生電路提供控制信號而調(diào)整所述時(shí)鐘信號。
[0069]附加實(shí)施例3。如附加實(shí)施例2所限定的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括可編程鎖相環(huán)(PLL)電路。
[0070]附加實(shí)施例4。如附加實(shí)施例2所限定的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括可編程延遲鎖相環(huán)(DLL)電路。
[0071]附加實(shí)施例5。如附加實(shí)施例2所限定的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括:時(shí)鐘電路，其可操作以產(chǎn)生多個(gè)固定速率時(shí)鐘信號；以及多路復(fù)用器，其可操作以通過基于由所述控制電路提供的所述控制信號選擇所述多個(gè)固定速率時(shí)鐘信號中的一個(gè)時(shí)鐘信號來生成時(shí)鐘信號。
[0072]附加實(shí)施例6。如附加實(shí)施例5所限定的電子器件，其進(jìn)一步包括:過濾電路，其可操作以從所述多路復(fù)用器接收所生成的時(shí)鐘信號，其中所述過濾電路進(jìn)一步可操作以從所生成的時(shí)鐘信號中去除毛刺。
[0073]附加實(shí)施例7。如附加實(shí)施例2所限定的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括使能電路，所述使能電路可操作以基于由所述控制電路提供的所述控制信號選擇性地禁能時(shí)鐘信號。
[0074]附加實(shí)施例8。如附加實(shí)施例2所限定的電子器件，其進(jìn)一步包括:互連電路，其可操作以將第一時(shí)鐘信號從所述可調(diào)整時(shí)鐘發(fā)生電路路由至所述第一電路，并且將第二時(shí)鐘信號從所述可調(diào)整時(shí)鐘信號發(fā)生電路路由至所述第二電路。
[0075]附加實(shí)施例9。如附加實(shí)施例1所限定的電子器件，其中該電子器件包括具有被配置為形成所述第一和第二電路的可編程邏輯區(qū)域的可編程集成電路。
[0076]附加實(shí)施例10。如附加實(shí)施例1所限定的電子器件，其中所述第二電路包括:緩沖器，其可操作以從所述第一電路接收所述信號，其中所述狀態(tài)信號指示該緩沖器有多滿。
[0077]附加實(shí)施例11。一種系統(tǒng)，其包括:第一電子器件，其可操作以基于由第一器件上的可調(diào)整時(shí)鐘發(fā)生電路產(chǎn)生的時(shí)鐘信號而產(chǎn)生信號；第二電子器件，其可操作以從第一器件接收所述信號并處理所述信號，其中所述第二電子器件可操作以產(chǎn)生識(shí)別第二器件的當(dāng)前處理能力的狀態(tài)信號；以及控制電路，其可操作以提供控制信號給該可調(diào)整時(shí)鐘信號發(fā)生電路，該可調(diào)整時(shí)鐘信號發(fā)生電路基于該第二電子器件的狀態(tài)信號調(diào)整該第一電子器件的時(shí)鐘信號。
[0078]附加實(shí)施例12。如附加實(shí)施例11所限定的系統(tǒng)，其中所述第二電子器件包括可操作以接收所述信號并產(chǎn)生所述狀態(tài)信號的緩沖器。
[0079]附加實(shí)施例13。如附加實(shí)施例11所限定的系統(tǒng)，其中所述第二電子器件具有可操作以測量所述第二器件的溫度的相關(guān)聯(lián)的傳感器，并且其中所述狀態(tài)信號是基于所測量的溫度而產(chǎn)生的。[0080]附加實(shí)施例14。如附加實(shí)施例11所限定的系統(tǒng)，其進(jìn)一步包括具有被配置為形成所述控制電路的可編程邏輯的可編程器件。
[0081]附加實(shí)施例15。如附加實(shí)施例11所限定的系統(tǒng)，其中所述第二器件通過高速串行接口從所述第一器件接收所述信號。
[0082]附加實(shí)施例16。如附加實(shí)施例15所限定的系統(tǒng)，其中所述高速串行接口包括低電壓差分信令(LVDS)收發(fā)器。
[0083]附加實(shí)施例17。如附加實(shí)施例15所限定的系統(tǒng)，其中所述高速串行接口包括串行器/去串行器(SerDes)收發(fā)器。
[0084]根據(jù)一個(gè)實(shí)施例，一種用于操作包括第一電路和第二電路的電子器件的方法，其中所述第一電路使用第一時(shí)鐘信號進(jìn)行操作，其中所述第二電路使用第二時(shí)鐘信號進(jìn)行操作，并且其中所述第一時(shí)鐘信號和所述第二時(shí)鐘信號具有各自的時(shí)鐘速率，該方法包括:產(chǎn)生與所述第二電路的操作相關(guān)的狀態(tài)信息；基于所述狀態(tài)信息確定是否需要調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率；基于所述狀態(tài)信息確定是否需要調(diào)整所述第二時(shí)鐘信號的時(shí)鐘速率；以及如果需要調(diào)整，則調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率和所述第二時(shí)鐘信號的時(shí)鐘速率。
[0085]根據(jù)另一實(shí)施例，所述電子器件包括可操作以產(chǎn)生所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的可調(diào)整時(shí)鐘發(fā)生電路，并且其中基于所述狀態(tài)信息調(diào)整所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的時(shí)鐘速率包括基于所述狀態(tài)信息引導(dǎo)所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的時(shí)鐘速率。
[0086]根據(jù)另一實(shí)施例，該方法進(jìn)一步包括使用所述第一時(shí)鐘信號產(chǎn)生輸出信號，在所述第二電路中接收所述輸出信號，生成所述狀態(tài)信息，其中所述狀態(tài)信息指示所述第二電路的當(dāng)前處理能力。
[0087]根據(jù)另一實(shí)施例，在該方法中，所述可調(diào)整時(shí)鐘發(fā)生電路可操作以生成多個(gè)固定速率時(shí)鐘信號并且從所述多個(gè)固定速率時(shí)鐘信號中選擇所述第一時(shí)鐘信號和所述第二時(shí)鐘信號，并且其中基于所述狀態(tài)信息引導(dǎo)所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率包括控制所述多個(gè)固定速率時(shí)鐘信號中的哪個(gè)固定速率時(shí)鐘信號被所述可調(diào)整時(shí)鐘發(fā)生電路選擇為所述第一時(shí)鐘信號。
[0088]根據(jù)另一實(shí)施例，所述第一時(shí)鐘信號包括時(shí)鐘脈沖，并且其中基于所述狀態(tài)信息引導(dǎo)所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率包括控制所述可調(diào)整時(shí)鐘發(fā)生電路選擇性地使能和選擇性地禁能所述第一時(shí)鐘信號的時(shí)鐘脈沖。
[0089]根據(jù)另一實(shí)施例，基于所述狀態(tài)信息引導(dǎo)所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率包括控制所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的頻率。
[0090]根據(jù)另一實(shí)施例，基于所述狀態(tài)信息調(diào)整所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的時(shí)鐘速率包括基于所述狀態(tài)信息以及所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的時(shí)鐘速率調(diào)整所述第一電路的時(shí)鐘速率和所述第二電路的時(shí)鐘速率。
[0091]根據(jù)另一實(shí)施例，提供一種電子器件，其包括:可操作以基于時(shí)鐘信號產(chǎn)生信號的電路；以及控制電路，其可操作以接收狀態(tài)信號并基于所述狀態(tài)信號調(diào)整所述時(shí)鐘信號。
[0092]根據(jù)另一實(shí)施例，所述電子器件進(jìn)一步包括可操作以產(chǎn)生所述時(shí)鐘信號的可調(diào)整時(shí)鐘信號發(fā)生電路，其中所述控制電路可操作以通過向所述可調(diào)整時(shí)鐘發(fā)生電路提供控制信號而調(diào)整所述時(shí)鐘信號。
[0093]根據(jù)另一實(shí)施例，所述可調(diào)整時(shí)鐘信號發(fā)生電路包括可編程鎖相環(huán)(PLL)電路。
[0094]根據(jù)另一實(shí)施例，所述可調(diào)整時(shí)鐘信號發(fā)生電路包括可編程延遲鎖相環(huán)(DLL)電路。
[0095]根據(jù)另一實(shí)施例，所述可調(diào)整時(shí)鐘信號發(fā)生電路包括:時(shí)鐘電路，其可操作以產(chǎn)生多個(gè)固定速率時(shí)鐘信號；以及多路復(fù)用器，其可操作以通過基于由所述控制電路提供的所述控制信號選擇所述多個(gè)固定速率時(shí)鐘信號中的一個(gè)時(shí)鐘信號來生成時(shí)鐘信號。
[0096]根據(jù)另一實(shí)施例，所述電子器件進(jìn)一步包括過濾電路，該過濾電路可操作以從所述多路復(fù)用器接收所生成的時(shí)鐘信號，其中所述過濾電路進(jìn)一步可操作以從所生成的時(shí)鐘
號中去除毛刺。
[0097]根據(jù)另一實(shí)施例，所述可調(diào)整時(shí)鐘信號發(fā)生電路包括使能電路，該使能電路可操作以基于由所述控制電路提供的所述控制信號選擇性地禁能時(shí)鐘信號。
[0098]根據(jù)另一實(shí)施例，所述電子器件包括具有被配置為形成所述電路的可編程邏輯區(qū)域的可編程集成電路。
[0099]根據(jù)另一實(shí)施例，一種電子器件包括可操作以接收信號并基于時(shí)鐘信號處理所接收的信號的電路，其中所述電路可操作以產(chǎn)生指示所述電路的當(dāng)前處理能力的狀態(tài)信號。
[0100]根據(jù)另一實(shí)施例，所述電子器件具有相關(guān)聯(lián)的傳感器，所述傳感器可操作以測量所述電子器件的溫度，并且其中所述狀態(tài)信號是基于所測量的溫度而產(chǎn)生的。
[0101]根據(jù)另一實(shí)施例，所述電子器件進(jìn)一步包括可操作以接收所述狀態(tài)信號并基于所述狀態(tài)信號調(diào)整所述時(shí)鐘信號的控制電路。
[0102]根據(jù)另一實(shí)施例，所述電子器件進(jìn)一步包括可操作以產(chǎn)生所述時(shí)鐘信號的可調(diào)整時(shí)鐘信號發(fā)生電路，其中所述控制電路可操作以通過向所述可調(diào)整時(shí)鐘發(fā)生電路提供控制信號而調(diào)整所述時(shí)鐘信號。
[0103]根據(jù)另一實(shí)施例，所述可調(diào)整時(shí)鐘信號發(fā)生電路包括可編程鎖相環(huán)(PLL)電路。
[0104]根據(jù)另一實(shí)施例，所述可調(diào)整時(shí)鐘信號發(fā)生電路包括可編程延遲鎖相環(huán)(DLL)電路。
[0105]根據(jù)另一實(shí)施例，所述可調(diào)整時(shí)鐘信號發(fā)生電路包括:時(shí)鐘電路，其可操作以產(chǎn)生多個(gè)固定速率時(shí)鐘信號；以及多路復(fù)用器，其可操作以通過基于由所述控制電路提供的所述控制信號選擇所述多個(gè)固定速率時(shí)鐘信號中的一個(gè)時(shí)鐘信號來生成時(shí)鐘信號。
[0106]根據(jù)另一實(shí)施例，所述電子器件進(jìn)一步包括過濾電路，該過濾電路可操作以從所述多路復(fù)用器接收所生成的時(shí)鐘信號，其中所述過濾電路進(jìn)一步可操作以從所生成的時(shí)鐘
號中去除毛刺。
[0107]根據(jù)另一實(shí)施例，所述可調(diào)整時(shí)鐘信號發(fā)生電路包括使能電路，該使能電路可操作以基于由所述控制電路提供的所述控制信號選擇性地禁能時(shí)鐘信號。
[0108]根據(jù)另一實(shí)施例，所述電子器件進(jìn)一步包括互連電路，該互連電路可操作以將第二時(shí)鐘信號從所述可調(diào)整時(shí)鐘發(fā)生電路路由至所述電子器件的輸出端。
[0109]根據(jù)另一實(shí)施例，所述電子器件包括具有被配置為形成所述電路的可編程邏輯區(qū)域的可編程集成電路。[0110]根據(jù)另一實(shí)施例，該電路包括可操作以接收所述信號的緩沖器，其中所述狀態(tài)信號指示該緩沖器有多滿。
[0111]前述內(nèi)容僅闡釋了本發(fā)明的原理，并且在不偏離本發(fā)明的精神和范圍的情況下，本領(lǐng)域技術(shù)人員能夠做出多種修改。前述實(shí)施例可以被單獨(dú)實(shí)施或以任何組合的形式實(shí)施。
【權(quán)利要求】
1.一種用于操作包括第一電路和第二電路的電子器件的方法，其中所述第一電路使用第一時(shí)鐘信號進(jìn)行操作，所述第二電路使用第二時(shí)鐘信號進(jìn)行操作，并且其中所述第一時(shí)鐘信號和所述第二時(shí)鐘信號具有各自的時(shí)鐘速率，該方法包括: 產(chǎn)生與所述第二電路的操作相關(guān)的狀態(tài)信息； 基于所述狀態(tài)信息確定是否需要調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率； 基于所述狀態(tài)信息確定是否需要調(diào)整所述第二時(shí)鐘信號的時(shí)鐘速率；以及 如果需要調(diào)整，則調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率和所述第二時(shí)鐘信號的時(shí)鐘速率。
2.如權(quán)利要求1所述的方法，其中所述電子器件包括可操作以產(chǎn)生所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的可調(diào)整時(shí)鐘發(fā)生電路，并且其中基于所述狀態(tài)信息調(diào)整所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的時(shí)鐘速率包括: 基于所述狀態(tài)信息引導(dǎo)所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的時(shí)鐘速率。
3.如權(quán)利要求2所述的方法，其進(jìn)一步包括: 使用所述第一時(shí)鐘信號產(chǎn)生輸出信號； 在所述第二電路中接收所述輸出信號；以及 生成所述狀態(tài)信息，其中所述狀態(tài)信息指示所述第二電路的當(dāng)前處理能力。
4.如權(quán)利要求2所述的方法，其中所述可調(diào)整時(shí)鐘發(fā)生電路可操作以生成多個(gè)固定速率時(shí)鐘信號并且從所述多個(gè)固定速率時(shí)鐘信號中選擇所述第一時(shí)鐘信號和所述第二時(shí)鐘信號，并且其中基于所述狀態(tài)信息引導(dǎo)所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率包括: 控制所述多個(gè)固定速率時(shí)鐘信號中的哪個(gè)固定速率時(shí)鐘信號被所述可調(diào)整時(shí)鐘發(fā)生電路選擇為所述第一時(shí)鐘信號。
5.如權(quán)利要求2所述的方法，其中所述第一時(shí)鐘信號包括時(shí)鐘脈沖，并且其中基于所述狀態(tài)信息引導(dǎo)所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率包括: 控制所述可調(diào)整時(shí)鐘發(fā)生電路選擇性地使能和選擇性地禁能所述第一時(shí)鐘信號的時(shí)鐘脈沖。
6.如權(quán)利要求2所述的方法，其中基于所述狀態(tài)信息引導(dǎo)所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號的時(shí)鐘速率包括: 控制所述可調(diào)整時(shí)鐘發(fā)生電路來調(diào)整所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的頻率。
7.如權(quán)利要求1所述的方法，其中基于所述狀態(tài)信息調(diào)整所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的時(shí)鐘速率包括: 基于所述狀態(tài)信息以及所述第一時(shí)鐘信號和所述第二時(shí)鐘信號的時(shí)鐘速率調(diào)整所述第一電路的時(shí)鐘速率和所述第二電路的時(shí)鐘速率。
8.一種電子器件，其包括: 基于時(shí)鐘信號產(chǎn)生信號的電路；以及 控制電路，其接收狀態(tài)信號并基于所述狀態(tài)信號調(diào)整所述時(shí)鐘信號。
9.如權(quán)利要求8所述的電子器件，其進(jìn)一步包括: 可調(diào)整時(shí)鐘信號發(fā)生電路，其可操作以產(chǎn)生所述時(shí)鐘信號，其中所述控制電路可操作以通過向所述可調(diào)整時(shí)鐘發(fā)生電路提供控制信號而調(diào)整所述時(shí)鐘信號。
10.如權(quán)利要求9所述的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括選自由以下電路構(gòu)成的群組的時(shí)鐘信號發(fā)生電路:可編程鎖相環(huán)PLL電路和可編程延遲鎖相環(huán)DLL電路。
11.如權(quán)利要求8所述的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括: 時(shí)鐘電路，其可操作以產(chǎn)生多個(gè)固定速率時(shí)鐘信號； 多路復(fù)用器，其可操作以通過基于由所述控制電路提供的所述控制信號選擇所述多個(gè)固定速率時(shí)鐘信號中的一個(gè)時(shí)鐘信號來生成時(shí)鐘信號；以及 過濾電路，其可操作以從所述多路復(fù)用器接收所生成的時(shí)鐘信號，其中所述過濾電路進(jìn)一步可操作以從所生成的時(shí)鐘信號中去除毛刺。
12.如權(quán)利要求9所述的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括使能電路，所述使能電路可操作以基于由所述控制電路提供的所述控制信號選擇性地禁能時(shí)鐘信號。
13.如權(quán)利要求8所述的電子器件，其中所述電子器件包括具有被配置為形成所述電路的可編程邏輯區(qū)域的可編程集成電路。
14.一種電子器件，其包括: 可操作以基于時(shí)鐘信號接收信號并處理所接收的信號的電路，其中所述電路可操作以產(chǎn)生指示所述電路的當(dāng)前處理能力的狀態(tài)信號。
15.如權(quán)利要求14所述的電子器件，其中所述電子器件具有相關(guān)聯(lián)的傳感器，所述傳感器可操作以測量所述電子器件的溫度，并且其中所述狀態(tài)信號是基于所測量的溫度而產(chǎn)生的。
16.如權(quán)利要求14所述的電子器件，其進(jìn)一步包括: 控制電路，其可操作以接收所述狀態(tài)信號并基于所述狀態(tài)信號調(diào)整所述時(shí)鐘信號；以及 可調(diào)整時(shí)鐘信號發(fā)生電路，其可操作以產(chǎn)生所述時(shí)鐘信號，其中所述控制電路可操作以通過向所述可調(diào)整時(shí)鐘發(fā)生電路提供控制信號而調(diào)整所述時(shí)鐘信號。
17.如權(quán)利要求16所述的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括選自由以下電路構(gòu)成的群組的時(shí)鐘信號發(fā)生電路:可編程鎖相環(huán)PLL電路和可編程延遲鎖相環(huán)DLL電路。
18.如權(quán)利要求16所述的電子器件，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括: 時(shí)鐘電路，其可操作以產(chǎn)生多個(gè)固定速率時(shí)鐘信號；以及 多路復(fù)用器，其可操作以通過基于由所述控制電路提供的所述控制信號選擇所述多個(gè)固定速率時(shí)鐘信號中的一個(gè)時(shí)鐘信號來生成時(shí)鐘信號；以及 過濾電路，其可操作以從所述多路復(fù)用器接收所生成的時(shí)鐘信號，其中所述過濾電路進(jìn)一步可操作以從所生成的時(shí)鐘信號中去除毛刺。
19.如權(quán)利要求16所述的電子器件，其中所述電子器件包括具有被配置為形成所述電路的可編程邏輯區(qū)域的可編程集成電路，其中所述可調(diào)整時(shí)鐘信號發(fā)生電路包括使能電路，所述使能電路可操作以基于由所述控制電路提供的所述控制信號選擇性地禁能時(shí)鐘信號，并且其中所述電子器件進(jìn)一步包括: 互連電路，其可操作以將第二時(shí)鐘信號從所述可調(diào)整時(shí)鐘發(fā)生電路路由至所述電子器件的輸出端。
20.如權(quán)利要求14所述的電子器件，其中所述電路包括: 緩沖器，其可操作以接收所述信號，其中所述狀態(tài)信號指示所述緩沖器有多滿。
【文檔編號】G05B19/418GK103713591SQ201310607286
【公開日】2014年4月9日 申請日期:2013年10月9日 優(yōu)先權(quán)日:2012年10月9日
【發(fā)明者】G·W·巴克勒爾, D·W·孟德爾 申請人:阿爾特拉公司