專利名稱：OLED底板中TFT的Vt穩(wěn)定的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及降低或消除薄膜晶體管(TFT)中的漸進(jìn)閾值偏移。
背景技術(shù)：
用在顯示器裝置中的有機(jī)發(fā)光二極管(OLED)底板具有由形成在底板上的薄膜晶 體管(TFT)構(gòu)成的像素。這些TFT通常由硒化鎘(CdSe)、無定形硅、多晶硅、或碲(Te)構(gòu) 成。每個(gè)像素還包括一個(gè)或多個(gè)由發(fā)光材料構(gòu)成的LED元件。實(shí)際工作時(shí)，每個(gè)LED元件由 至少一個(gè)TFT驅(qū)動(dòng)，所述TFT能夠操作來選擇性地對(duì)LED元件供電或停止供電，以使得LED 元件選擇性地發(fā)光或者不發(fā)光。已經(jīng)觀察到TFT會(huì)受到稱為漸進(jìn)閾值偏移的現(xiàn)象的困擾，其中所述漸進(jìn)閾值偏移 由高能電子注入TFT的柵極絕緣體并且保留在柵極絕緣體中而導(dǎo)致。漸進(jìn)閾值偏移所帶來 的一個(gè)問題是，對(duì)于給定量的TFT輸入偏置，相應(yīng)LED元件的光輸出量降低。

發(fā)明內(nèi)容
本發(fā)明公開了一種控制薄膜晶體管(TFT)電路來降低或消除其中一個(gè)或多個(gè)TFT 上的漸進(jìn)閾值偏移的方法。所述TFT電路包括第一晶體管，其漏極端子連接至第二晶體管 的柵極端子，所述第二晶體管的漏極和源極端子連接至電源(Vcc)和LED元件的一端，LED 元件的另一端連接至參考電壓。所述方法包括(a)對(duì)第一晶體管的源極端子施加第一電 壓；(b)對(duì)第一晶體管的柵極端子施加第二電壓，所施加的第一和第二電壓使得第一晶體 管導(dǎo)通并且通過第一晶體管的源極和漏極端子將第一電壓施加給第二晶體管的柵極端子， 施加給第二晶體管的柵極端子的所述第一電壓與通過LED元件耦接至第二晶體管的源極 端子的參考電壓共同作用使得第二晶體管不導(dǎo)通，其中Vcc不耦接至LED元件；以及(c)在 第一預(yù)定時(shí)間周期之后，停止將第一電壓施加至第二晶體管的柵極端子。該方法還包括在第一晶體管的柵極和源極端子之間施加使得第一晶體管不導(dǎo)通 的電壓，使得第一晶體管中的漸進(jìn)閾值偏移至少部分得到逆轉(zhuǎn)。權(quán)利要求1的方法，還包括(d)對(duì)第一晶體管的源極端子施加第三電壓；(e)對(duì) 第一晶體管的柵極端子施加第四電壓，所施加的第三電壓和第四電壓使得第一晶體管導(dǎo)通 并且通過第一晶體管的源極和漏極端子將第三電壓施加給第二晶體管的柵極端子，施加給 第二晶體管的柵極端子的所述第三電壓與通過LED元件耦接至第二晶體管的源極端子的 參考電壓共同作用使得第二晶體管導(dǎo)通，其中Vcc通過第二晶體管的漏極和源極端子耦接 至所述LED元件；以及(f)在第二預(yù)定時(shí)間周期之后，停止將第三電壓施加至第二晶體管的 柵極端子。參考電壓可以是地電勢(shì)。當(dāng)?shù)谝?、第二晶體管是η溝道晶體管時(shí)，第一電壓可以是
3足以使得第二晶體管中的漸進(jìn)閾值偏移至少部分得到逆轉(zhuǎn)的負(fù)電壓，第三電壓可以是足以 使得第二晶體管導(dǎo)通的正電壓。當(dāng)?shù)谝缓偷诙w管是ρ溝道晶體管時(shí)，第一電壓可以是足以使得第二晶體管中 的漸進(jìn)閾值偏移至少部分得到逆轉(zhuǎn)的負(fù)電壓，第三電壓可以是足以使得第二晶體管導(dǎo)通的 負(fù)電壓。


圖IA是擁有形成高分辨率有源矩陣底板的像素結(jié)構(gòu)的陰影掩模沉積系統(tǒng)的示意 圖；圖IB是圖IA所示陰影掩模沉積系統(tǒng)中單個(gè)沉積真空腔的放大視圖；圖2是能夠通過圖IA所示陰影掩模沉積系統(tǒng)形成的有源矩陣底板的3X3子像素 陣列的電路圖，其中所述3X3陣列的2X2陣列限定了所述有源矩陣底板的像素。
具體實(shí)施例方式下面參照附圖對(duì)本發(fā)明進(jìn)行說明，其中相同的參考標(biāo)號(hào)對(duì)應(yīng)相同的元件。參照?qǐng)DIA和圖1B，用于形成諸如(不限于)高分辨率有源矩陣發(fā)光二極管(LED) 顯示器的電子裝置的陰影掩模沉積系統(tǒng)2，包括多個(gè)連續(xù)排列的沉積真空腔4(如沉積真空 腔4a-4x)。沉積真空腔4的數(shù)量和排列取決于任何需要用其形成的給定產(chǎn)品所需的沉積事 件的數(shù)量。在實(shí)驗(yàn)陰影掩模沉積系統(tǒng)2時(shí)，柔性基板6借助于包括發(fā)送卷盤8和收緊卷盤10 的卷盤到卷盤機(jī)構(gòu)平移通過連續(xù)排列的沉積真空腔4。每個(gè)沉積真空腔都包括沉積源12、基板支撐14、掩模對(duì)準(zhǔn)系統(tǒng)15、和復(fù)合陰影掩 模16。例如，沉積真空腔4a包括沉積源12a、基板支撐14a、掩模對(duì)準(zhǔn)系統(tǒng)15a、和復(fù)合陰影 掩模16a ；沉積真空腔4b包括沉積源12b、基板支撐14b、掩模對(duì)準(zhǔn)系統(tǒng)15b、和復(fù)合陰影掩 模16b ；以及任意數(shù)量的沉積真空腔4都是如此。每個(gè)沉積源12都裝填有需要的材料，以便通過相應(yīng)的復(fù)合陰影掩模16上的一個(gè) 或多個(gè)開口將材料沉積到基板6上，在沉積事件期間，所述復(fù)合陰影掩模16與基板6的部 分在相應(yīng)的沉積真空腔4中緊密接觸。陰影掩模沉積系統(tǒng)2的每個(gè)復(fù)合陰影掩模6都包括一個(gè)或多個(gè)開口。所述每個(gè)復(fù) 合陰影掩模16中的開口對(duì)應(yīng)于要在基板6平移通過陰影掩模沉積系統(tǒng)2時(shí)在相應(yīng)的沉積 真空腔4中由相應(yīng)的沉積源12沉積在基板6的期望的材料圖案。每個(gè)復(fù)合陰影掩模16均由例如鎳、鉻、鋼、銅、Kovar 、或Invar ，并且優(yōu)選地具 有20至200微米之間的厚度，更優(yōu)選地具有20至50微米之間的厚度?？梢詮睦鏞regon、 Ashland 的 ESPICorp 公司獲得Kovar 和Invar 。在美國，Kovar 是當(dāng)前由 Delaware、 Wilmington的CRS Holding公司擁有的注冊(cè)號(hào)為337962的注冊(cè)商標(biāo)；Invar 是當(dāng)前由法 國的Imphy S.A.公司擁有的注冊(cè)號(hào)為63970的注冊(cè)商標(biāo)。本領(lǐng)域技術(shù)人員能夠理解，陰影掩模沉積系統(tǒng)2可以包括額外的部分(未示出)， 如所公知的退火級(jí)、測(cè)試級(jí)、一個(gè)或多個(gè)清洗級(jí)、剪切安裝級(jí)等。另外，沉積真空腔4的數(shù) 量、用途和排列能夠由本領(lǐng)域的普通技術(shù)人員根據(jù)特定應(yīng)用所需的沉積一種或多種材料的
4需求來做出修改。在2002年9月26日提交的美國專利申請(qǐng)第10/255，972號(hào)中公開了示 例陰影掩模沉積系統(tǒng)及其使用方法，標(biāo)題為“用于控制可控元件的有源矩陣底板及其制造 方法”，其內(nèi)容通過弓I用并入本文。沉積真空腔4能夠用于在基板6上沉積材料，以在基板6上形成電子裝置的一個(gè) 或多個(gè)電子元件。每個(gè)電子元件可以是，例如，薄膜晶體管(TFT)、存儲(chǔ)器元件、電容器等，或 者可以是所述元件的一個(gè)或多個(gè)的組合，用于形成更高級(jí)的電子元件，例如(不限于)電子 裝置的子像素或像素。根據(jù)本發(fā)明，可以通過沉積真空腔4中的連續(xù)沉積事件，在基板6上 通過連續(xù)沉積材料來獨(dú)立形成多層電路。每個(gè)沉積真空腔4連接至真空源(未示出)，其可操作來在沉積真空腔中建立適當(dāng) 的真空，以確保置于相應(yīng)沉積源12中的材料得以填充，從而按照本領(lǐng)域公知的方式(如濺 射或汽相沉積)通過相應(yīng)復(fù)合陰影掩模16中的一個(gè)或多個(gè)開口沉積在基板6上。這里，基板6被描述為連續(xù)的柔性片，其從發(fā)送卷盤8發(fā)送至沉積真空腔4，其中發(fā) 送卷盤8置于預(yù)加載的真空腔中。然而，不應(yīng)理解為將本發(fā)明構(gòu)成限制，因?yàn)殛幱把谀３练e 系統(tǒng)2能夠構(gòu)造為連續(xù)處理多個(gè)獨(dú)立或單獨(dú)的基板。每個(gè)沉積真空腔4可以包括能夠避免 基板6在通過該真空腔時(shí)下垂的支撐或引導(dǎo)機(jī)構(gòu)。在陰影掩模沉積系統(tǒng)2的操作中，置于每個(gè)沉積源12中的材料在相應(yīng)的沉積真空 腔4中通過相應(yīng)的復(fù)合陰影掩模16中的一個(gè)或多個(gè)開口沉積在基板6的部分上，從而在基 板6上形成多個(gè)漸進(jìn)的圖案，其中在基板6的部分通過沉積真空腔4時(shí)存在適當(dāng)?shù)恼婵铡?更具體地說，基板6具有多個(gè)部分，每個(gè)部分在預(yù)定的時(shí)間段置于每個(gè)沉積真空腔4中。在 所述預(yù)定時(shí)間段，從相應(yīng)的沉積源12中將材料沉積到置于相應(yīng)沉積真空腔4中的基板6的 所述部分上。在此預(yù)定的時(shí)間段過后，如果可行，則基板6順序步進(jìn)至下一真空腔以做進(jìn)一 步的處理。所述步進(jìn)連續(xù)進(jìn)行，直到基板6的每個(gè)部分都通過了全部沉積真空腔4。然后， 離開序列中的最后沉積真空腔4基板6的每個(gè)部分被收緊卷盤10接收，其置于存儲(chǔ)真空腔 (未示出)中。另一種方案是，離開陰影掩模沉積系統(tǒng)2的基板6的每個(gè)部分通過切割器 (未示出)從基板6的剩余部分分割開。參照?qǐng)D2，能夠通過陰影掩模沉積系統(tǒng)2在獨(dú)立的基板6上形成的示例性LED像素 20a，包括子像素22的2X2排列(例如子像素22a_22)。子像素22a、22b、22c和22d可以 分別是紅色子像素、第一綠色子像素、第二綠色子像素、和藍(lán)色子像素?；蛘撸酉袼?2a、 22b,22c和22d可以分別是紅色子像素、第一藍(lán)色子像素、第二藍(lán)色子像素、和綠色子像素。 由于LED像素20a代表布置于任何用于形成完整有源矩陣LED裝置的用戶定義陣列構(gòu)造中 的若干相同的像素之一，于是對(duì)LED像素20a(包括每個(gè)子像素22的顏色)的描述不應(yīng)理 解為對(duì)本發(fā)明構(gòu)成限制。在圖2中，出于例示的目的，示出了相鄰像素20b、20c和20d的子 像素。通過分別施加在行A總線上的脈沖信號(hào)以及施加在列A總線和列B總線上的電壓 電平，來尋址子像素22a和22b。通過分別施加在行B總線上的脈沖信號(hào)以及施加在列A總 線和列B總線上的電壓電平，來尋址子像素22c和22d。通過陰影掩模沉積系統(tǒng)2可以在獨(dú) 立的基板6上形成每個(gè)總線。在例示的實(shí)施例中，每個(gè)子像素22包括級(jí)聯(lián)的晶體管24和26，所述晶體管為例 如(不限于)薄膜晶體管(TFT) ；LED元件28，由發(fā)光材料30構(gòu)成(例如但不限于有機(jī)發(fā)
5光材料)，其置于兩個(gè)電極36和38之間；以及電容器32，用作電壓存儲(chǔ)元件。在一個(gè)示例 性的、非限制性實(shí)施例中，每個(gè)子像素22的晶體管24和26、LED元件28、和電容器32按照 圖2所示的方式彼此互連。略微，對(duì)于每個(gè)子像素22，晶體管24的控制端子或柵極端子電 連接至適當(dāng)?shù)男锌偩€，由晶體管26的漏極端子與電容器32的一個(gè)端子相連而形成的節(jié)點(diǎn) 34連接至電源總線(Vcc)，晶體管24的源極端子連接至適當(dāng)?shù)牧锌偩€。為了在適當(dāng)?shù)碾妷菏┘又料鄳?yīng)的電源總線Vcc時(shí)激活每個(gè)LED元件28，施加至與 晶體管的源極端子相連接的相應(yīng)列總線的電壓從第一電壓40變成第二電壓42。在應(yīng)用第 二電壓42期間，將脈沖信號(hào)44施加至與晶體管24的柵極端子相連接的行總線。脈沖信號(hào) 44使晶體管24、26導(dǎo)通，于是，經(jīng)過晶體管26上的電壓降，電源總線Vcc電壓施加至LED元 件28的一端。由于LED元件28的另一端連接至不同的電勢(shì)(如地電勢(shì))，將給至電源總線 Vcc的電壓施加至LED元件28會(huì)使得LED元件28發(fā)光。在施加脈沖信號(hào)44期間，電容器 32充電至第二電壓42與電源總線Vcc上的電源之差減去晶體管24上的電壓降。在脈沖信號(hào)44終止時(shí)，電容器32保持其中存儲(chǔ)的電壓，并將此電壓給至晶體管26 的柵極端子，于是LED元件28在沒有脈沖信號(hào)44的情況下保持激活、發(fā)光狀態(tài)。當(dāng)?shù)谝浑妷?0出現(xiàn)在相應(yīng)的列總線上，施加脈沖信號(hào)44會(huì)關(guān)斷LED元件28。更 具體地說，當(dāng)?shù)谝浑妷?0施加至晶體管24的源極端子時(shí)，將脈沖信號(hào)44施加至晶體管24 的柵極端子會(huì)使得晶體管24導(dǎo)通，從而電容器32通過晶體管24放電，關(guān)斷晶體管26并關(guān) 斷LED元件28。在脈沖信號(hào)44終止時(shí)，電容器32近似充電至電壓40，于是即使在脈沖信 號(hào)44終止后，晶體管26保持其斷開狀態(tài)，LED元件28也保持其關(guān)斷狀態(tài)。按照類似的方式，當(dāng)?shù)诙妷?2和第一電壓40在存在經(jīng)適當(dāng)電壓總線Vcc施加 的適當(dāng)電壓時(shí)分別施加到適當(dāng)?shù)牧锌偩€上時(shí)，每個(gè)像素20的每個(gè)子像素22的每個(gè)LED元 件28都能夠響應(yīng)于將脈沖信號(hào)44施加至適當(dāng)?shù)牧锌偩€而導(dǎo)通和關(guān)斷。優(yōu)選地，晶體管24和26是由硒化鎘(CdSe)、無定形硅、多晶硅、或碲(Te)構(gòu)成。 然后，出于說明的目的，可以假設(shè)晶體管24和26是η溝道晶體管。然而這不應(yīng)理解為對(duì)本 發(fā)明構(gòu)成限制，可以想見，晶體管24和26也可以是ρ溝道晶體管，如后文所述能夠通過相 應(yīng)的行和列總線施加至晶體管24和26的電壓可以根據(jù)或者為ρ溝道晶體管或者為η溝道 晶體管的晶體管24和26進(jìn)行必要的選擇。在一個(gè)示例性、非限制性的實(shí)施例中，在每個(gè)子像素22的正常操作中，通過將第 一適當(dāng)正DC電壓(例如但不限于，+20伏DC)施加至相應(yīng)晶體管24的柵極(g)端子，并且 將第二適當(dāng)正DC電壓(例如但不限于，+10伏DC)施加至相應(yīng)晶體管24的源極(s)端子， 來導(dǎo)通晶體管24，其中用于晶體管24的Ves是正DC電壓，在此示例中約為+10伏DC。通 過施加這些電壓來導(dǎo)通晶體管24，施加至晶體管26柵極(g)端子的DC電壓會(huì)是施加至晶 體管24的源極(s)端子的DC電壓減去晶體管24的源極(s)和漏極(d)端子上的電壓降。 由于晶體管26的源極端子通過LED元件28的發(fā)光材料30偏置至地電勢(shì)，晶體管26的Ves 將是約+10伏DC并且晶體管26也會(huì)導(dǎo)通。已經(jīng)觀察到，在正常操作中，如晶體管24和26的TFT受到漸進(jìn)閾值偏移的困擾， 這是由高能電荷(如電子)注入柵極絕緣體中的勢(shì)阱所導(dǎo)致的。非易失性半導(dǎo)體存儲(chǔ)器裝 置(如閃存)實(shí)驗(yàn)這種勢(shì)阱進(jìn)行存儲(chǔ)。然而，有缺陷的捕獲以及這些注入的電荷(電子) 非期望地停留在晶體管24和/或晶體管26中會(huì)導(dǎo)致對(duì)其操作造成不利影響非期望的漸進(jìn)
6閾值偏移，特別是對(duì)晶體管26來說，因?yàn)榫w管26在操作中承載比晶體管24更多的電流。 例如，響應(yīng)于相對(duì)每個(gè)晶體管24和26的給定Ves值的不斷增加的漸進(jìn)閾值偏移，可以觀察 到不斷降低的源極至漏極電流(Isd)或者漏極到源極電流(Ids)。為了克服每個(gè)晶體管26中的這種非期望的漸進(jìn)閾值偏移，可以不定時(shí)或周期性 地將第一適當(dāng)(較大)負(fù)DC電壓(例如但不限于，不小于約-15伏DC)施加至晶體管26 的柵極(g)端子。為了便于后續(xù)說明，下文中將所述施加至晶體管26的柵極(g)端子的第 一負(fù)DC電壓一般性地定為-15伏DC。這不應(yīng)理解為對(duì)本發(fā)明構(gòu)成限制，可以想見，任何適 當(dāng)?shù)暮?或期望的負(fù)DC電壓，特別是比-15伏DC更小的電壓，可以施加至晶體管26的柵 極端子，用于降低或消除其中的漸進(jìn)閾值偏移。為了實(shí)現(xiàn)在每個(gè)晶體管26中移除一些或者全部非期望的捕獲電子，并因此降低 或消除所述晶體管26中的漸進(jìn)閾值偏移，將第一負(fù)DC電壓(例如但不限于，-15伏DC)施 加至服務(wù)于相應(yīng)晶體管24的源極(s)端子的列總線。在將此第一負(fù)DC電壓施加至列總 線的過程中，所述列總線服務(wù)于相應(yīng)晶體管24的源極(s)端子，第二適當(dāng)負(fù)DC電壓(例如 但不限于，-5伏DC)以例如脈沖44信號(hào)的形式施加至服務(wù)于所述晶體管24的柵極(g)端 子的行總線，于是晶體管24的Ves為+10伏DC，這是正常操作中用于導(dǎo)通晶體管24的相同 Vgs。通過施加這些負(fù)電壓來導(dǎo)通晶體管24，施加至晶體管26柵極(g)端子的DC電壓 會(huì)是施加至晶體管24的源極(s)端子的第一負(fù)DC電壓(在此示例中為-15伏DC)減去晶 體管24的源極(s)和漏極(d)端子上的電壓降。由于晶體管26的源極端子通過LED元件 28的發(fā)光材料30偏置至地電勢(shì)(或參考電勢(shì))，晶體管26的Ves將是約-15伏DC并且晶 體管26關(guān)斷。以這種方式將第一負(fù)DC電壓施加至晶體管26的柵極端子會(huì)降低或消除晶 體管26中的有缺陷的捕獲以及電子的停留(即驅(qū)逐所捕獲的電子)，并且因此完全或部分 消除晶體管26中的漸進(jìn)閾值偏移。為了實(shí)現(xiàn)在每個(gè)晶體管24中移除非期望的捕獲電子，并因此降低或消除所述晶 體管24中的漸進(jìn)閾值偏移，將第三適當(dāng)負(fù)DC電壓施加至晶體管24的柵極端子，使得晶體 管24的Ves等于例如但不限于-15伏DC或者低于-15伏DC的DC電壓。例如，將第三負(fù)DC 電壓(例如但不限于，"15伏DC)通過相應(yīng)的行總線施加至晶體管24的柵極(g)端子，同 時(shí)地電勢(shì)(或參考電勢(shì))通過相應(yīng)的列總線連接至晶體管24的源極(s)端子，從而將晶體 管24的Ves設(shè)置為-15伏DC并且關(guān)斷晶體管24。以這種方式將第三負(fù)DC電壓(例如但 不限于，-15伏DC)以及地電勢(shì)分別施加至晶體管24的柵極(g)和源極(s)端子會(huì)降低或 消除晶體管24中的有缺陷的捕獲以及電子的停留(即驅(qū)逐所捕獲的電子)，并且因此完全 或部分消除晶體管24中的漸進(jìn)閾值偏移。上述施加至單個(gè)晶體管26的柵極(g)端子的第一負(fù)DC電壓(如-15伏DC)能夠 以任何適當(dāng)?shù)暮?或期望的序列施加至每個(gè)子像素22的每個(gè)晶體管26的柵極端子。例 如，通過將使得相應(yīng)的晶體管24導(dǎo)通的適當(dāng)?shù)碾妷菏┘又料鄳?yīng)的列和行總線，能夠?qū)⒌谝?負(fù)DC電壓每次施加至一個(gè)晶體管26的柵極(g)端子。此外，或者另一種方案，通過將使得 相應(yīng)的晶體管24導(dǎo)通的適當(dāng)?shù)碾妷菏┘又料鄳?yīng)的列和行總線，多個(gè)晶體管26可以同時(shí)將 第一負(fù)DC電壓施加至其柵極(g)端子。于是，上述關(guān)于將第一負(fù)DC電壓(例如-15伏DC) 施加至單個(gè)晶體管26的柵極(g)端子的描述不應(yīng)理解為對(duì)本發(fā)明構(gòu)成限制。
7
類似地，上述分別施加至單個(gè)晶體管24的柵極(g)和源極(s)端子的第三負(fù)DC 電壓(如-15伏DC)和參考地能夠另外或者作為另一種方案以任何適當(dāng)?shù)暮?或期望的序 列(例如每次一個(gè)或者同時(shí)多個(gè)晶體管24)施加至一個(gè)或多個(gè)晶體管24。在圖2所示的電 路圖中，每個(gè)行總線都示為連接至多個(gè)晶體管24的柵極(g)端子。因此，通過將第三負(fù)DC 電壓(例如-15伏DC)施加至所述行總線，能夠?qū)⒌谌?fù)DC電壓(例如-15伏DC)施加至 這些晶體管24的柵極(g)端子。為了促進(jìn)移除所述行中每個(gè)晶體管24中非期望捕獲的電 子，當(dāng)?shù)谌?fù)DC電壓(例如-15伏DC)施加至所述行總線時(shí)，可以通過相應(yīng)的列總線每次 一個(gè)或者并行地將參考地連接至每個(gè)所述晶體管24的源極(s)端子。于是能夠?qū)崿F(xiàn)全部 或部分地同時(shí)消除每個(gè)行中一個(gè)或多個(gè)晶體管24中的漸進(jìn)閾值偏移。因此，上述關(guān)于分別 施加至單個(gè)晶體管24的柵極(g)和源極(s)端子的第三負(fù)DC電壓(例如-15伏DC)以及 參考地的說明，不應(yīng)理解為對(duì)本發(fā)明構(gòu)成限制。將第三負(fù)DC電壓和參考電壓分別施加至每個(gè)晶體管24的柵極(g)和源極(s)端 子和/或?qū)⒌谝回?fù)DC電壓施加至每個(gè)晶體管26的柵極端子的任何適當(dāng)和/或期望的持續(xù) 時(shí)間，均可進(jìn)行選擇來實(shí)現(xiàn)期望的降低或消除晶體管的漸進(jìn)閾值偏移。在一個(gè)非限定性實(shí) 施例中，其中晶體管24和26形成能夠操作在24至60幀/每秒的幀率下的OLED視頻顯示 器的像素，對(duì)每個(gè)晶體管24的柵極(g)和源極(s)端子分別施加第三負(fù)DC電壓和參考電 壓的持續(xù)時(shí)間和/或?qū)γ總€(gè)晶體管26的柵極(g)端子施加第一負(fù)DC電壓的持續(xù)時(shí)間，可 以是完整或部分幀周期；時(shí)間周期的1/n，其中η是線(行或列)尋址時(shí)間周期；一幀中第 一線，另一幀中第二線，等任何順序；或者多個(gè)連續(xù)或不連續(xù)的幀。施加至OLED顯示器中每 個(gè)晶體管24的柵極(g)和源極(s)端子的第三負(fù)DC電壓和參考電壓和/或施加至每個(gè)晶 體管26的柵極(g)端子的第一負(fù)DC電壓，可以在顯示器的初始化或啟動(dòng)期間和/或不定 時(shí)/周期性地以任何適當(dāng)?shù)暮?或期望的方式在顯示器的操作期間施加，以降低或避免在 其中出現(xiàn)漸進(jìn)閾值偏移。可以想見，在每個(gè)晶體管26中消除漸進(jìn)閾值偏移的需求與每個(gè)晶體管24中消除 漸進(jìn)閾值偏移的需求不同。因此，可以想見能夠使用將一個(gè)或多個(gè)負(fù)電壓施加至每個(gè)晶體 管24和/或每個(gè)晶體管26的柵極端子的不同的持續(xù)時(shí)間和/或順序。例如但不限于，在 每種情況下，相比將第三負(fù)DC電壓和參考電壓施加至每個(gè)晶體管24的柵極(g)和源極(s) 端子，晶體管26會(huì)10、100、1000或更多倍頻繁地將第一負(fù)DC電壓施加至其柵極(g)端子 上。然而，這不應(yīng)理解為對(duì)本發(fā)明構(gòu)成限制，可以想見，每個(gè)晶體管24可能不經(jīng)歷漸進(jìn)閾值 偏移，因此不需要將第三負(fù)DC電壓和參考電壓施加至其柵極(g)和源極(s)端子。在此情 況下，僅以上述的適當(dāng)和/或期望的間隔和順序的方式將第一負(fù)DC電壓施加至晶體管26 的柵極端子?？梢曰诳刂破?0所記錄的使用經(jīng)歷中子像素22的使用量來決定消除每個(gè)子像 素22的晶體管24和/或晶體管26中的漸進(jìn)閾值偏移。這樣，經(jīng)歷更多使用的子像素22 能夠以上述方式使其晶體管24和/或26偏置更頻繁，以消除相比使用經(jīng)歷更少的子像素 的晶體管而言更易于經(jīng)歷的任何漸進(jìn)閾值偏移?？刂破?0優(yōu)選地耦接至基板6的每個(gè)行總線和列總線，以控制按照上述針對(duì)每個(gè) 子像素22的正常操作的方式將電壓施加至每個(gè)總線，以消除子像素22的每個(gè)晶體管24和 /或晶體管26中的漸進(jìn)閾值偏移。在正常操作中，控制器50可以操作來將輸入的視頻數(shù)據(jù)
8流(未示出)轉(zhuǎn)換成相應(yīng)的電壓，以按照上述方式施加到基板6的一個(gè)或更多個(gè)總線上，產(chǎn) 生與視頻數(shù)據(jù)流對(duì)應(yīng)的視頻圖像或視頻圖像序列。在其正常操作的顯示器初始化或啟動(dòng)期 間和/或不定時(shí)/周期性地，控制器50可以將適當(dāng)?shù)碾妷阂匀魏芜m當(dāng)?shù)暮?或期望的方式 或順序施加到基板6的行總線或列總線上，以降低或消除基板6的一個(gè)或多個(gè)子像素22的 晶體管中漸進(jìn)閾值偏移的出現(xiàn)?？刂破?0可以安裝在基板6上，或者可以遠(yuǎn)離基板6并以 任何適當(dāng)?shù)暮?或期望的方式耦接至基板6。參照優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了說明。通過閱讀并理解前述詳細(xì)說明，能夠?qū)崿F(xiàn) 其它各種修改和替代。例如，當(dāng)晶體管24和26是ρ溝道晶體管時(shí)，可以將較大的正DC電 壓(例如但不限于，約+15伏DC)不定時(shí)或周期性地施加至晶體管26的柵極端子，以降低 或消除其中的任何漸進(jìn)閾值偏移而不使晶體管26導(dǎo)通。類似地，將要施加至相應(yīng)ρ溝道晶 體管24的柵極和源極端子的適當(dāng)電壓可以任何適當(dāng)和/或期望的方式進(jìn)行選擇，以實(shí)現(xiàn)將 適當(dāng)值的正DC電壓施加至ρ溝道晶體管26的柵極。另外，上述第一、第二、和第三負(fù)DC電壓不應(yīng)理解為對(duì)本發(fā)明的限制，可以想見， 本領(lǐng)域的普通技術(shù)人員可以選擇任何適當(dāng)?shù)呢?fù)DC電壓、負(fù)DC電壓的組合和/或參考電勢(shì)。 本發(fā)明應(yīng)當(dāng)理解為涵蓋落入權(quán)利要求或其等同部分的保護(hù)范圍內(nèi)的全部這些修改和變體。
權(quán)利要求
一種控制薄膜晶體管電路的方法，所述薄膜晶體管電路包括第一晶體管，其漏極端子連接至第二晶體管的柵極端子，所述第二晶體管的漏極端子和源極端子連接至Vcc和LED元件的一端，LED元件的另一端連接至參考電壓，所述方法包括(a)對(duì)第一晶體管的源極端子施加第一電壓；(b)對(duì)第一晶體管的柵極端子施加第二電壓，所施加的第一和第二電壓使得第一晶體管導(dǎo)通并且通過第一晶體管的源極端子和漏極端子將第一電壓施加給第二晶體管的柵極端子，施加給第二晶體管的柵極端子的所述第一電壓與通過LED元件耦接至第二晶體管的源極端子的參考電壓共同作用使得第二晶體管不導(dǎo)通，其中Vcc不耦接至LED元件；以及(c)在第一預(yù)定時(shí)間周期之后，停止將第一電壓施加至第二晶體管的柵極端子。
2.權(quán)利要求1的方法，還包括在第一晶體管的柵極端子和源極端子之間施加使得第一晶體管不導(dǎo)通的電壓，使得第 一晶體管中的漸進(jìn)閾值偏移至少部分得到逆轉(zhuǎn)。
3.權(quán)利要求1的方法，還包括(d)對(duì)第一晶體管的源極端子施加第三電壓；(e)對(duì)第一晶體管的柵極端子施加第四電壓，所施加的第三電壓和第四電壓使得第一 晶體管導(dǎo)通并且通過第一晶體管的源極端子和漏極端子將第三電壓施加給第二晶體管的 柵極端子，施加給第二晶體管的柵極端子的所述第三電壓與通過LED元件耦接至第二晶體 管的源極端子的參考電壓共同作用使得第二晶體管導(dǎo)通，其中Vcc通過第二晶體管的漏極 端子和源極端子耦接至所述LED元件；以及(f)在第二預(yù)定時(shí)間周期之后，停止將第三電壓施加至第二晶體管的柵極端子。
4.權(quán)利要求3的方法，其中參考電壓是地電勢(shì)；并且，當(dāng)?shù)谝?、第二晶體管是η溝道晶體管時(shí)，第一電壓是足以使得第二晶體管中的漸進(jìn)閾 值偏移至少部分得到逆轉(zhuǎn)的負(fù)電壓，第三電壓是足以使得第二晶體管導(dǎo)通的正電壓。
5.權(quán)利要求3的方法，其中參考電壓是地電勢(shì)；并且，當(dāng)?shù)谝缓偷诙w管是P溝道晶體管時(shí)，第一電壓是足以使得第二晶體管中的漸進(jìn)閾 值偏移至少部分得到逆轉(zhuǎn)的負(fù)電壓，第三電壓是足以使得第二晶體管導(dǎo)通的負(fù)電壓。
全文摘要
在用于降低或消除其中一個(gè)或多個(gè)薄膜晶體管(TFT)上的漸進(jìn)閾值偏移的方法中，第一和第二電壓施加至第一晶體管的源極和柵極端子上，使得第一晶體管導(dǎo)通并將第一電壓施加至第二晶體管的柵極端子。施加給第二晶體管的柵極端子的第一電壓與通過LED元件耦接至第二晶體管的源極端子的參考電壓共同作用使得第二晶體管不導(dǎo)通，于是LED元件不接收電能。在足以降低或消除第二晶體管中的漸進(jìn)閾值偏移的第一預(yù)定時(shí)間周期之后，停止將第一電壓施加至第二晶體管的柵極端子。
文檔編號(hào)G05F3/02GK101965545SQ200980107940
公開日2011年2月2日 申請(qǐng)日期2009年2月26日 優(yōu)先權(quán)日2008年3月6日
發(fā)明者托馬斯·彼得·布羅迪 申請(qǐng)人:阿德文泰克全球有限公司