專(zhuān)利名稱(chēng)：一種具有超低功率定時(shí)器的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及低功率電池運(yùn)行的裝置，尤其是涉及超低功率可編程定時(shí)器和低電壓檢測(cè)電 路。
背景技術(shù)：
低功率消耗在使用電池作為能源的數(shù)字電子應(yīng)用中絕對(duì)關(guān)鍵，而在這些應(yīng)用的多數(shù)中在睡眠模式期間汲取的電流決定了應(yīng)用的電池壽命。因此，關(guān)鍵的是在睡眠模式期間具有非常低的電流汲取，并且按照定時(shí)的方式以低功率的途徑從睡眠模式中喚醒。在傳統(tǒng)振蕩器基礎(chǔ)上的現(xiàn)有喚醒定時(shí)器對(duì)于多數(shù)鋰電池應(yīng)用來(lái)說(shuō)消耗過(guò)多的功率，并可以消耗數(shù)毫安電流。一種解決方案是采用根據(jù)“基于變化喚醒(wake-up on change) ”事件喚醒數(shù)字電路(即數(shù)字處理器)的電阻電容(RC)定時(shí)器，然而，現(xiàn)存數(shù)字輸入結(jié)構(gòu)對(duì)于緩慢變化的輸入信號(hào)消耗高的消弧電流(crowbar current)。對(duì)于某些應(yīng)用希望得到可以利用數(shù)字處理器控制的可變的喚醒周期。在電池運(yùn)行的應(yīng)用中低功率可編程低電壓檢測(cè)(programmable low voltagedetection, PLVD)電路是高度期待的，但是經(jīng)常由于價(jià)格和功率的考慮而被忽略。低功率喚醒定時(shí)器使用無(wú)源電阻電容定時(shí)電路，后者具有趨于VDD的緩慢上升的電壓電平。這些類(lèi)型的定時(shí)電路的問(wèn)題是，當(dāng)使用在低功率模式(高電阻值)時(shí)，如果進(jìn)入到裝置連接的輸入泄漏和電容的漏電流超過(guò)電阻的驅(qū)動(dòng)能力的話，漏電容可能永遠(yuǎn)喚醒不了裝置。在高溫下該問(wèn)題可能加重，從而使得這類(lèi)定時(shí)器的操作不可預(yù)知。因此，需要的是消耗極小功率并在裝置的整個(gè)有用溫度范圍上精確和可靠的超低功率可編程定時(shí)器和低電壓檢測(cè)電路。

發(fā)明內(nèi)容
本發(fā)明通過(guò)提供一種超低功率電路克服了現(xiàn)存技術(shù)的上述問(wèn)題以及其它缺點(diǎn)和不足，該超低功率電路可以被用來(lái)利用在數(shù)字集成電路裝置上的單個(gè)連接(如，插腳、滾珠、墊板、接頭、表面安裝的葉片等等)以及在該數(shù)字集成電路裝置外部的無(wú)源部件在數(shù)字集成電路中實(shí)現(xiàn)基本定時(shí)器、可編程定時(shí)器和可編程低電壓檢測(cè)(PLVD)?？梢允鼓軆?nèi)部的低電流源以便使耦合到該連接上的外部電容放電，從而消除了對(duì)外部電阻的需求。不過(guò)，通過(guò)增加外部放電電阻可以增強(qiáng)定時(shí)精度，因?yàn)閮?nèi)部電流源可能比外部放電電阻更依賴(lài)于過(guò)程和溫度。該連接可以被配置成三態(tài)輸出，并且可以被驅(qū)動(dòng)為高來(lái)使電容充電。當(dāng)數(shù)字集成電路裝置被置于睡眠模式時(shí)，可以使能模擬電壓電平檢測(cè)電路以及可選擇地使能電流源。在睡眠模式期間，外部電容通過(guò)電壓電平檢測(cè)電路和/或電流源(和/或外部電阻)緩慢放電，并且當(dāng)?shù)竭_(dá)低電壓閾值時(shí)在電壓電平檢測(cè)電路中的電壓電平比較電路引起邏輯電平改變，該改變將數(shù)字集成電路裝置從其睡眠模式中激活(“喚醒”)。數(shù)字集成電路裝置可以是數(shù)字處理器，例如，微處理器、微控制器、可編程邏輯陣列(PLA)、可編程門(mén)陣列(PGA)、專(zhuān)用集成電路(ASIC)，等等。
優(yōu)選地，為了實(shí)現(xiàn)基本定時(shí)器、可編程定時(shí)器和PLVD功能僅僅需要ー個(gè)單ー的輸出連接和外部電容。因此，本發(fā)明很好地適合于對(duì)造價(jià)敏感的應(yīng)用。本發(fā)明的電路相對(duì)于某個(gè)閾值或觸發(fā)電壓檢測(cè)模擬信號(hào)電平。這使得可以在沒(méi)有伴隨著數(shù)字輸入信號(hào)緩慢地從ー個(gè)電源電壓干線(rail)向另ー個(gè)變化的高消弧電流的條件下，實(shí)現(xiàn)超低功率定時(shí)器和PLVD功能。通過(guò)增加一個(gè)單ー的放電電阻來(lái)代替使用內(nèi)部電流源，可以提高這些功能的定時(shí)精度。對(duì)于可編程定時(shí)，可以增加額外的充電電阻，用于在預(yù)定的時(shí)間周期上將電容更精確地充電至一定的電壓。許多鋰電池應(yīng)用要求大約一毫安的定時(shí)睡眠電流，而即使基于最低供電的時(shí)鐘振蕩器的定時(shí)器電路也最低消耗數(shù)毫安。優(yōu)選地，本發(fā)明具有大約350納安或更小的最大電流消耗，因此在處于睡眠模式時(shí)為數(shù)字裝置留有可得的幾百納安的待機(jī)(standby)電流。

從電壓基準(zhǔn)和內(nèi)部電流源之間的關(guān)系可以確定溫度。對(duì)于電壓基準(zhǔn)和內(nèi)部電流源參數(shù)依賴(lài)于在本發(fā)明制造期間的溫度和加工偏差。當(dāng)在受控制的條件下首次接通本發(fā)明的電路時(shí)，可以對(duì)加工偏差進(jìn)行測(cè)量?？梢源_定測(cè)量到的對(duì)應(yīng)于溫度偏差的值，并將其存儲(chǔ)在存儲(chǔ)器中，例如電可擦除可編程只讀存儲(chǔ)器(EEPROM)、閃速存儲(chǔ)器等等中，以便隨后用于判斷本發(fā)明的溫度。電壓基準(zhǔn)的溫度依賴(lài)性基本上是線性的，不過(guò)，內(nèi)部電流源可以具有顯著的二次項(xiàng)，但是如果溫度偏移相對(duì)小，則該二次項(xiàng)可以被忽略。本發(fā)明的技術(shù)優(yōu)點(diǎn)是超低功率運(yùn)行。還有ー個(gè)技術(shù)優(yōu)點(diǎn)是需要最小數(shù)量的外部器件。另ー個(gè)技術(shù)優(yōu)點(diǎn)是低造價(jià)。再一個(gè)技術(shù)優(yōu)點(diǎn)是定時(shí)電路極低的電流放電。另ー個(gè)技術(shù)優(yōu)點(diǎn)是使用集成電路封裝的現(xiàn)有輸出連接。再一個(gè)優(yōu)點(diǎn)提供使用基準(zhǔn)電壓和內(nèi)部電流源溫度依賴(lài)關(guān)系的溫度檢測(cè)。從下面出于公開(kāi)目的并結(jié)合附圖的實(shí)施方式的描述中，本發(fā)明的特點(diǎn)和優(yōu)點(diǎn)將更明顯。


通過(guò)參考下列結(jié)合附圖的描述可以獲得對(duì)于本發(fā)明的公開(kāi)內(nèi)容及其優(yōu)點(diǎn)的更全面理解，其中圖I說(shuō)明根據(jù)本發(fā)明的示例性實(shí)施方式的、用于超低功率定時(shí)器或可編程低電壓檢測(cè)器(PLVD)的一種電路的示意圖。盡管本發(fā)明容易受到各種修改和替換形式，在附圖中通過(guò)舉例的方式示出了其特定示例的實(shí)施方式并對(duì)其進(jìn)行了詳細(xì)描述。不過(guò)，應(yīng)該理解在此對(duì)專(zhuān)門(mén)的實(shí)施方式進(jìn)行的描述不是要將本發(fā)明限制為所公開(kāi)的特定形式，相反，本發(fā)明涵蓋了所有落入所附權(quán)利要求定義的發(fā)明的精神和范圍的修改、等效替換和選項(xiàng)。
具體實(shí)施例方式現(xiàn)在參考附圖，示意地說(shuō)明了對(duì)本發(fā)明的示例性實(shí)施方式的細(xì)節(jié)。同樣的元件在附圖中用相同的標(biāo)號(hào)表示，而類(lèi)似的元件用具有不同小寫(xiě)字母后綴的標(biāo)號(hào)表示。參考圖1，示出了一種根據(jù)本發(fā)明的示例性實(shí)施方式的超低功率定時(shí)器或可編程低電壓檢測(cè)器(PLVD)。本發(fā)明包括一個(gè)超低功率電壓檢測(cè)和邏輯模塊(用標(biāo)號(hào)102總地表示)，以及外部部件(例如，定時(shí)電容126、電阻123和電阻122)。數(shù)字集成電路裝置100的輸出連接120(如，插腳、滾珠、墊板、接頭、表面安裝的葉片等等)與由晶體管118和116組成的三態(tài)輸出電路耦合。超低功率電壓檢測(cè)和邏輯模塊102包括具有使能輸入端(enable input) 128的極低電流內(nèi)部電流源104、具有連接到外部連接120的輸入端和連接到電壓基準(zhǔn)112的另ー輸入端的模擬比較器106 (例如，高増益差動(dòng)放大器)、具有數(shù)字輸出端110和連接到比較器106的輸出端的輸入端的數(shù)字邏輯108。模塊102可以是數(shù)字集成電路裝置100的一部分。電阻122和124是可選的，本發(fā)明沒(méi)有這些電阻也令人滿(mǎn)意地エ作。優(yōu)選地，電阻122和124可以增強(qiáng)本發(fā)明的功能。比較器106判斷在連接120上的模擬信號(hào)是小于或等于還是大于基準(zhǔn)電壓112。比較器106的輸出驅(qū)動(dòng)邏輯108，使得當(dāng)在連接120上的模擬信號(hào)小于或等于基準(zhǔn)電壓112時(shí)邏輯108的輸出端110處于第一數(shù)字邏輯電平，而當(dāng)模擬信號(hào)大于基準(zhǔn)電壓112時(shí)處于
第二數(shù)字邏輯電平。根據(jù)本發(fā)明的一個(gè)示例性實(shí)施方式，可以通過(guò)將電容126耦合到連接120而實(shí)現(xiàn) 基本定時(shí)器。通過(guò)耦合到使能輸入端128的禁止信號(hào)，內(nèi)部電流源104保持為被禁止。通過(guò)晶體管116和118連接120被定義為數(shù)字輸出，而電容126被基本上充電至干線電壓130，例如VDD。一旦電容126被基本上充電到干線電壓130，晶體管116和118被截止(三態(tài))或者說(shuō)從連接120去耦合，模塊102通過(guò)使能輸入端132被使能。通過(guò)由被使能的模塊102從電容126上的電荷汲取電流電容126緩慢地放電，因此電容126上的電壓成比例地下降。一旦放電的電容126上的電壓小于或等于基準(zhǔn)電壓112,輸出端110將改變邏輯電平。在該放電過(guò)程期間數(shù)字集成電路裝置100可以被置干“睡眠模式”，然后被輸出端110上的邏輯電平改變喚醒?？梢栽陔娙?26上増加放電電阻124，以保證更精確和受控的放電速率。使能輸入端128和132可以作為ー個(gè)輸入信號(hào)稱(chēng)合在一起。根據(jù)本發(fā)明的另ー個(gè)示例性實(shí)施方式，可以通過(guò)將電容126耦合到連接120并且利用至使能輸入128的禁止信號(hào)禁止內(nèi)部電流源104而實(shí)現(xiàn)基本定時(shí)器。通過(guò)晶體管116和118連接120可以被定義為數(shù)字輸出，而電容126被基本上充電至干線電壓130，例如VDD。一旦電容126被基本上充電到干線電壓130，晶體管116和118被截止(三態(tài))或從連接120去耦合，內(nèi)部電流源104通過(guò)使能輸入端128被啟動(dòng)。通過(guò)內(nèi)部電流源104電容126緩慢地放電，并且電容126上的電壓成比例地下降。一旦放電的電容126上的電壓小于或等于基準(zhǔn)電壓112，輸出端110將改變邏輯電平。在該放電過(guò)程期間數(shù)字集成電路裝置100可以被置干“睡眠模式”，然后被輸出端110上的邏輯電平改變喚醒。因?yàn)榧庸ず蜏囟绕羁梢杂绊憙?nèi)部電流源104比外部電阻124更多，所以?xún)?nèi)部電流源104代替電阻124的使用會(huì)導(dǎo)致較低精度的定時(shí)周期。使能輸入端128和132可以作為ー個(gè)輸入信號(hào)耦合在一起。根據(jù)本發(fā)明的另ー個(gè)示例性實(shí)施方式，通過(guò)利用晶體管116將連接120上的電壓基本上預(yù)置為電壓干線114(如Vss)可以實(shí)現(xiàn)可編程定時(shí)器。由于電容126是耦合到連接120上的，它將基本上被設(shè)置為電壓干線114。然后，晶體管118被導(dǎo)通以便可控地對(duì)電容126充電預(yù)定時(shí)間。在該充電時(shí)間期間，模塊102和/或電流源104可以被禁止以便減小寄生電流汲取。從電阻122和電容126的串聯(lián)RC時(shí)間常數(shù)組合可以確定充電時(shí)間常數(shù)，從電阻124和電容126的并聯(lián)RC時(shí)間常數(shù)組合可以確定放電時(shí)間常數(shù)?；鶞?zhǔn)電壓112的值還確定了可編程時(shí)間常數(shù)。充電和放電的時(shí)間常數(shù)可以是對(duì)稱(chēng)的或非対稱(chēng)的。電阻122是可選的，本發(fā)明沒(méi)有該電阻也令人滿(mǎn)意地工作。優(yōu)選地，電阻122可以增強(qiáng)本發(fā)明的功能。利用處于主動(dòng)定時(shí)模式下的數(shù)字集成電路可以進(jìn)行對(duì)該可編程定時(shí)器的校準(zhǔn)處理。校準(zhǔn)可以從例如內(nèi)部振蕩器或者外部振蕩器的主主動(dòng)時(shí)鐘源(main active clocksource)(沒(méi)有示出)得到確定。一般來(lái)說(shuō)可以假定恒定的電源電壓，不過(guò)在電池的應(yīng)用中，為了保證睡眠定時(shí)器精度可以周期性地再次校準(zhǔn)充電和放電周期。根據(jù)本發(fā)明的另ー個(gè)示例性實(shí)施方式，通過(guò)將電容126充電到干線電壓130、然后激活模塊102可以實(shí)現(xiàn)可編程低電壓檢測(cè)(PLVD)電路。電容126可以通過(guò)模塊102、被激活的電流源104和/或電阻124放電。放電定時(shí)是這樣的，即如果出現(xiàn)低(電池)電壓，則在電容126上的電壓在確定的時(shí)間周期中放電到低于基準(zhǔn)電壓112并且將在輸出端110的邏輯電平上存在變化。該邏輯電平的變化可以被用來(lái)指示低電池電壓狀況。在本發(fā)明的范圍內(nèi)還可以考慮，電容126可以在一定足夠短的時(shí)間區(qū)間內(nèi)被充電，使得將該電容上的電壓保持在基準(zhǔn)電壓112之上。根據(jù)本發(fā)明的另ー個(gè)實(shí)施方式，從溫度變化影響電壓基準(zhǔn)和內(nèi)部電流源的方式中 可以確定對(duì)溫度的測(cè)量。電壓基準(zhǔn)的溫度依賴(lài)性基本上是線性的，并且如果溫度變化相對(duì)地小，則內(nèi)部電流源也基本上是線性的。一般來(lái)說(shuō)，可以在ー個(gè)已知的溫度下測(cè)量電壓基準(zhǔn)和內(nèi)部電流源。然后，從下列關(guān)系中的任何一個(gè)中可近似地確定對(duì)于已知溫度的偏差A(yù)T= (Vil-Vstandaed) / (-1. 25 X 10_3)，或AT= (Isink-Istandaed) / (140 X 10_12)。其中，AT是對(duì)于已知溫度的溫度偏差，Vil是斷路電壓即在溫度偏差的電壓基準(zhǔn)的值，Vstandakd是在已知溫度的電壓基準(zhǔn)的值，Isiffi是在溫度偏差的內(nèi)部電流源的值，而Istandaed是在已知溫度的內(nèi)部電流源的值。Isink可以通過(guò)其如何影響精確定時(shí)器電路的定時(shí)來(lái)確定，或者從對(duì)與內(nèi)部電流源串聯(lián)的精確電阻上測(cè)量的電壓降來(lái)確定(即，使用歐姆定律獲得電流值)。因此，本發(fā)明很好地適合于實(shí)現(xiàn)本發(fā)明的目的，并且獲得提到的結(jié)果和優(yōu)點(diǎn)以及其它固有的結(jié)果和優(yōu)點(diǎn)。盡管已經(jīng)參考本發(fā)明的示例性實(shí)施方式對(duì)其進(jìn)行了說(shuō)明、描述和定義，但是這種參考不是意味著對(duì)本發(fā)明的限制，并且也推斷不出這樣的限制。本發(fā)明能夠進(jìn)行相當(dāng)多的修改、變動(dòng)以及形式和功能上的等效替換，正如有關(guān)領(lǐng)域的普通技術(shù)人員可以想到和利用本發(fā)明收益到的那樣。本發(fā)明說(shuō)明的和描述的實(shí)施方式僅僅是示意性的，而不是本發(fā)明的完全范圍。因此，本發(fā)明意欲僅僅由所附的權(quán)利要求書(shū)的精神和范圍限定，同時(shí)認(rèn)可在所有方面上的等效替換。
權(quán)利要求
1.ー種具有超低功率定時(shí)器的集成電路裝置，包括 具有輸入端、輸出端和第一使能端的電壓比較和邏輯模塊，其中，當(dāng)所述電壓比較和邏輯模塊被使能時(shí)在輸入端上汲取預(yù)定的電流值，當(dāng)在輸入端上的電壓小于或等于基準(zhǔn)電壓時(shí)輸出端處于第一邏輯電平，以及當(dāng)在輸入端上的電壓大于基準(zhǔn)電壓時(shí)輸出端處于第二邏輯電平； 集成電路裝置的外部連接，其中，該外部連接耦合到集成電路裝置的數(shù)字輸出端和所述電壓比較和邏輯模塊的輸入端上；以及 與該外部連接耦合的定時(shí)電容，由此所述集成電路裝置的數(shù)字輸出端對(duì)該定時(shí)電容充電，而所述電壓比較和邏輯模塊的輸入端對(duì)該定時(shí)電容放電。
2.根據(jù)權(quán)利要求I所述的集成電路裝置，其中，所述電壓比較和邏輯模塊包括 電壓比較器，其具有耦合到所述電壓比較和邏輯模塊的輸入端的第一輸入端，和耦合到基準(zhǔn)電壓的第二輸入端；以及 邏輯電路，其與所述電壓比較器、電壓比較和邏輯模塊的輸出端和第一使能端耦合。
3.根據(jù)權(quán)利要求2所述的集成電路裝置，還包括具有使能端的低電流源，該低電流源被耦合到所述電壓比較和邏輯模塊的輸入端，其中，低電流源使能端激活該低電流源以從所述外部連接中汲取電流。
4.根據(jù)權(quán)利要求I所述的集成電路裝置，其中，所述數(shù)字輸出端包括串聯(lián)連接的第一和第二晶體管，其中，第一晶體管將第一電壓耦合到該外部連接，而第二晶體管將第二電壓耦合到該外部連接。
5.根據(jù)權(quán)利要求4所述的集成電路裝置，其中，所述第一晶體管將所述定時(shí)電容充電至第一電壓。
6.根據(jù)權(quán)利要求4所述的集成電路裝置，其中，所述第二晶體管將所述定時(shí)電容放電至第二電壓。
7.根據(jù)權(quán)利要求I所述的集成電路裝置，還包括與所述定時(shí)電容并聯(lián)連接的第一外部電阻。
8.根據(jù)權(quán)利要求I所述的集成電路裝置，還包括與所述定時(shí)電容串聯(lián)連接的第二外部電阻。
9.根據(jù)權(quán)利要求I所述的集成電路裝置，其中，在處于睡眠模式中時(shí)所述第一邏輯電平導(dǎo)致集成電路裝置被喚醒。
全文摘要
在數(shù)字集成電路裝置中實(shí)現(xiàn)了超低功率電壓檢測(cè)電路，以便利用數(shù)字集成電路裝置的單個(gè)連接以及在該數(shù)字集成電路裝置外部的無(wú)源部件提供基本定時(shí)器、可編程定時(shí)器和可編程低電壓檢測(cè)(PLVD)電路?？梢允鼓芤粋€(gè)內(nèi)部的低電流源以便使連接到該輸出連接上的外部定時(shí)電容放電，從而消除了對(duì)外部電阻的需求。不過(guò)，通過(guò)增加外部放電和/或充電電阻可以增強(qiáng)定時(shí)精度。該輸出連接可以被配置成三態(tài)輸出，并且可以被驅(qū)動(dòng)為高來(lái)使定時(shí)電容充電以及被驅(qū)動(dòng)為低來(lái)使定時(shí)電容放電。在為了定時(shí)和低電壓檢測(cè)確定電壓斷路點(diǎn)中可以使用電壓基準(zhǔn)?；蛘邚呐c已知溫度下確定的已知電壓相比較的斷路電壓，或者從與已知溫度下確定的已知電流值相比較的電流源電流值與一個(gè)常數(shù)相乘而確定溫度。
文檔編號(hào)G04G19/00GK102768492SQ20111011621
公開(kāi)日2012年11月7日 申請(qǐng)日期2011年5月6日 優(yōu)先權(quán)日2011年5月6日
發(fā)明者劉灼 申請(qǐng)人:劉灼