一種印制電路板pcb的測(cè)試方法、pcb的制作方法以及pcb的制作方法
【專利摘要】一種印制電路板PCB的測(cè)試方法、PCB的制作方法以及PCB。該測(cè)試方法包括：在PCB的每個(gè)信號(hào)層設(shè)置一段走線；其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與信號(hào)走線的厚度相同；所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定；將所述走線通過至少一對(duì)過孔引到所述PCB的表層；通過所述至少一對(duì)過孔測(cè)試得到所述走線的測(cè)試值；所述測(cè)試值用于表征所述走線的測(cè)試電阻值；通過所述測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定所述每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)。
【專利說明】
一種印制電路板PCB的測(cè)試方法、PCB的制作方法以及PCB
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及印制電路板技術(shù)領(lǐng)域，尤其涉及一種印制電路板PCB的測(cè)試方法、PCB的制作方法以及PCB。
【背景技術(shù)】
[0002]印制電路板(英文:Printed Circuit Board，簡(jiǎn)稱:PCB)的線寬和線厚是指PCB的各信號(hào)層內(nèi)走線的寬度及銅箔厚度。通常情況下使用方會(huì)對(duì)PCB廠商做基礎(chǔ)規(guī)范要求，PCB各性能指標(biāo)必須滿足各項(xiàng)設(shè)計(jì)要求。PCB廠商根據(jù)這些詳細(xì)的設(shè)計(jì)要求加工PCB，使用方以此規(guī)范進(jìn)行驗(yàn)收，其中線寬和線厚是一項(xiàng)重要的驗(yàn)收指標(biāo)。
[0003]線寬和線厚作為PCB的固有特性和重要性能指標(biāo)，其超標(biāo)屬于PCB來料缺陷，嚴(yán)重時(shí)會(huì)直接引起信號(hào)走線特性阻抗偏離，而對(duì)于硬件設(shè)計(jì)來說，其信號(hào)走線特性阻抗必須要嚴(yán)格控制好，因其直接影響到單板硬件的信號(hào)質(zhì)量。
[0004]在現(xiàn)有技術(shù)中，通常有兩種線寬和線厚的檢測(cè)方式。第一種:在PCB出廠前進(jìn)行批次抽檢，使用簡(jiǎn)易的手持式線寬測(cè)試儀及手持式通后測(cè)試儀人工檢測(cè)，所有的測(cè)試數(shù)據(jù)人工記錄并保存，常見的測(cè)試儀例如0XF0RD-95M。第二種，PCB使用方做來料質(zhì)量控ffjij (英文:Incoming Quality Control，簡(jiǎn)稱:IQC)，使用時(shí)域反射(英文:Time_DomainReflectometry，簡(jiǎn)稱:TDR)專業(yè)儀表測(cè)試單板信號(hào)走線的特性阻抗，常見的儀器有CSA8200。
[0005]然而第一種檢測(cè)方式測(cè)量?jī)x器簡(jiǎn)單，測(cè)試誤差較大，測(cè)量較耗時(shí)，所以無(wú)法實(shí)現(xiàn)批量檢測(cè)。第二種需要購(gòu)買專業(yè)儀器儀表，測(cè)試成本高，所以也無(wú)法實(shí)現(xiàn)批量檢測(cè)。因此，現(xiàn)有技術(shù)中線寬和線厚的檢測(cè)方式檢測(cè)比例受限，檢測(cè)效率低。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實(shí)施例提供一種印制電路板PCB的測(cè)試方法、PCB的制作方法以及PCB，用以解決現(xiàn)有技術(shù)中檢測(cè)線寬和線厚的方法效率較低的技術(shù)問題。
[0007]第一方面，本發(fā)明實(shí)施例提供了一種PCB的測(cè)試方法，包括:
[0008]在PCB的每個(gè)信號(hào)層設(shè)置一段走線;其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與信號(hào)走線的厚度相同;所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定;將所述走線通過至少一對(duì)過孔引到所述PCB的表層;通過所述至少一對(duì)過孔測(cè)試得到所述走線的測(cè)試值;所述測(cè)試值用于表征所述走線的測(cè)試電阻值;通過所述測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定所述每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)。
[0009]通過本發(fā)明實(shí)施例中的方法，因?yàn)闇y(cè)試走線的用于表征走線的測(cè)試電阻值的儀器較簡(jiǎn)單，成本較低，例如萬(wàn)用表，而且因?yàn)橹灰獪y(cè)試走線的測(cè)試電阻值，所以用時(shí)較短，通常為微秒級(jí)的，所以從成本以及測(cè)試用時(shí)上支持可以批量測(cè)試PCB的線寬以及線厚是否符合標(biāo)準(zhǔn)，所以提高了測(cè)試線寬和線厚的效率。
[0010]結(jié)合第一方面，在第一方面的第一種可能的實(shí)現(xiàn)方式中，所述每個(gè)信號(hào)層的所述走線之間在電性上相互獨(dú)立;或，所述每個(gè)信號(hào)層的所述走線之間以并聯(lián)的方式相互連接；
[0011]對(duì)應(yīng)的，通過所述測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定所述每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)，包括:
[0012]確定所述測(cè)試值和所述預(yù)定閾值之間的差值是否在預(yù)設(shè)誤差范圍內(nèi)；在所述差值在所述預(yù)設(shè)誤差范圍內(nèi)時(shí)，確定所述信號(hào)走線的線寬和線厚符合標(biāo)準(zhǔn);在所述差值在所述預(yù)設(shè)誤差范圍之外時(shí)，確定所述信號(hào)走線的線寬和/或線厚不符合標(biāo)準(zhǔn)。
[0013]結(jié)合第一方面，在第一方面的第二種可能的實(shí)現(xiàn)方式中，所述每個(gè)信號(hào)層的所述走線之間以串聯(lián)的方式相互連接；
[0014]對(duì)應(yīng)的，通過所述測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定所述每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)，包括:
[0015]確定所述測(cè)試值和所述每個(gè)信號(hào)層的所述預(yù)定閾值之和之間的差值是否在預(yù)設(shè)范圍內(nèi)；在所述差值在所述預(yù)設(shè)誤差范圍內(nèi)時(shí)，確定所述信號(hào)走線的線寬和線厚符合標(biāo)準(zhǔn)；在所述差值在所述預(yù)設(shè)誤差范圍之外時(shí)，確定所述信號(hào)走線的線寬和/或線厚不符合標(biāo)準(zhǔn)。
[0016]第二方面，本發(fā)明實(shí)施例提供一種印制電路板PCB的制作方法，包括:
[0017]在PCB的每個(gè)信號(hào)層設(shè)置一段走線;其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與信號(hào)走線的厚度相同;所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定;將所述走線通過至少一對(duì)過孔引到所述PCB的表層;其中，所述至少一對(duì)過孔被用于測(cè)試所述走線的測(cè)試值，所述測(cè)試值用于表征所述走線的測(cè)試電阻值。
[0018]通過本實(shí)施例中的方法，可以制作一種便于測(cè)試線寬及線厚的PCB，在不影響PCB的性能的情況下，實(shí)現(xiàn)快速高效的測(cè)試線寬及線厚是否符合標(biāo)準(zhǔn)。
[0019]結(jié)合第二方面，在第二方面的第一種可能的實(shí)現(xiàn)方式中，所述方法還包括:
[0020]在所述至少一對(duì)過孔之上設(shè)置焊盤;其中，所述焊盤放置在所述至少一對(duì)過孔上或者通過引線與所述至少一對(duì)過孔相連。
[0021 ]第三方面，本發(fā)明實(shí)施例提供一種印制電路板PCB，包括:
[0022]至少一個(gè)信號(hào)層，在每個(gè)信號(hào)層上設(shè)置有一段走線以及信號(hào)走線;其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與所述信號(hào)走線的厚度相同；所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定;至少一對(duì)過孔，分別貫穿于所述走線的兩端的上方PCB層;其中，所述至少一對(duì)過孔被用于測(cè)試所述走線的測(cè)試值，所述測(cè)試值用于表征所述走線的測(cè)試電阻值。
[0023]結(jié)合第三方面，在第三方面的第一種可能的實(shí)現(xiàn)方式中，所述PCB還包括:
[0024]至少一對(duì)引線，分別位于所述至少一對(duì)過孔中，與所述一段走線的兩端電性相連。通過該引線，可以方便的測(cè)量走線的測(cè)試電阻值。
[0025]結(jié)合第三方面的第一種可能的實(shí)現(xiàn)方式，在第三方面的第二種可能的實(shí)現(xiàn)方式中，所述PCB還包括:焊盤，設(shè)置在所述至少一對(duì)過孔之上；其中，所述焊盤放置在所述至少一對(duì)過孔上或者通過引線與所述至少一對(duì)過孔相連。通過設(shè)置焊盤，一方面便于封裝PCB，另一方面可以方便與測(cè)試儀器進(jìn)行電性連接。
[0026]在上述的任一種可能的實(shí)現(xiàn)方式中，所述走線為不同于所述信號(hào)走線的走線;或，所述走線為所述信號(hào)走線的部分。
[0027]在上述的任一種可能的實(shí)現(xiàn)方式中，所述每個(gè)信號(hào)層的所述走線之間在電性上相互獨(dú)立;或，所述每個(gè)信號(hào)層的所述走線之間以并聯(lián)的方式相互連接;或，所述每個(gè)信號(hào)層的所述走線之間以串聯(lián)的方式相互連接。
【附圖說明】
[0028]圖1為本發(fā)明實(shí)施例提供的一種PCB的制作方法的流程圖；
[0029]圖2為本發(fā)明實(shí)施例提供的一種原理圖網(wǎng)表關(guān)系示意圖；
[0030]圖3a_圖3b為本發(fā)明實(shí)施例提供的一種每個(gè)信號(hào)走線之間的關(guān)系的示意圖；
[0031 ]圖4a_圖4d為本發(fā)明實(shí)施例提供的一種PCB的結(jié)構(gòu)圖；
[0032]圖5為本發(fā)明實(shí)施例提供的一種PCB的線寬和線厚的測(cè)試方法的流程圖；
[0033]圖6為本發(fā)明實(shí)施例提供的一種測(cè)試走線的電阻的等效電路圖。
【具體實(shí)施方式】
[0034]本發(fā)明實(shí)施例提供一種印制電路板PCB的測(cè)試方法、PCB的制作方法以及PCB，用以解決現(xiàn)有技術(shù)中檢測(cè)線寬和線厚的方法效率較低的技術(shù)問題。
[0035]以下將詳細(xì)描述本發(fā)明實(shí)施例中方案的實(shí)施過程、目的。
[0036]本文中術(shù)語(yǔ)“和/或”，僅僅是一種描述關(guān)聯(lián)對(duì)象的關(guān)聯(lián)關(guān)系，表示可以存在三種關(guān)系，例如，六和/或B，可以表示:單獨(dú)存在A，同時(shí)存在A和B，單獨(dú)存在B這三種情況。另外，本文中字符，一般表示前后關(guān)聯(lián)對(duì)象是一種“或”的關(guān)系。
[0037]請(qǐng)參考如圖1所示，為本發(fā)明實(shí)施例中PCB的制作方法的流程圖。如圖1所示，該方法包括:
[0038]步驟101:在PCB的每個(gè)信號(hào)層設(shè)置一段走線；其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與信號(hào)走線的厚度相同；所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定；
[0039]步驟102:將所述走線通過至少一對(duì)過孔引到所述PCB的表層。
[0040]可選的，在PCB的設(shè)計(jì)階段，每個(gè)PCB都有一個(gè)PCB文件(文件格式為*.brd)，該P(yáng)CB文件記錄了用于生成PCB的信息，包括PCB的層次，例如有多少層，分別是什么層，每層對(duì)線厚的要求。
[0041 ]然后在PCB的原理圖(文件格式為pr j，*.dprj)上，每個(gè)信號(hào)層增加一個(gè)網(wǎng)絡(luò)并建立原理圖網(wǎng)表關(guān)系。每個(gè)網(wǎng)絡(luò)采用類似的結(jié)構(gòu)。每個(gè)網(wǎng)絡(luò)包括:一個(gè)網(wǎng)絡(luò)標(biāo)識(shí)(ID)點(diǎn)，該網(wǎng)絡(luò)ID點(diǎn)與PCB上的其它功能器件沒有電性連接。
[0042]請(qǐng)參考圖2所示，假設(shè)當(dāng)前設(shè)計(jì)的PCB包括8層信號(hào)層，不包括電源層以及接地層。圖2左側(cè)的圓形點(diǎn)代表每個(gè)信號(hào)層的網(wǎng)絡(luò)ID，例如ID68至ID75。右側(cè)的方塊以及連線表示網(wǎng)絡(luò)走線。網(wǎng)絡(luò)O與第η層信號(hào)層對(duì)應(yīng)。η取值為O至8。
[0043]需要說明的是，圖2僅僅是圖紙?bào)w現(xiàn)，所以在原理圖上可以沒有真正的走線。圖2所示的原理圖網(wǎng)表關(guān)系是用來指導(dǎo)PCB制造商在制造PCB時(shí)，在這些信號(hào)層分別設(shè)置走線。
[0044]因此，在PCB布局布線時(shí)，分別在PCB每個(gè)信號(hào)層設(shè)置一段走線。其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度。在同一信號(hào)層，預(yù)定厚度與信號(hào)走線的厚度相同。如在PCB文件中可以獲知每層信號(hào)層對(duì)信號(hào)走線的線厚的要求，所以在同一個(gè)信號(hào)層，所述一段走線的預(yù)定厚度與要求的信號(hào)走線的線厚相同。
[0045]所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定。
[0046]具體而言，導(dǎo)體的直流電阻計(jì)算公式為公式(I)。
[0047]R = p*L/S 公式(I)
[0048]其中，R為電阻，在設(shè)計(jì)走線時(shí)，可以預(yù)定一個(gè)電阻值，例如I歐或者2歐。P為電阻率，對(duì)于已知的導(dǎo)體材料，電阻率是一個(gè)已知的常數(shù)。而S取決于走線的厚度h和線寬1，所以由公式(I)可以得到公式(2)。
[0049]R = p*L/(h*l)公式(2)
[0050]在PCB設(shè)計(jì)走線時(shí)，走線的厚度h是已知的。因此，走線的線寬I和長(zhǎng)度L決定最終的電阻R。在本實(shí)施例中，電阻R是預(yù)定好的阻值，所以通過公式(2)可以預(yù)定線寬I和長(zhǎng)度L。
[0051]然后，在布置正常信號(hào)走線的同時(shí)，或之前或之后，還在每個(gè)信號(hào)層設(shè)置一段走線，該段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度、預(yù)定長(zhǎng)度。
[0052]接下來執(zhí)行步驟102，即將所述走線通過至少一對(duì)過孔引到PCB的表層。因?yàn)樾盘?hào)層通常位于PCB的內(nèi)層，為了便于后續(xù)測(cè)試，在走線的兩端的位置打過孔，然后把所述走線弓丨到PCB的表層。如此，可以通過過孔可以測(cè)試所述走線的阻值、電流或者電壓。
[0053]可選的，為了方便后續(xù)測(cè)試以及PCB的封裝，還在至少一對(duì)過孔上設(shè)置焊盤。所述焊盤放置在所述至少一對(duì)過孔上或者通過引線與所述至少一對(duì)過孔相連。因此，在后續(xù)測(cè)試時(shí)，可以直接通過焊盤測(cè)試所述走線的阻值、電流或者電壓。
[0054]可選的，所述走線可以是不同于正常信號(hào)走線的走線，例如在信號(hào)走線外單獨(dú)設(shè)置一段走線，該走線不與PCB上的元器件連接。
[0055]可選的，走線還可以是信號(hào)走線的一部分。例如在信號(hào)層，本身就需要布局信號(hào)走線，那么就可以按照信號(hào)線的預(yù)定阻值、厚度、寬度確定選取的信號(hào)走線的長(zhǎng)度L，然后在選取的長(zhǎng)度為L(zhǎng)的信號(hào)走線的兩端對(duì)應(yīng)的位置打過孔通到表層。
[0056]在上述兩種情況下，每個(gè)信號(hào)層的走線之間在電性上是相互獨(dú)立的。在這兩種情況下，每一層信號(hào)層設(shè)置的走線的預(yù)定阻值、寬度以及長(zhǎng)度均可以不同。
[0057]可選的，每個(gè)信號(hào)層的走線之間以并聯(lián)的方式相互連接。具體請(qǐng)參考圖3a所示，在本例中，仍然以8層信號(hào)層為例進(jìn)行說明。在每一層信號(hào)層10上，走線20都設(shè)置在相同的垂直位置上，所以每一層的過孔40都打在相同的位置上，然后引線50穿出表層30上的過孔40。此時(shí)每段走線20之間是并聯(lián)的方式。在這種并聯(lián)方式下，每一層信號(hào)層10上的走線20的長(zhǎng)度、寬度與厚度、材質(zhì)均相同。
[0058]可選的，每個(gè)信號(hào)層的所述走線之間以串聯(lián)的方式相互連接。請(qǐng)參考圖3b所示。在本例中，仍然以7層信號(hào)層為例進(jìn)行說明。走線20為一根完整的走線，該走線20的長(zhǎng)度通過預(yù)定電阻、線厚、線寬確定。走線20通過過孔40貫穿每個(gè)信號(hào)層10。在打過孔時(shí)，可以在走線20的起始端處打一個(gè)過孔，通過引線50將走線20引出到表層30。并在走線20的結(jié)束端打一個(gè)過孔，通過引線50將走線20引出到表層30。如在圖3b中，在最下面一層信號(hào)層10，右側(cè)為走線20的起始端，然后走線20通過過孔40貫穿于每個(gè)信號(hào)層10，然后在最上面的信號(hào)層20上走一定長(zhǎng)度之后，然后在走線20的末端對(duì)應(yīng)的位置上，在表層30打一個(gè)過孔40，然后引線50將末端引出至表層30。在起始端上面的信號(hào)層10和表層30上打一個(gè)過孔，將起始端通過引線50引出至表層30。
[0059]需要說明的是，每一層信號(hào)層的走線的長(zhǎng)度可以不等，也可以相等。在不等時(shí)，走線貫穿信號(hào)層的過孔與引線所在的過孔可能是不同的過孔。
[0060]通過前述方法制作的PCB可以包括:至少一個(gè)信號(hào)層，在每個(gè)信號(hào)層上設(shè)置有一段走線以及信號(hào)走線；其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與所述信號(hào)走線的厚度相同；所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定;至少一對(duì)過孔，分別貫穿于所述走線的兩端的上方PCB層。
[0061]可選的，所述走線為不同于所述信號(hào)走線的走線;或，所述走線為所述信號(hào)走線的部分。
[0062]可選的，每個(gè)信號(hào)層的所述走線之間在電性上相互獨(dú)立;或，所述每個(gè)信號(hào)層的所述走線之間以并聯(lián)的方式相互連接;或，所述每個(gè)信號(hào)層的所述走線之間以串聯(lián)的方式相互連接。
[0063]可選的，該P(yáng)CB還包括:至少一對(duì)引線，分別位于所述至少一對(duì)過孔中，與所述一段走線的兩端電性相連。
[0064]可選的，該P(yáng)CB還包括:焊盤，設(shè)置在所述至少一對(duì)過孔之上；其中，所述焊盤放置在所述至少一對(duì)過孔上或者通過引線與所述至少一對(duì)過孔相連。
[0065 ]以下將舉例說明本實(shí)施例中的PCB的結(jié)構(gòu)。請(qǐng)參考圖4a和圖4b所示，為本發(fā)明實(shí)施例提供的一種PCB的結(jié)構(gòu)圖。該P(yáng)CB例如為通過前述方式制作的。其中，圖4a為PCB的剖視圖，圖4b為PCB的俯視圖。
[0066]如圖4a所示，信號(hào)層201上設(shè)置有走線202。走線202的兩端對(duì)應(yīng)的上方PCB層，信號(hào)層301、信號(hào)層401和表層501設(shè)置有一對(duì)過孔203。一對(duì)引線204分別位于一對(duì)過孔203中，與走線202的兩端電性連接。
[0067]在圖4b的表層501上，可以看到過孔對(duì)403、過孔對(duì)303和過孔對(duì)203。
[0068]當(dāng)然，在圖4a和圖4b中，每個(gè)信號(hào)層的走線是單獨(dú)設(shè)置的，而且在垂直方向上位置不重疊，所以可以看到如圖4b所示的過孔對(duì)。
[0069]如果是每個(gè)信號(hào)層的走線是并聯(lián)的或者串聯(lián)的，那么在表層上將會(huì)只有一對(duì)過孔。
[0070]進(jìn)一步，可以在過孔對(duì)上設(shè)置焊盤，請(qǐng)參考圖4c所示。對(duì)應(yīng)于過孔對(duì)203，其上設(shè)置有焊盤對(duì)205，對(duì)應(yīng)于過孔對(duì)303，其上設(shè)置有焊盤對(duì)305，對(duì)應(yīng)于過孔對(duì)403，其上設(shè)置有焊盤對(duì)405。
[0071]可選的，每段走線的兩端可以打兩對(duì)或兩對(duì)以上的過孔，請(qǐng)參考圖4d所示。假設(shè)走線202的兩端對(duì)應(yīng)有兩對(duì)過孔203。過孔的數(shù)量較多時(shí)，相對(duì)過孔數(shù)量較少的情況，測(cè)量結(jié)果會(huì)更準(zhǔn)確。
[0072]可選的，在每段走線對(duì)應(yīng)有至少兩對(duì)過孔時(shí)，每對(duì)過孔呈軸對(duì)稱分布。
[0073]接下來請(qǐng)參考圖5所示，為本發(fā)明實(shí)施例提供的一種PCB的測(cè)試方法的流程圖。該方法包括:步驟101、步驟102、步驟103和步驟104。其中，步驟101和步驟102與前述步驟101和步驟102相同。
[0074]步驟103為:通過所述至少一對(duì)過孔測(cè)試得到所述走線的測(cè)試值;所述測(cè)試值用于表征所述走線的測(cè)試電阻值；
[0075]步驟104為:通過所述測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定所述每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)。
[0076]其中，步驟103和步驟104的執(zhí)行階段可以是在PCB的制作過程中，也可以是在PCB到達(dá)PCB需求方時(shí)進(jìn)行測(cè)試。例如同步到單板在線測(cè)試(英文:In-Circuit Test，簡(jiǎn)稱:ICT)、功能測(cè)試(英文:Funct1nal Test，簡(jiǎn)稱:FT)中。
[0077]在步驟103中，所述測(cè)試值用于表征所述走線的測(cè)試電阻值，所以可以通過所述至少一對(duì)過孔測(cè)試所述走線的測(cè)試電阻值，例如使用毫歐級(jí)的電阻測(cè)試技術(shù)對(duì)走線的電阻進(jìn)行測(cè)量。在實(shí)際運(yùn)用中，也可以根據(jù)歐姆定律，電阻等于電壓除以電流，測(cè)量電壓和電流，然后根據(jù)歐姆定律計(jì)算得到走線的實(shí)際電阻?；蛘邷y(cè)試值也可以直接是電流或電壓。
[0078]請(qǐng)參考圖6所示，為走線的電阻測(cè)試時(shí)的一種可能的等效電路。在本例中，假設(shè)走線對(duì)應(yīng)兩對(duì)過孔，一對(duì)為過孔a、過孔d，另一對(duì)為過孔b和過孔c C3Rx是走線的直流電阻，r 1、r2、r3和r4是PCB及測(cè)試儀器引入的接觸電阻。測(cè)試系統(tǒng)驅(qū)動(dòng)電壓源DCV，電流為II，測(cè)量電阻Rx的電壓V，電流12，因?yàn)殡妷罕韮?nèi)阻非常大，所以12約等于0，所以r2和r3相對(duì)于電壓表可以忽略不計(jì)，而流經(jīng)rl和r2的電流與Rx的電流是相同的，都為II，所以Rx = V/Il，該公式稱為公式(3)。公式(3)是符合歐姆定律的公式。
[0079]相應(yīng)的，在步驟104中，通過測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)。在同一次比較中，測(cè)試值和表征預(yù)定阻值的預(yù)定閾值屬于同一類型的參數(shù)，例如均為電阻、電壓或電流。
[0080]需要說明的是，當(dāng)每個(gè)信號(hào)層的所述走線之間在電性上相互獨(dú)立;或，所述每個(gè)信號(hào)層的所述走線之間以并聯(lián)的方式相互連接時(shí)，步驟104包括:確定所述測(cè)試值和所述預(yù)定閾值之間的差值是否在預(yù)設(shè)誤差范圍內(nèi)；在所述差值在所述預(yù)設(shè)誤差范圍內(nèi)時(shí)，確定所述信號(hào)走線的線寬和線厚符合標(biāo)準(zhǔn);在所述差值在所述預(yù)設(shè)誤差范圍之外時(shí)，確定所述信號(hào)走線的線寬和/或線厚不符合標(biāo)準(zhǔn)。
[0081]而對(duì)于每個(gè)信號(hào)層的走線之間以串聯(lián)的方式相互連接的情況，步驟104有兩種處理方式，第一種方式:確定所述測(cè)試值和所述每個(gè)信號(hào)層的所述預(yù)定閾值之和之間的差值是否在預(yù)設(shè)范圍內(nèi)；在所述差值在所述預(yù)設(shè)誤差范圍內(nèi)時(shí)，確定所述信號(hào)走線的線寬和線厚符合標(biāo)準(zhǔn);在所述差值在所述預(yù)設(shè)誤差范圍之外時(shí)，確定所述信號(hào)走線的線寬和/或線厚不符合標(biāo)準(zhǔn)。在該種方式下，將每段走線的預(yù)定閾值進(jìn)行求和，因?yàn)樵诓襟E103中測(cè)量的也是所有走線的串聯(lián)電阻。
[0082]第二種方式，在步驟101中，預(yù)定阻值和長(zhǎng)度是指所有走線加起來的情況，即設(shè)計(jì)一根走線，貫穿所有信號(hào)層即可，這種情況需要每層信號(hào)層對(duì)走線的厚度的要求是相同的。對(duì)應(yīng)的，步驟104包括:確定所述測(cè)試值和所述預(yù)定閾值之間的差值是否在預(yù)設(shè)范圍內(nèi)；在所述差值在所述預(yù)設(shè)誤差范圍內(nèi)時(shí)，確定所述信號(hào)走線的線寬和線厚符合標(biāo)準(zhǔn);在所述差值在所述預(yù)設(shè)誤差范圍之外時(shí)，確定所述信號(hào)走線的線寬和/或線厚不符合標(biāo)準(zhǔn)。
[0083]舉例來說，當(dāng)Rx大于R超出預(yù)設(shè)誤差范圍時(shí)，根據(jù)公式(I)，則說明走線的線寬h和/或線厚I比設(shè)計(jì)要求的小，有線幼和/或銅箔厚度不足的缺陷。
[0084]當(dāng)Rx小于R超出預(yù)設(shè)誤差范圍時(shí)，根據(jù)公式(I)，則說明走線的線寬h和/或線厚I比設(shè)計(jì)要求的大，有走線過寬和/或銅箔過厚的缺陷。
[0085]因?yàn)樵撟呔€和信號(hào)走線是相同的加工設(shè)備加工的，所以如果這段走線的線寬和線厚有缺陷，那么也說明其它信號(hào)走線的線寬和線厚是有缺陷的，不符合標(biāo)準(zhǔn)。
[0086]需要說明的是，在判斷的過程中，設(shè)置有預(yù)設(shè)誤差范圍，這樣可以消除一些測(cè)量或者其它因素帶來的誤差，進(jìn)而避免誤判斷。
[0087]由以上描述可以看出，本發(fā)明實(shí)施例提供一種PCB制作方法及測(cè)試方法，通過該方法制作的PCB具有可測(cè)試性，而且測(cè)試方法簡(jiǎn)單，成本低，測(cè)試速度快，所以提高了測(cè)試效率，可以實(shí)現(xiàn)批量檢測(cè)。
[0088]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【主權(quán)項(xiàng)】
1.一種印制電路板PCB的測(cè)試方法，其特征在于，包括: 在PCB的每個(gè)信號(hào)層設(shè)置一段走線;其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與信號(hào)走線的厚度相同；所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定； 將所述走線通過至少一對(duì)過孔引到所述PCB的表層； 通過所述至少一對(duì)過孔測(cè)試得到所述走線的測(cè)試值;所述測(cè)試值用于表征所述走線的測(cè)試電阻值； 通過所述測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定所述每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)。2.如權(quán)利要求1所述的方法，其特征在于，所述走線為不同于所述信號(hào)走線的走線;或，所述走線為所述信號(hào)走線的部分。3.如權(quán)利要求1所述的方法，其特征在于，所述每個(gè)信號(hào)層的所述走線之間在電性上相互獨(dú)立;或，所述每個(gè)信號(hào)層的所述走線之間以并聯(lián)的方式相互連接； 對(duì)應(yīng)的，通過所述測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定所述每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)，包括: 確定所述測(cè)試值和所述預(yù)定閾值之間的差值是否在預(yù)設(shè)誤差范圍內(nèi)； 在所述差值在所述預(yù)設(shè)誤差范圍內(nèi)時(shí)，確定所述信號(hào)走線的線寬和線厚符合標(biāo)準(zhǔn)；在所述差值在所述預(yù)設(shè)誤差范圍之外時(shí)，確定所述信號(hào)走線的線寬和/或線厚不符合標(biāo)準(zhǔn)。4.如權(quán)利要求1所述的方法，其特征在于，所述每個(gè)信號(hào)層的所述走線之間以串聯(lián)的方式相互連接； 對(duì)應(yīng)的，通過所述測(cè)試值和用于表征所述預(yù)定阻值的預(yù)定閾值確定所述每個(gè)信號(hào)層的信號(hào)走線的線寬和線厚是否符合標(biāo)準(zhǔn)，包括: 確定所述測(cè)試值和所述每個(gè)信號(hào)層的所述預(yù)定閾值之和之間的差值是否在預(yù)設(shè)范圍內(nèi)； 在所述差值在所述預(yù)設(shè)誤差范圍內(nèi)時(shí)，確定所述信號(hào)走線的線寬和線厚符合標(biāo)準(zhǔn)；在所述差值在所述預(yù)設(shè)誤差范圍之外時(shí)，確定所述信號(hào)走線的線寬和/或線厚不符合標(biāo)準(zhǔn)。5.如權(quán)利要求1-4任一項(xiàng)所述的方法，其特征在于，所述方法還包括: 在所述至少一對(duì)過孔之上設(shè)置焊盤;所述焊盤放置在所述至少一對(duì)過孔上或者通過引線與所述至少一對(duì)過孔相連。6.—種印制電路板PCB的制作方法，其特征在于，包括: 在PCB的每個(gè)信號(hào)層設(shè)置一段走線;其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與信號(hào)走線的厚度相同；所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定； 將所述走線通過至少一對(duì)過孔引到所述PCB的表層； 其中，所述至少一對(duì)過孔被用于測(cè)試所述走線的測(cè)試值，所述測(cè)試值用于表征所述走線的測(cè)試電阻值。7.如權(quán)利要求6所述的方法，其特征在于，所述走線為不同于所述信號(hào)走線的走線;或，所述走線為所述信號(hào)走線的部分。8.如權(quán)利要求6所述的方法，其特征在于，所述每個(gè)信號(hào)層的所述走線之間在電性上相互獨(dú)立;或，所述每個(gè)信號(hào)層的所述走線之間以并聯(lián)的方式相互連接;或，所述每個(gè)信號(hào)層的所述走線之間以串聯(lián)的方式相互連接。9.如權(quán)利要求6-8任一項(xiàng)所述的方法，其特征在于，所述方法還包括: 在所述至少一對(duì)過孔之上設(shè)置焊盤;其中，所述焊盤放置在所述至少一對(duì)過孔上或者通過引線與所述至少一對(duì)過孔相連。10.—種印制電路板PCB，其特征在于，包括: 至少一個(gè)信號(hào)層，在每個(gè)信號(hào)層上設(shè)置有一段走線以及信號(hào)走線;其中，所述一段走線具有預(yù)定阻值、預(yù)定寬度、預(yù)定厚度，在同一信號(hào)層，所述預(yù)定厚度與所述信號(hào)走線的厚度相同；所述走線的長(zhǎng)度通過所述預(yù)定阻值、所述預(yù)定寬度、所述預(yù)定厚度、所述走線電阻率確定； 至少一對(duì)過孔，分別貫穿于所述走線的兩端的上方PCB層； 其中，所述至少一對(duì)過孔被用于測(cè)試所述走線的測(cè)試值，所述測(cè)試值用于表征所述走線的測(cè)試電阻值。11.如權(quán)利要求10所述的PCB，其特征在于，所述走線為不同于所述信號(hào)走線的走線；或，所述走線為所述信號(hào)走線的部分。12.如權(quán)利要求10所述的PCB，其特征在于，所述每個(gè)信號(hào)層的所述走線之間在電性上相互獨(dú)立;或，所述每個(gè)信號(hào)層的所述走線之間以并聯(lián)的方式相互連接;或，所述每個(gè)信號(hào)層的所述走線之間以串聯(lián)的方式相互連接。13.如權(quán)利要求10-12所述的PCB，其特征在于，所述PCB還包括: 至少一對(duì)引線，分別位于所述至少一對(duì)過孔中，與所述一段走線的兩端電性相連。14.如權(quán)利要求13所述的PCB，其特征在于，所述PCB還包括: 焊盤，設(shè)置在所述至少一對(duì)過孔之上;其中，所述焊盤放置在所述至少一對(duì)過孔上或者通過引線與所述至少一對(duì)過孔相連。
【文檔編號(hào)】H05K1/11GK105865319SQ201610201026
【公開日】2016年8月17日
【申請(qǐng)日】2016年3月31日
【發(fā)明人】張偉, 朱青松, 盧艷麗
【申請(qǐng)人】華為技術(shù)有限公司