一種mems壓電矢量水聽器及其制備方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及傳感技術(shù)領(lǐng)域，尤其涉及一種MEMS壓電矢量水聽器及其制備方法。
【背景技術(shù)】
[0002]MEMS矢量水聽器相對于傳統(tǒng)矢量水聽器體積小，能減少對原輻射聲場的影響，使檢測結(jié)果更加準確。并且制造成本低，易實現(xiàn)低頻檢測。目前的MEMS矢量水聽器有電容式和壓阻式。這兩類器件都是有源器件，需要提供電源，而使系統(tǒng)變得較大和復(fù)雜。壓阻式雖然制備工藝較為成熟，但靈敏度較低，而且因有焦耳熱，所以熱噪聲大和溫度穩(wěn)定性差。電容式雖然靈敏度較高，但由于存在微小氣隙，在制備和使用過程中易發(fā)生粘連而使器件失效。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的是提供一種工藝簡單、靈敏度高、工作穩(wěn)定、噪聲低且不需要微小氣隙的MEMS壓電矢量水聽器及其制備方法。
[0004]為實現(xiàn)上述目的，一方面，本發(fā)明提供了一種MEMS壓電矢量水聽器，包括:1-3個后置放大電路、灌封結(jié)構(gòu)以及1-3個壓電傳感芯片。1-3個后置放大電路被相互垂直放置在灌封結(jié)構(gòu)，其中，每個后置放大電路上粘貼并焊接一個壓電傳感芯片。
[0005]優(yōu)選地，壓電傳感芯片包括:質(zhì)量塊、壓電單元和復(fù)合彈性梁;其中，當有慣性力作用時，復(fù)合彈性梁產(chǎn)生形變，使與復(fù)合彈性梁相連的壓電單元產(chǎn)生電荷。
[0006]優(yōu)選地，壓電傳感芯片包括復(fù)合層，該復(fù)合層包括絕緣氧化層、SOI硅層和SOI氧化層，復(fù)合層設(shè)有U形狹縫，被U形狹縫所包圍的復(fù)合層部分為復(fù)合彈性梁。
[0007]優(yōu)選地，壓電傳感芯片包括設(shè)有回形孔的SOI基底層，被回形孔包圍的SOI基底層部分為質(zhì)量塊；回形孔外圍的SOI基底層支撐與所述復(fù)合彈性梁相連接的復(fù)合層部分。質(zhì)量塊在復(fù)合彈性梁的下方，壓電單元在復(fù)合彈性梁的上方；當有慣性力作用所述回形孔外圍的SOI基底層與質(zhì)量塊相對運動，導(dǎo)致復(fù)合彈性梁產(chǎn)生形變，使與復(fù)合彈性梁相連的壓電單元產(chǎn)生電荷。
[0008]優(yōu)選地，U形狹縫的開口方向為所述壓電單元所在位置;壓電單元包括:下電極、壓電層和上電極。
[0009 ] 優(yōu)選地，該MEMS壓電矢量水聽器的工作頻率范圍為1KHZ以下。
[0010]另一方面，本發(fā)明提供了一種MEMS壓電矢量水聽器的制備方法，包括如下步驟:[0011 ] 制備壓電傳感芯片;將1-3個后置放大電路上相互垂直放置在灌封結(jié)構(gòu)，完成MEMS壓電矢量水聽器的封裝，其中，每個后置放大電路粘貼并焊接一個壓電傳感芯片。
[0012]優(yōu)選地，壓電傳感芯片通過以下步驟得到:
[0013]在基片上沉積絕緣氧化層，基片包括SOI硅層、SOI氧化層和SOI基底層;在絕緣氧化層上制備下電極、壓電層和上電極構(gòu)成壓電單元;對SOI基底層釋放，得到回形孔，被回形孔包圍的SOI基底層為質(zhì)量塊;對壓電層和質(zhì)量塊對應(yīng)區(qū)域外復(fù)合層進行刻蝕，形成U形狹縫，該復(fù)合層包括絕緣氧化層、SOI硅層以及SOI氧化層，被U形狹縫包圍的復(fù)合層部分為復(fù)合彈性梁。
[0014]優(yōu)選地，回形孔通過以下步驟得到:
[0015]在SOI基底層背面沉積體刻蝕掩膜，對體刻蝕掩膜雙面曝光圖形化，以使得回形孔與壓電單元位置正對;對SOI基底層進行干法或濕法釋放，形成回形孔結(jié)構(gòu)，回形孔所包圍的SOI基底層為質(zhì)量塊。
[0016]優(yōu)選地，U形狹縫通過以下步驟得到:
[0017]得到回形孔后，在基片背面鍍一層狹縫刻蝕的支撐膜;在基片正面涂光刻膠，曝光形成圖形作為狹縫刻蝕的掩膜，利用高密度電感耦合等離子體ICP刻蝕基片正面的絕緣氧化層、SOI硅層以及SOI氧化層，形成U形狹縫，U形狹縫寬度為0.1?50μπι;U形狹縫位置與回形孔位置正對。
[0018]U形狹縫開口方向為壓電單元所在位置。
[0019]優(yōu)選地，支撐膜為Al膜，厚度為0.1?5μπι;在U形狹縫刻蝕完成后，在基片正面涂光刻膠，腐蝕基片背面剩余的支撐膜、體刻蝕掩膜以及壓電單元正下方的部分SOI氧化層。
[0020]優(yōu)選地，壓電層為氧化鋅壓電膜、氮化鋁薄膜、鋯鈦酸鉛壓電膜、鈣鈦礦型壓電膜或有機壓電膜;壓電層的厚度為0.01?60μπι。
[0021 ] 優(yōu)選地，SOI基底層厚度為100?500μπι; SOI氧化層厚度為0.05?5μπι; SOI硅層厚度為0.5?50μ?? ；絕緣氧化層厚度為0.01?50μηι。
[0022]優(yōu)選地，下電極或上電極為鋁、金/鉻復(fù)合層或者鉑/鈦復(fù)合層，鋁厚度為0.01?1μm，絡(luò)層或鈦層厚度為0.01?0.1ym，金層或鈾層厚度為0.05?0.5μηι。
[0023]優(yōu)選地，體刻蝕掩膜對于濕法刻蝕為氮化硅與金/鉻復(fù)合膜，對于干法刻蝕為氧化硅薄膜，氮化硅或者氧化硅薄膜厚度為0.01?1ym，金層厚度為0.05?0.5μπι，鉻層厚度為0.01?0.Ium0
[0024]本發(fā)明的優(yōu)點在于:本發(fā)明中首次采用壓電復(fù)合懸臂梁和質(zhì)量塊結(jié)構(gòu)以及相應(yīng)的灌封結(jié)構(gòu)來構(gòu)成MEMS壓電矢量水聽器。相對于目前的其它MEMS矢量水聽器，本發(fā)明提供的MEMS壓電矢量水聽器制備工藝相對簡單，不需要微小氣隙，具有較高的靈敏度，且是無源器件，工作穩(wěn)定、噪聲低。
【附圖說明】
[0025]為了更清楚說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0026]圖1為本發(fā)明實施例提供的MEMS壓電矢量水聽器的結(jié)構(gòu)示意圖；
[0027]圖2為壓電傳感芯片的SOI基片剖面圖；
[0028]圖3為正面沉積絕緣氧化層后芯片的剖面示意圖；
[0029]圖4為背面沉積體刻蝕掩膜氮化硅(氧化硅)后的芯片剖面示意圖；
[0030]圖5為正面沉積下電極、壓電層和上電極后的芯片剖面示意圖；
[0031 ]圖6為背面體刻蝕掩膜圖形化后的芯片剖面示意圖；
[0032]圖7為體刻蝕后的芯片剖面示意圖(以濕法體刻蝕為例)；
[0033]圖8為狹縫刻蝕后的芯片剖面示意圖；
[0034]圖9為制備完成后壓電傳感器芯片的結(jié)構(gòu)示意圖；
[0035]圖10為本發(fā)明實施例提供的MEMS壓電矢量水聽器的壓電傳感芯片的俯視示意圖。
【具體實施方式】
[0036]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0037]為便于對本發(fā)明實施例的理解，下面將結(jié)合附圖以具體實施例做進一步的解釋說明。
[0038]圖1為本發(fā)明實施例提供的MEMS壓電矢量水聽器的結(jié)構(gòu)示意圖，如圖1所示，該壓電矢量水聽器包括:1-3個后置放大電路b、灌封結(jié)構(gòu)c以及1-3個壓電傳感芯片&。1-3個后置放大電路b被相互垂直放置在灌封結(jié)構(gòu)C，其中，每個后置放大電路c上粘貼并焊接一個壓電傳感芯片a。
[0039]壓電傳感芯片a包括:質(zhì)量塊、壓電單元和復(fù)合彈性梁;其中，當有慣性力作用時，復(fù)合彈性梁產(chǎn)生形變，使與復(fù)合彈性梁相連的壓電單元產(chǎn)生電荷。
[0040]該傳感芯片的工作頻率范圍為1KHz以下。而且，該傳感芯片在500HZ以下，還可以保持較高的靈敏度，可以很好的應(yīng)用。
[0041]以下結(jié)合實施例1-10以及說明書附圖，具體介紹該MEMS壓電矢量水聽器的制備方法。
[0042]實施例1
[0043]I)清洗基片
[0044]用標準清洗方法對SOI硅片進行清洗，首先分別利用酸性清洗液和堿性清洗液進行煮沸清洗，然后用去離子水進行清洗，最后用氮氣吹干。圖2為芯片的基片SOI硅片剖面圖，如圖2所示，SOI硅片包括:SOI基底層3、S0I氧化層2和SOI硅層IJOI基底層3厚度為500μm，SOI氧化層2厚度為0.05μηι，SOI娃層I厚度為ΙΟμπι。
[0045]2)沉積絕緣氧化層4
[0046]利用熱氧化爐在基片表面氧化形成絕緣氧化層4，正面沉積絕緣氧化層后芯片的剖面如圖3所示，其中，沉積厚度為Ιμπι的絕緣氧化層4后，正面立刻甩光刻膠保護，用緩釋氫氟酸(BHF)溶液腐蝕背面二氧化硅，去除光刻膠。
[0047]3)背面淀積體刻蝕掩膜
[0048]利用等離子體增強化學氣相沉積設(shè)備(PECVD)在硅片背面淀積7μπι氧化硅薄膜5，背面沉積體刻蝕掩膜氧化硅后的芯片剖面如圖4所示。
[0049]4)制備下電極6
[0050]在絕緣氧化層4表面，利用真空蒸鍍設(shè)備制備下電極6，并圖形化，所述下電極6為利用真空蒸鍍設(shè)備制備的0.0Um厚度的鋁電極。
[0051 ] 5)制備壓電膜7
[0052]在下電極6的表面上制備60μπι氧化鋅為壓電膜7，在壓電膜7的表面上涂正性光刻膠，光刻曝光，形成壓電膜光刻圖形，用稀磷酸腐蝕液腐蝕壓電膜，形成所需圖形的壓電膜，去除殘余光刻膠，完成圖形化的壓電膜7制備。
[0053]6)在壓電膜7上制備上電極8
[0054]在硅基片正面上涂光刻膠，光刻曝光，形成上電極反圖形，再用真空蒸鍍設(shè)備沉積厚度為0.0lym的Al，用丙酮去光刻膠，完成上電極8的制備。下電極6、壓電層7和上電極8構(gòu)成一個壓電單元。
[0055]其中，正面沉積下電極、壓電層和上電極后的芯片剖面示意圖如圖5所示。
[0056]7) SOI基底層3的釋放
[0057]在背面氧化硅膜上涂正性光刻膠，利用KarI Suss雙面曝光機進行雙面曝光，形成體刻蝕掩膜光刻圖形。利用高密度電感耦合等離子體(ICP)刻蝕氧化硅薄膜5，完成體刻蝕掩膜層的圖形化。背面體刻蝕掩膜圖形化后的芯片剖面如圖6所示。
[0058]利用深度離子反應(yīng)刻蝕技術(shù)，進行SOI基底層3的干法釋放。
[0059]需要說明的是，對SOI基底層3的釋放是為了形成SOI基底層的回形孔，回形孔11中間的SOI基底層3為質(zhì)量塊3a O體刻蝕后的芯片剖面如圖7所示。
[