16個(gè)電極，每個(gè)電極都會(huì)作為激勵(lì)源或者電壓采集電極 對(duì)，因此本發(fā)明中FPGA忍片需要對(duì)電子開(kāi)關(guān)進(jìn)行控制，從而實(shí)現(xiàn)對(duì)每個(gè)電極進(jìn)行激勵(lì)/采 集通道的選取。通常在數(shù)字電路中一般使用C0MS開(kāi)關(guān)控制電路中的開(kāi)關(guān)，在本發(fā)明中選擇 電子開(kāi)關(guān)忍片CD4051作為C0MS開(kāi)關(guān)忍片，即：在數(shù)據(jù)獲取系統(tǒng)的信號(hào)激勵(lì)部分與信號(hào)采集 部分中，激勵(lì)通道選擇單元和采集通道選擇單元采用電子開(kāi)關(guān)忍片CD4051，由FPGA忍片控 制電子開(kāi)關(guān)忍片CD4051實(shí)現(xiàn)系統(tǒng)對(duì)激勵(lì)通道的選擇W及對(duì)采集通道的選擇。
[0042] 電子開(kāi)關(guān)忍片CD4051的引腳功能如圖4所示。CD4051忍片為一個(gè)單刀八擲開(kāi)關(guān)， 開(kāi)關(guān)接通哪一通道，由輸入的3位地址碼ABC來(lái)決定。其真值表見(jiàn)表1。"INH"是禁止端， 當(dāng)"1畑"=1時(shí)，各通道均不接通。此外，CD4051忍片還設(shè)有另外一個(gè)電源端VEE，W作為 電平位移時(shí)使用，從而使得通常在單組電源供電條件下工作的CMOS電路所提供的數(shù)字信 號(hào)能直接控制運(yùn)種多路開(kāi)關(guān)，并使運(yùn)種多路開(kāi)關(guān)可傳輸峰一峰值達(dá)15V的交流信號(hào)。
[0043]表1
[0044]
[0045]
[0046] 在上述技術(shù)方案的基礎(chǔ)上，對(duì)TERT系統(tǒng)中6層平面陣列電極的每一層使用四片電 子開(kāi)關(guān)忍片CD4051，共有32個(gè)控制開(kāi)關(guān)，其中兩片電子開(kāi)關(guān)忍片CD4051用于控制激勵(lì)通道 選擇，兩片用于控制采集通道選擇。
[0047] 如圖5所示，兩片電子開(kāi)關(guān)忍片CD4051在圖5中標(biāo)示為CD4051a、CD405化，W控 制激勵(lì)通道選擇的兩片電子開(kāi)關(guān)忍片CD4051為例（采集通道選擇的連接方式與此相同）： [004引控制激勵(lì)通道選擇時(shí)，一層平面陣列電極中的16個(gè)電極交替式分別連入兩片電 子開(kāi)關(guān)忍片CD4051的每個(gè)開(kāi)關(guān)通道，同時(shí)兩片電子開(kāi)關(guān)忍片CD4051的另一端連接在一起 分別接在激勵(lì)恒流源的兩個(gè)輸出；運(yùn)樣的連接方式使得在相鄰模式的TERT系統(tǒng)中保證相 鄰的電極對(duì)可W同一時(shí)刻被選擇到；
[0049] 控制采集通道選擇時(shí)，一層平面陣列電極中的16個(gè)電極交替式分別連入兩片電 子開(kāi)關(guān)忍片CD4051的每個(gè)開(kāi)關(guān)通道，同時(shí)兩片電子開(kāi)關(guān)忍片CD4051的另一端接入調(diào)理電 路部分，經(jīng)調(diào)理電路部分對(duì)采集通道采集到的電壓值進(jìn)行放大濾波、交直轉(zhuǎn)換、低通濾波和 程控放大。
[0050] 在上述技術(shù)方案的基礎(chǔ)上，在調(diào)理電路部分中，放大/濾波單元使用差分放大電 路及帶通濾波電路，
[0051] 交直轉(zhuǎn)換單元通過(guò)基于乘法器的相敏解調(diào)方式實(shí)現(xiàn)。
[0052] 在本發(fā)明的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)中，由于系統(tǒng)各測(cè)量電極上 輸出的電壓信號(hào)不盡相同，各采樣通道送到模數(shù)轉(zhuǎn)換器輸入端的電壓信號(hào)也各不相同，因 此不能采用固定增益的放大電路對(duì)信號(hào)進(jìn)行放大。
[0053] 因此在數(shù)據(jù)獲取系統(tǒng)的調(diào)理電路部分加入了程控放大功能，W滿足系統(tǒng)的要求。 具體方案為：如圖6所示，ARM忍片會(huì)對(duì)每一個(gè)采樣通道的采樣數(shù)據(jù)進(jìn)行檢測(cè)，若采樣數(shù)據(jù) 不滿足A/D采集范圍，則該通道的程控放大單元會(huì)對(duì)電路的放大增益進(jìn)行調(diào)整；
[0054] 在程控放大單元，F(xiàn)PGA忍片通過(guò)增益控制器實(shí)現(xiàn)對(duì)電極輸出信號(hào)的程控放大功 能。
[00巧]在上述技術(shù)方案的基礎(chǔ)上，在調(diào)理電路部分完成對(duì)電極輸出信號(hào)的處理后，ARM忍 片控制A/D轉(zhuǎn)換忍片對(duì)采樣數(shù)據(jù)進(jìn)行A/D轉(zhuǎn)換并存儲(chǔ)，并在完成一次完整數(shù)據(jù)的采集之后， ARM忍片控制無(wú)線模塊將所存儲(chǔ)的采樣數(shù)據(jù)傳輸至網(wǎng)絡(luò)服務(wù)器中。
[0056] 本發(fā)明的有益效果在于：FPGA靈活性強(qiáng)，可W用皿L語(yǔ)言來(lái)編程實(shí)現(xiàn)不同功能，延 長(zhǎng)產(chǎn)品的生命力，開(kāi)發(fā)出來(lái)的產(chǎn)品性能好，而且外設(shè)可擴(kuò)展多I/O口。在TERT系統(tǒng)中，電 極由模擬開(kāi)關(guān)陣列連接，前端開(kāi)關(guān)陣列則由一個(gè)多I/O口的FPGA忍片控制，從而可W選擇 各個(gè)模擬開(kāi)關(guān)的狀態(tài)。TERT系統(tǒng)中包含6X16陣列電極，因而數(shù)據(jù)獲取系統(tǒng)的信號(hào)處理數(shù) 據(jù)量大，速度要求高，但運(yùn)算結(jié)構(gòu)相對(duì)比較簡(jiǎn)單，考慮到傳感器電極數(shù)的可擴(kuò)展性W及TERT 系統(tǒng)中電極選通的不同，選用FPGA忍片能夠很好的實(shí)現(xiàn)功能。
[0057] 本發(fā)明中：
[0058] 1、FPGA忍片控制開(kāi)關(guān)忍片MAX303及LM334恒流源忍片，從而產(chǎn)生幅值恒定的雙 極性電流；
[0059] 2、FPGA忍片控制CD4051開(kāi)關(guān)忍片實(shí)現(xiàn)對(duì)每個(gè)電極激勵(lì)/采集通道的選??；
[0060] 3、FPGA忍片通過(guò)增益控制器實(shí)現(xiàn)對(duì)電極輸出信號(hào)的程控放大功能。
[0061] 本說(shuō)明書(shū)中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
【主權(quán)項(xiàng)】
1. 基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：通過(guò)FPGA芯片控制硬件電 路及芯片，對(duì)TERT系統(tǒng)中6層平面陣列電極的激勵(lì)及信號(hào)采集進(jìn)行掃略控制，從而實(shí)現(xiàn) TERT系統(tǒng)數(shù)據(jù)的獲取。2. 如權(quán)利要求1所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于，具體包 括： 信號(hào)激勵(lì)部分，包括FPGA芯片、激勵(lì)恒流源和激勵(lì)通道選擇單元，信號(hào)激勵(lì)部分負(fù)責(zé) 產(chǎn)生TERT系統(tǒng)中6層平面陣列電極的激勵(lì)恒流源， 信號(hào)采集部分，包括FPGA芯片和采集通道選擇單元，信號(hào)采集部分負(fù)責(zé)檢測(cè)和處理TERT系統(tǒng)中6層平面陣列電極相應(yīng)一對(duì)電極間的電壓量， 調(diào)理電路部分，包括FPGA芯片、ARM芯片、放大/濾波單元、交直轉(zhuǎn)換單元、低通濾波單 元和程控放大單元，調(diào)理電路部分對(duì)信號(hào)采集部分采集到的電壓值進(jìn)行放大濾波、交直轉(zhuǎn) 換、低通濾波和程控放大，最終得到適合A/D采集范圍的直流電壓值； 數(shù)據(jù)傳輸部分，包括ARM芯片和網(wǎng)絡(luò)服務(wù)器，數(shù)據(jù)傳輸部分負(fù)責(zé)對(duì)采集的數(shù)據(jù)進(jìn)行傳 輸，所述網(wǎng)絡(luò)服務(wù)器采用LAMP技術(shù)搭建，設(shè)有無(wú)線模塊。3. 如權(quán)利要求2所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：在激勵(lì) 恒流源中采用恒流源芯片LM334產(chǎn)生幅值恒定的激勵(lì)電流，由開(kāi)關(guān)芯片MAX303對(duì)激勵(lì)電流 進(jìn)行切換，從而產(chǎn)生幅值恒定的雙極性電流，同時(shí)通過(guò)改變開(kāi)關(guān)芯片MAX303切換頻率最終 改變雙極性電流頻率，在這個(gè)過(guò)程中，由FPGA芯片控制開(kāi)關(guān)芯片MAX303的切換動(dòng)作。4. 如權(quán)利要求2所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：在數(shù)據(jù) 獲取系統(tǒng)的信號(hào)激勵(lì)部分與信號(hào)采集部分中，激勵(lì)通道選擇單元和采集通道選擇單元采用 電子開(kāi)關(guān)芯片⑶4051，由FPGA芯片控制電子開(kāi)關(guān)芯片⑶4051實(shí)現(xiàn)系統(tǒng)對(duì)激勵(lì)通道的選擇 以及對(duì)采集通道的選擇。5. 如權(quán)利要求4所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：對(duì)TERT 系統(tǒng)中6層平面陣列電極的每一層使用四片電子開(kāi)關(guān)芯片CD4051，共有32個(gè)控制開(kāi)關(guān)，其 中兩片電子開(kāi)關(guān)芯片CD4051用于控制激勵(lì)通道選擇，兩片用于控制采集通道選擇。6. 如權(quán)利要求5所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：控制 激勵(lì)通道選擇時(shí)，一層平面陣列電極中的16個(gè)電極交替式分別連入兩片電子開(kāi)關(guān)芯片 ⑶4051的每個(gè)開(kāi)關(guān)通道，同時(shí)兩片電子開(kāi)關(guān)芯片⑶4051的另一端連接在一起分別接在激 勵(lì)恒流源的兩個(gè)輸出； 控制采集通道選擇時(shí)，一層平面陣列電極中的16個(gè)電極交替式分別連入兩片電子開(kāi) 關(guān)芯片⑶4051的每個(gè)開(kāi)關(guān)通道，同時(shí)兩片電子開(kāi)關(guān)芯片⑶4051的另一端接入調(diào)理電路部 分，經(jīng)調(diào)理電路部分對(duì)采集通道采集到的電壓值進(jìn)行放大濾波、交直轉(zhuǎn)換、低通濾波和程控 放大。7. 如權(quán)利要求2所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：在調(diào)理 電路部分中，放大/濾波單元使用差分放大電路及帶通濾波電路， 交直轉(zhuǎn)換單元通過(guò)基于乘法器的相敏解調(diào)方式實(shí)現(xiàn)。8. 如權(quán)利要求2所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：ARM芯 片會(huì)對(duì)每一個(gè)采樣通道的采樣數(shù)據(jù)進(jìn)行檢測(cè)，若采樣數(shù)據(jù)不滿足A/D采集范圍，則該通道 的程控放大單元會(huì)對(duì)電路的放大增益進(jìn)行調(diào)整； 在程控放大單元，F(xiàn)PGA芯片通過(guò)增益控制器實(shí)現(xiàn)對(duì)電極輸出信號(hào)的程控放大功能。9.如權(quán)利要求2所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，其特征在于：在調(diào)理 電路部分完成對(duì)電極輸出信號(hào)的處理后，ARM芯片控制A/D轉(zhuǎn)換芯片對(duì)采樣數(shù)據(jù)進(jìn)行A/D轉(zhuǎn) 換并存儲(chǔ)，并在完成一次完整數(shù)據(jù)的采集之后，ARM芯片控制無(wú)線模塊將所存儲(chǔ)的采樣數(shù)據(jù) 傳輸至網(wǎng)絡(luò)服務(wù)器中。
【專利摘要】本發(fā)明涉及基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，通過(guò)FPGA芯片控制硬件電路及芯片，對(duì)TERT系統(tǒng)中6層平面陣列電極的激勵(lì)及信號(hào)采集進(jìn)行掃略控制，從而實(shí)現(xiàn)TERT系統(tǒng)數(shù)據(jù)的獲取。本發(fā)明所述的基于FPGA的塊莖電阻成像數(shù)據(jù)獲取系統(tǒng)，在數(shù)據(jù)獲取系統(tǒng)中采用了FPGA芯片方案用以數(shù)據(jù)采集；FPGA因其靈活性強(qiáng)，可以用HDL語(yǔ)言來(lái)編程實(shí)現(xiàn)不同功能，開(kāi)發(fā)出來(lái)的產(chǎn)品性能好，外設(shè)可擴(kuò)展I/O多的優(yōu)良特性，可以很好的實(shí)現(xiàn)大量數(shù)據(jù)的高速采集，使得數(shù)據(jù)獲取系統(tǒng)能很好的滿足TERT系統(tǒng)對(duì)于數(shù)據(jù)采集的要求。
【IPC分類】G01N27/04
【公開(kāi)號(hào)】CN105403595
【申請(qǐng)?zhí)枴緾N201510968967
【發(fā)明人】鄧湘, 劉澍嶷, 蔣自立, 唐宇
【申請(qǐng)人】北京交通大學(xué)
【公開(kāi)日】2016年3月16日
【申請(qǐng)日】2015年12月22日