一種基于sopc技術(shù)的便攜式數(shù)字存儲示波器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于儀器儀表應(yīng)用領(lǐng)域，涉及片上可編程技術(shù)，主要是一種便攜式數(shù)字存儲示波器。
【背景技術(shù)】
[0002]從目前情況來看，國外在數(shù)字存儲示波器領(lǐng)域的技術(shù)已經(jīng)相當成熟，并且占領(lǐng)了絕大部分的國內(nèi)市場份額，其中國外的三大公司:美國泰克、安捷倫、力科生產(chǎn)的示波器仍然是是市場上的主流。目前，便攜式數(shù)字存儲示波器主流產(chǎn)品主要用于工業(yè)領(lǐng)域故障診斷和安裝調(diào)試領(lǐng)域。國外的高端產(chǎn)品功能齊備，整機性能優(yōu)異，價格十分昂貴；低端產(chǎn)品無頻譜分析功能，每臺數(shù)千元的價格成本，影響了產(chǎn)品更廣泛的應(yīng)用。國內(nèi)產(chǎn)品參差不齊，在便攜式數(shù)字存儲示波器研發(fā)上仍然處于起步階段。而且，市場上的便攜式測試儀器產(chǎn)品無法同時滿足波形測試分析、信號發(fā)生及低成本等多項要求。
[0003]另外，在便攜式數(shù)字示波器研發(fā)上，傳統(tǒng)設(shè)計方案大多采用FPGA+MCU設(shè)計方案，設(shè)計主要以FPGA作為示波器的核心采集數(shù)據(jù)模塊，以MCU作為顯示控制核心，以TFT彩屏作為顯示模塊。FPGA與高速A/D獲取波形采樣數(shù)據(jù)，通過單片機完成TFT的波形顯示，通過合理設(shè)計單片機與FPGA通信的總線握手協(xié)議，實現(xiàn)信號波形的連續(xù)采集及顯示功能。專利號201220088792.9《基于FPGA的存儲數(shù)字示波器》和專利號201120488332.0《基于FPGA的小體積、多功能數(shù)字示波器》即屬于此列。采用FPGA+MCU設(shè)計方案，電路設(shè)計相對復雜，不利于降低功耗、體積和開發(fā)成本。
[0004]現(xiàn)有的采用基于FPGA的便攜式數(shù)字存儲示波器器的設(shè)計方案，簡化了電路設(shè)計，但是其功能比較簡單，僅限于波形的測試，無頻譜分析功能，性能上表現(xiàn)為采樣率不夠高，使用范圍較窄。

【發(fā)明內(nèi)容】

[0005]為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種基于SOPC技術(shù)的便攜式數(shù)字存儲示波器，不僅簡化了硬件電路，有效地降低功耗、體積和成本，而且具有較高的采樣速率，可實現(xiàn)信號的波形測量、峰峰值測量、有效值測量、頻率測量功能，同時還實現(xiàn)了信號頻譜分析功能，具有更為廣闊的應(yīng)用空間。
[0006]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種基于SOPC技術(shù)的便攜式數(shù)字存儲示波器，包括信號調(diào)理電路、采樣電路、FPGA和人機交互模塊，所述的信號調(diào)理電路包括光電耦合器、RC衰減電路、電磁繼電器、寬帶放大器和可變增益放大器，所述的采樣電路包括ADC驅(qū)動器和模數(shù)轉(zhuǎn)換器；待測信號經(jīng)光電耦合器進行交直流耦合切換后輸出至RC衰減電路輸入端，RC衰減電路輸出端連接電磁繼電器，完成待測信號1/2和1/50衰減切換，寬帶放大器對電磁繼電器衰減后的待測信號進行緩沖隔離，再通過可變增益放大器對待測信號的增益進行調(diào)整，調(diào)整后的待測信號通過ADC驅(qū)動器混合參考電平，再通過模數(shù)轉(zhuǎn)換器進行模數(shù)轉(zhuǎn)換，將轉(zhuǎn)換所得的數(shù)字信號送入FPGA中，由FPGA對采樣信號進行存儲控制，完成數(shù)據(jù)的幅值、頻率運算，并進行頻譜分析運算，將運算結(jié)果輸出到人機交互模塊進行顯
/]Χ O
[0007]所述的信號調(diào)理電路為雙路信號調(diào)理電路，包括兩路光電耦合器、RC衰減電路、電磁繼電器、寬帶放大器和可變增益放大器，對模擬信號進行不同程度的放大或衰減。
[0008]所述光電耦合器為AQY201E，完成模擬信號的交流和直流耦合切換功能；所述電磁繼電器為TQ2-5，完成對耦合切換后的信號進行1/2或1/50檔位的衰減切換功能；所述寬帶放大器為AD8065，實現(xiàn)對信號隔離緩沖，保證信號無衰減的送至后級可變增益放大器；所述可變增益放大器為AD603，實現(xiàn)對緩沖后的信號進行不同程度的放大功能。
[0009]所述ADC驅(qū)動器為AD8065 ;所述模數(shù)轉(zhuǎn)換器為AD9288，AD9288為雙通道125Msps高采樣速率的模數(shù)轉(zhuǎn)換器，所述的采樣電路中還包括電磁繼電器TQ2-5，實現(xiàn)兩路待測信號通道的切換。
[0010]所述FPGA 采用 Cyclone III 系列芯片 EP3C10。
[0011]所述FPGA包括N1s II系統(tǒng)、采樣存取控制模塊、測頻模塊和時鐘模塊，時鐘模塊為模數(shù)轉(zhuǎn)換器以及N1s II系統(tǒng)、采樣存取控制模塊、測頻模塊提供工作時鐘；采樣電路輸出的數(shù)據(jù)送入到FPGA內(nèi)部的采樣存取控制模塊和測頻模塊，分別完成數(shù)據(jù)存儲和頻率測量功能，存儲后的數(shù)據(jù)和測量得到的信號頻率值送至N1s II系統(tǒng)中完成信號數(shù)據(jù)的幅值計算、頻譜分析以及波形數(shù)據(jù)重建，并最終輸出波形及參數(shù)到人機交互模塊。
[0012]本發(fā)明的有益效果是:功能豐富，可實現(xiàn)雙通道信號波形顯示、峰峰值測量、均方根值測量、頻率測量及頻譜分析功能。本發(fā)明能夠?qū)崿F(xiàn)較高的采樣率，雙通道最高采樣率可達125Msps,單通道時可達250Msps,該不波器可調(diào)時基為10ns/div_5s/div (步進1-2-5),垂直靈敏度為10mv/div-5v/div(步進1_2_5),并具有多種觸發(fā)模式,包括auto、normal、single，同時該示波器具有體積小、重量輕、操作簡單、易于攜帶等優(yōu)點。
【附圖說明】
[0013]圖1為本發(fā)明的系統(tǒng)原理組成框圖；
[0014]圖2為本發(fā)明的信號調(diào)理電路原理圖；
[0015]圖3為本發(fā)明的信號采集電路原理圖；
[0016]圖4為本發(fā)明的FPGA內(nèi)部設(shè)計原理圖；
[0017]圖5為本發(fā)明的系統(tǒng)的信號工作流程圖。
【具體實施方式】
[0018]下面結(jié)合附圖和實施例對本發(fā)明進一步說明，本發(fā)明包括但不僅限于下述實施例。
[0019]基于SOPC技術(shù)的便攜式數(shù)字存儲示波器。該示波器的核心數(shù)據(jù)采集處理及顯示控制核心完全由單片F(xiàn)PGA實現(xiàn)?；谄峡删幊碳夹g(shù)設(shè)計思路是通過在FPGA中設(shè)計嵌入式N1s II處理器系統(tǒng)，再配合FPGA邏輯資源設(shè)計數(shù)字邏輯硬件接口及功能模塊，從而實現(xiàn)對整個示波器的信號采集處理及顯示控制功能。
[0020]本發(fā)明的技術(shù)方案是:一種基于SOPC技術(shù)的便攜式數(shù)字存儲示波器。該系統(tǒng)主要由雙路信號調(diào)理電路、采樣電路、FPGA、人機交互模塊組成。雙路信號調(diào)理電路由光電耦合器、RC衰減、電磁繼電器、寬帶放大器、可變增益放大器和ADC驅(qū)動器組成。采樣電路主要由模數(shù)轉(zhuǎn)換器組成。FPGA為核心控制模塊，實現(xiàn)對采樣信號的存取及運算處理。人機交互模塊由TFT液晶顯示器和鍵盤組成，其中TFT液晶顯示器用來顯示信號波形及參數(shù)，鍵盤實現(xiàn)對信號波形顯示的控制并完成一些測量功能。待測信號首先進入光電耦合器，光電耦合器輸出端連接至RC衰減電路輸入端，RC衰減電路輸出端連接至電磁繼電器，由電磁繼電器完成信號1/2和1/50衰減切換。電磁繼電器輸出端連接寬帶放大器輸入端，對衰減后的信號進行緩沖隔離，寬帶放大器輸出端連接到可變增益放大器輸入端，對信號的增益進行調(diào)整，可變增益放大器輸出端連接至ADC驅(qū)動器的輸入端，以混合參考電平和待測信號，ADC驅(qū)動器的輸出端連接至模數(shù)轉(zhuǎn)換器的模擬信號輸入端，待測信號送入模數(shù)轉(zhuǎn)換器，經(jīng)過模數(shù)轉(zhuǎn)換，將轉(zhuǎn)換所得的數(shù)字信號，送入FPGA中，由FPGA對采樣信號進行存儲控制，完成數(shù)據(jù)的幅值、頻率運算，并進行頻譜分析運算，以作為最終輸出到LCD顯示的數(shù)據(jù)。
[0021]本發(fā)明的進一步技術(shù)方案是:上述雙路信號調(diào)理電路主要完成模擬信號不同程度的放大或衰減功能，上述光電耦合器為AQY201E，主要完成模擬信號的交流和直流耦合切換功能；上述電磁繼電器為TQ2-5，完成對耦合切換后的信號進行1/2或1/50檔位的衰減切換功能；上述寬帶放大器為AD8065，實現(xiàn)對信號隔離緩沖，保證信號無衰減的送至后級可變增益放大器；上述可變增益放大器為AD603，實現(xiàn)對緩沖后的信號進行不同程度的放大功能；上述ADC驅(qū)動器由AD8065組成，主要實現(xiàn)將直流參考電平和經(jīng)過程控放大后的模擬信號進行混合，以滿足模數(shù)轉(zhuǎn)換器對輸入電壓信號的要求。
[0022]本發(fā)明的進一步技術(shù)方案是:上述采樣電路由模數(shù)轉(zhuǎn)換器AD9288和電磁繼電器TQ2-5組成。采樣電路主要完成將待測連續(xù)模擬信號轉(zhuǎn)換成離散的數(shù)字信號，并送至FPGA。其中AD9288為雙通道125Msps高采樣速率的模數(shù)轉(zhuǎn)換器，主要完成模擬信號的數(shù)字化，電磁繼電器TQ2-5實現(xiàn)兩路待測信號通道的切換功能。
[0023]本發(fā)明的進一步技術(shù)方案是:上述FPGA采用Cyclone III系列芯片EP3C10，F(xiàn)PGA內(nèi)部設(shè)計主要由N1s II系統(tǒng)、采樣存取控制模塊、測頻模塊、時鐘模塊組成。其中N1s II系統(tǒng)作為核心控制模塊，主要完成信號數(shù)據(jù)的幅值計算、頻譜分析，波形數(shù)據(jù)重建功能，并實現(xiàn)對TFT液晶顯示器的顯示控制；采樣存取控制模塊主要完成對經(jīng)過AD9288采樣后輸出的數(shù)據(jù)進行存儲控制；測頻模塊主要完成信號的頻率測量功能；時鐘模塊主要提供模數(shù)轉(zhuǎn)換器以及FPGA內(nèi)部各個子模塊工作時鐘。經(jīng)過模數(shù)轉(zhuǎn)換器采樣后的數(shù)字信號首先送入到FPGA內(nèi)部的采樣存取控制模塊和測頻模塊，分別完成數(shù)據(jù)存儲和頻率測量功能，存儲后的數(shù)據(jù)和信號頻率值送至N1s II系統(tǒng)中完成信號數(shù)據(jù)的幅值計算、頻譜分析以及波形數(shù)據(jù)重建功能，并最終輸出波形及參數(shù)到TFT液晶顯示器。
[0024]本發(fā)明的進一步技術(shù)方案是:上述N1s II系統(tǒng)是通過在Quartus II中調(diào)用SOPCbuilder來定制，N1s II系統(tǒng)中軟件的實現(xiàn)是通過N1s II IDE軟件來實現(xiàn)。N1sII系統(tǒng)實現(xiàn)的主要功能是完成信號數(shù)據(jù)的幅值計算、頻譜分析，波形數(shù)據(jù)重建功能，并實現(xiàn)對TFT液晶顯示器的顯示控制；
[0025]本發(fā)明的進一步技術(shù)方案是:上述采樣存取控制模塊是通過在FPGA中采用VerilogHDL語言來實現(xiàn)。該模塊主要完成對經(jīng)過模數(shù)轉(zhuǎn)換器AD9288采樣后數(shù)據(jù)進行存儲控制。
[0026]本發(fā)明的進一步技術(shù)方案是:上述測頻模塊是通過在FPGA中采用VerilogHDL語言來實現(xiàn)。該模塊主要完成待測信號的頻率測量功能。該測頻模塊采用硬件直接測頻法來實現(xiàn)，其原理是:通過設(shè)定Is的閘門計數(shù)時間，對經(jīng)過整形后的被測脈沖信號進行計數(shù)，計數(shù)時間到Is時停止計數(shù)，得到的脈沖數(shù)目即為被測信號的頻率。
[0027]本發(fā)明的進一步技術(shù)方案是:上述TFT液晶顯示器采用的是480*320分辨率的彩色點陣液晶，上述鍵盤采用的是8*2的矩陣式鍵盤。鍵盤的功能包括:觸發(fā)方式選擇、垂直靈敏度選擇、時基選擇、觸發(fā)電平調(diào)節(jié)、基線電平調(diào)整、耦合方式選擇、顯示通道選擇、顯示模式選擇、存儲深度選擇。
[0028]本發(fā)明