基于fpga、gpu和cpu混合架構(gòu)的實時相關(guān)器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種基于FPGA、GPU和CPU混合架構(gòu)的實時相關(guān)器，適用于頻譜分辨率 要求較高的射電天文觀測和微波遙感測量，如射電天文偏振觀測、甚長基線干涉測量、微波 全息法天線面形測量和綜合孔徑微波遙感技術(shù)等。
【背景技術(shù)】
[0002] 綜合孔徑技術(shù)能夠"化整為零"，將一臺超級大望遠鏡等效為許多基線長短不同的 小型雙天線干涉儀，數(shù)據(jù)處理時又能"聚零為整"，將各個雙天線干涉數(shù)據(jù)合并處理，因此， 它能將許多小望遠鏡組成陣列達到一臺超級大望遠鏡的效果。自20世紀50年代該技術(shù)問 世以來，英國、澳大利亞、美國等相繼建設(shè)了許多天線陣列，天線數(shù)量一般在數(shù)十上百臺，但 隨著科學(xué)的發(fā)展和技術(shù)的進步，大規(guī)模綜合孔徑天線陣的需求越來越強。進入二十一世紀， 國際上提出了許多大規(guī)模綜合孔徑天線陣建設(shè)計劃，例如由澳大利亞、中國等10多個國家 合作建設(shè)的平方千米陣（SKA)，天線數(shù)量達到數(shù)千架，數(shù)據(jù)處理時通過兩兩相關(guān)得到干涉條 紋，對于數(shù)量為N的天線陣，相關(guān)次數(shù)為N(N-1)/2,因此當天線數(shù)量增多時相關(guān)運算的次數(shù) 將乘方增長。
[0003] 為了提高射電望遠鏡的靈敏度，增加接收機的帶寬是一種行之有效的方法，澳大 利亞國家望遠鏡設(shè)備（ATNF)設(shè)計的L波段超寬帶饋源帶寬從0. 6GHz~4GHz，達到了 6個 倍頻程，這直接帶來數(shù)據(jù)采樣速率的提升和數(shù)據(jù)量的增大。
[0004] 為了增加望遠鏡的視場，提高望遠鏡的巡天能力，工程技術(shù)人員設(shè)計了多波束、焦 面陣和相位陣接收機，這也致使信號通道數(shù)成倍數(shù)增加。
[0005] 總之，天線陣、超寬帶、多波束接收機等技術(shù)的使用都直接帶來信號通道數(shù)倍增、 處理帶寬變寬、處理算法越發(fā)復(fù)雜、數(shù)據(jù)質(zhì)量要求更高，這無疑給天文終端設(shè)計師們帶來了 極尚的挑戰(zhàn)。
[0006] 申請?zhí)枮?01310029972. 9的發(fā)明專利申請?zhí)峁┝艘环N基于CPU架構(gòu)的大規(guī)模數(shù) 字相關(guān)器及相關(guān)運算處理方法，該方法針對綜合孔徑望遠鏡成像領(lǐng)域中巨大交叉相關(guān)數(shù)而 帶來的計算量巨增、系統(tǒng)通信壓力大等問題，提出了一種利用通用CPU計算架構(gòu)進行數(shù)字 相關(guān)運算來解決大規(guī)模數(shù)字相關(guān)問題的方法。但是，由于CPU的運算效率相對GPU較低、內(nèi) 存帶寬有限，該方法在實施時需要建立數(shù)量龐大的CPU集群，系統(tǒng)復(fù)雜度、功耗和造價直線 上升。
[0007] 申請?zhí)枮?01410242862. 5的發(fā)明專利申請?zhí)峁┝艘环N綜合孔徑微波遙感輻射計 中多通道數(shù)字相關(guān)器，該數(shù)字相關(guān)器完全基于FPGA實現(xiàn)，雖然前后級相關(guān)單元均采用時分 復(fù)用技術(shù)，一定程度的降低了數(shù)字相關(guān)器的資源消耗，但由于FPGA的邏輯資源有限，相關(guān) 通道的數(shù)量依然有限；另外當輸入信號的帶寬增加時，系統(tǒng)資源的匱乏問題將更加突出。
[0008] 申請?zhí)枮?01110123718. 6和201410152102. 5的發(fā)明專利都提供了一種用于微波 全息法測量的相關(guān)機，都基于FPGA實現(xiàn)先傅立葉變換再交叉相乘的相關(guān)運算，但由于FPGA 的資源有限，數(shù)字傅立葉變換的點數(shù)不可能太高，因此無法達到高頻譜分辨率的相關(guān)計算， 微波全息法的測量精度也會由此受限。

【發(fā)明內(nèi)容】

[0009] 針對上述現(xiàn)有技術(shù)的不足，本發(fā)明提供一種基于FPGA、GPU和CPU混合架構(gòu)的實時 相關(guān)器，利用嚴格時序的FPGA進行采樣和預(yù)處理，采用具有超高并行處理能力的GPU進行 信號處理和相關(guān)運算，采用CPU進行邏輯控制、存儲和顯示。既克服FPGA邏輯資源有限無法 大規(guī)模擴容的壁皇，又解決CPU計算能力有限、大規(guī)模數(shù)字相關(guān)時需要建立數(shù)量龐大的CPU 集群、系統(tǒng)復(fù)雜度、功耗和造價直線上升的問題，同時還保證了相關(guān)器的高精度時間要求和 高頻譜分辨率要求，系統(tǒng)靈活性和可擴展性極高。
[0010] 為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：
[0011] 一種基于FPGA、GPU和CPU混合架構(gòu)的實時相關(guān)器，用于實現(xiàn)N路信號的高分辨實 時相關(guān)運算，其中，N多2,該實時相關(guān)器包括：
[0012] 一信號采樣模塊，其具有N個分別用于采樣所述N路信號的通道；
[0013] 一基于FPGA實現(xiàn)的信號預(yù)處理模塊，其連接至所述信號采樣模塊，并設(shè)置為對每 個所述通道所采樣的信號依次進行混頻處理、低通濾波處理和打包處理；
[0014] -基于CPU實現(xiàn)的解包模塊，其連接至所述信號預(yù)處理模塊，并設(shè)置為對經(jīng)過所 述信號預(yù)處理模塊打包處理的信號進行解包處理，以使其分解成N路信號；
[0015] -基于GPU實現(xiàn)的信號處理及相關(guān)運算模塊，其連接至所述解包模塊，并設(shè)置為 分別對解包后的N路信號依次進行多相濾波處理、傅立葉變換處理、相關(guān)運算處理和積分 處理；以及
[0016] -基于CPU實現(xiàn)的控制模塊，其連接至所述信號預(yù)處理模塊和所述信號處理及相 關(guān)運算模塊，并且一方面設(shè)置為控制所述信號預(yù)處理模塊和所述信號處理及相關(guān)運算模塊 進行相應(yīng)處理，另一方面設(shè)置為存儲和顯示經(jīng)過所述信號處理及相關(guān)運算模塊積分處理的 信號。
[0017] 前述一種基于FPGA、GPU和CPU混合架構(gòu)的實時相關(guān)器，所述信號預(yù)處理模塊包 括：
[0018] N個連接至所述信號采樣模塊的混頻器，所述N個混頻器分別設(shè)置為對所述信號 采樣模塊的N個所述通道所采樣的信號進行數(shù)字混頻處理；
[0019] N個一一對應(yīng)地連接至所述N個混頻器的低通濾波器，所述N個低通濾波器分別設(shè) 置為對經(jīng)過相應(yīng)所述混頻器處理的信號進行數(shù)字低通濾波處理；以及
[0020] 一連接至所述N個低通濾波器的打包單元，其設(shè)置為按預(yù)定格式將經(jīng)過所述N個 低通濾波器處理的信號進行打包處理。
[0021] 前述一種基于FPGA、GPU和CPU混合架構(gòu)的實時相關(guān)器，所述信號處理及相關(guān)運算 豐吳塊包括：
[0022] N個連接至所述解包單元的多相濾波器，所述N個多相濾波器分別設(shè)置為對所述 解包單元分解出的N路信號進行多相濾波處理；
[0023] N個--對應(yīng)地連接至所述N個多相濾波器的傅立葉變換單元，所述N個傅立葉變 換單元分別設(shè)置為對經(jīng)過相應(yīng)所述多相濾波器處理的信號進行傅立葉變換，以使其轉(zhuǎn)換成 相應(yīng)的頻域信號；
[0024] 一連接至所述N個傅立葉變換單元的實時相關(guān)運算單元，其設(shè)置為根據(jù)所述N個 傅立葉變換單元轉(zhuǎn)換成的頻域信號進行自相關(guān)運算和互相關(guān)運算；以及
[0025] -連接至所述實時相關(guān)運算單元的積分器，其設(shè)置為對所述實時相關(guān)運算單元輸 出的各運算結(jié)果進行積分。
[0026] 優(yōu)選地，所述實時相關(guān)器還包括連接在所述信號預(yù)處理模塊與所述解包模塊之間 的高速傳輸網(wǎng)絡(luò)模塊。
[0027] 優(yōu)選地，所述高速傳輸網(wǎng)絡(luò)模塊為萬兆交換網(wǎng)絡(luò)或光纖傳輸網(wǎng)絡(luò)。
[0028] 進一步地，所述信號采樣模塊為AD轉(zhuǎn)換器。
[0029] 綜上所述，本發(fā)明利用嚴格時序的FPGA進行采樣和預(yù)處理，采用具有超高并行處 理能力的GPU進行信號處理和相關(guān)運算，采用CPU進行邏輯控制、存儲和顯示，從而既克服 了FPGA邏輯資源有限無法大規(guī)模擴容的壁皇，又解決了CPU計算能力有限、大規(guī)模數(shù)字相 關(guān)時需要建立數(shù)量龐大的CPU集群、系統(tǒng)復(fù)雜度、功耗和造價直線上升的問題，同時還保證 了相關(guān)器的高精度時間要求和高頻譜分辨率要求，系統(tǒng)靈活性和可擴展性極高；此外，混合 架構(gòu)終端的軟硬件升級也比較容易，由于是通用的架構(gòu)平臺，只需要簡單升級GPU或增加 GPU的數(shù)量即可提高處理性能，軟件的升級只需要修改后重新編譯即可，更為容易；最后， 由于采用了GPU作為信號處理的核心，可以通過設(shè)置傅立葉變換的點