版圖上io間esd電阻的檢查方法
【技術領域】
[0001] 本發(fā)明涉及半導體集成電路設計領域，特別是指一種版圖上10間ESD電阻的檢查 方法。
【背景技術】
[0002] 在半導體先進的工藝制程中，器件的尺寸已縮減到深亞微米階段，W增進集成電 路的性能及運算速度，W及降低每顆芯片的制造成本。但隨著組件尺寸的縮減，卻出現(xiàn)一 些可靠性的問題。深亞微米CMOS集成電路芯片對靜電放電巧lectro-Static Discharge, ESD)的防護能力下降很多。但外界環(huán)境中所產(chǎn)生的靜電并未減少，故CMOS集成電路因ESD 而損傷的情形更加嚴重。靜電放電巧SD)防護能力是半導體集成電路可靠性檢測中很重要 的步驟之一，因為半導體物理版圖差異會對制造后的電路的ESD能力和可靠性產(chǎn)生關鍵的 影響。對于芯片ESD能力測試目前業(yè)界也有了一些標準巧日下表1)，如何能達到ESD能力 要求，同時保證芯片尺寸盡量能夠保證最小，該方面有很多要求。10區(qū)域及其連接則是防護 ESD損傷的關鍵。
[0003]
【主權項】
1. 一種版圖上IO間ESD電阻的檢查方法，其特征在于：包含如下幾個步驟： 第一步，找出需要檢測ESD電阻的IO區(qū)域，對所有需要封裝引出的IO 口打上測試標 識，將電源類IO與信號IO進行區(qū)分，設定兩個IO之間的最大ESD阻值； 第二步，找出A、B兩個IO間所有接電源及接地金屬走線的電阻； 第三步，對上述A、B兩個IO間所有的金屬電阻進行計算并統(tǒng)計，根據(jù)電阻并聯(lián)阻值運 算法則，設定電阻過濾，運算出最終總的電阻值； 第四步，再將A待測IO與其他所有IO間運算的電阻值都列出，并使用冒泡法進行排 序，再采用遞歸法與第一步中設定的最大ESD阻值進行比較，找出所有不超過設定最大ESD 阻值的電阻值，將大于設定最大ESD阻值的電阻值整理出來； 第五步，重復以上步驟，將所有待測IO間ESD電阻計算出來，進行列表描述。
2. 如權利要求1所述的版圖上IO間ESD電阻的檢查方法，其特征在于，其特征在于： 所述第一步中，根據(jù)測試標識的定義，區(qū)分出電源IO與信號10,對電源IO不檢測ESD。
3. 如權利要求1所述的版圖上IO間ESD電阻的檢查方法，其特征在于，其特征在于： 所述的第二步中，對于兩IO間具有多層金屬走線的，需要對不同層的金屬的方塊電阻進行 歸一化處理，其方法是，設定某一層金屬的方塊電阻作為標準值，其他任意一層的方塊電阻 與標準值的比值n作為該金屬層的電阻長度修正系數(shù)，即該層的電阻為方塊電阻標準運算 式再乘以該修正系數(shù)n。
4. 如權利要求1所述的版圖上IO間ESD電阻的檢查方法，其特征在于，其特征在于： 所述的第三步中，計算出兩IO間所有金屬走線的電阻值，根據(jù)電阻并聯(lián)阻值運算法則，計 算結(jié)果取決于較小的電阻，忽略相對較大的電阻，計算出兩IO間最終的總電阻。
5. 如權利要求1所述的版圖上IO間ESD電阻的檢查方法，其特征在于，其特征在于： 所述的第四步中，冒泡法排序方法是，通過相鄰兩個阻值的比較，將小的阻值前移，并將大 的阻值后移，對于具有m個阻值的序列，比較的最大次數(shù)為Cmax=m(m-l)/2,移動的最大次 數(shù)為Mma X=3m(m-l)/2 ;將排序后的序列采用遞歸法與設定最大ESD阻值進行比較。
6. 如權利要求1所述的版圖上IO間ESD電阻的檢查方法，其特征在于，其特征在于：所 述的第四步中，比較的方式是將運算得到最大的電阻值與設定的最大ESD阻值進行比較， 若最大的電阻值不超過設定最大ESD阻值，則滿足要求，若最大的電阻值大于設定最大ESD 阻值，就在下一個值與設定最大ESD阻值比較。
【專利摘要】本發(fā)明公開了一種版圖上IO間ESD電阻的檢查方法，包含的步驟為：找出需要檢測ESD電阻的IO區(qū)域的待測IO端口打上測試標識；區(qū)分出電源IO及信號IO，僅對信號IO做ESD檢測；設定兩個信號IO之間的最大ESD電阻值；找出兩個待測信號IO間所有接電源和接地金屬走線的電阻；對不同金屬層次的方塊電阻進行計算并歸一化處理；計算找出某一待測信號IO與其他信號IO間所有接電源或者接地的走線金屬，計算出每條金屬走線所對應的電阻；將兩個IO間所有的對應阻值計算出來，進行統(tǒng)計；找出其中的最小電阻值；根據(jù)最小電阻值及電阻并聯(lián)規(guī)則運算出總的電阻值；將計算出的一個測設IO的電阻值與其他IO間的電阻使用冒泡法進行排序和比較；對于所有IO間ESD電阻列表進行描述。
【IPC分類】G01R27-02
【公開號】CN104749437
【申請?zhí)枴緾N201310726962
【發(fā)明人】李彥正, 周京英, 鄧樟鵬
【申請人】上海華虹宏力半導體制造有限公司
【公開日】2015年7月1日
【申請日】2013年12月25日