本發(fā)明涉及一種虛擬熒光示波器，不僅能夠?qū)崿F(xiàn)傳統(tǒng)示波器的功能，并且具有存儲(chǔ)、再現(xiàn)、分析和處理波形等特點(diǎn)。

背景技術(shù)：

虛擬儀器的出現(xiàn)，徹底改變了傳統(tǒng)儀器的結(jié)構(gòu)固定、功能單一、價(jià)格昂貴、可擴(kuò)展性差等不足，并且具有的靈活方便的功能擴(kuò)展、美觀友好的人機(jī)界面、得心應(yīng)手的操作、優(yōu)良的性能價(jià)格比和用戶可自行定義儀器功能等一系列優(yōu)點(diǎn)。虛擬儀器將計(jì)算機(jī)和測(cè)量系統(tǒng)融合于一體，用計(jì)算機(jī)軟件代替?zhèn)鹘y(tǒng)儀器的某些硬件的功能，用計(jì)算機(jī)的顯示器代替?zhèn)鹘y(tǒng)儀器物理面板。虛擬儀器對(duì)于傳統(tǒng)儀器的最大優(yōu)勢(shì)是“傳統(tǒng)的獨(dú)立儀器由制造商來(lái)定義它的功能，而虛擬儀器完全由用戶定義儀器的功能”。

虛擬示波器是虛擬儀器的一種，它不僅可以實(shí)現(xiàn)傳統(tǒng)示波器的功能，并且具有存儲(chǔ)、再現(xiàn)、分析、處理波形等特點(diǎn)，而且體積小，耗電少。虛擬示波器使用功能強(qiáng)大的微型計(jì)算機(jī)來(lái)完成信號(hào)的處理和波形的顯示，利用軟件技術(shù)在屏幕上設(shè)計(jì)出方便、逼真的儀器面板，進(jìn)行各種信號(hào)的處理、加工和分析，用各種不同的方式（如數(shù)據(jù)、圖形、圖表等）表示測(cè)量結(jié)果，完成各種規(guī)模的測(cè)量任務(wù)。

現(xiàn)在的測(cè)量領(lǐng)域需要更高準(zhǔn)確度和靈敏度等，熒光技術(shù)可以滿足這些需求。但是現(xiàn)在市場(chǎng)上實(shí)際銷售和使用的虛擬示波器還沒(méi)有實(shí)現(xiàn)這種熒光功能，不能滿足實(shí)現(xiàn)熒光效果及大存儲(chǔ)的需求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的就是提供一種虛擬熒光示波器，以解決現(xiàn)有技術(shù)存在的不能滿足實(shí)現(xiàn)熒光效果及大存儲(chǔ)需求的問(wèn)題。

本發(fā)明的技術(shù)方案是：一種虛擬熒光示波器，其特征在于，包括模擬信號(hào)處理模塊、fpga模塊、電腦存儲(chǔ)器和計(jì)算機(jī)，模擬信號(hào)處理模塊與fpga模塊的各接口連接，fpga模塊還分別連接有電腦存儲(chǔ)器和計(jì)算機(jī)。

本發(fā)明具有以下優(yōu)點(diǎn)：

1.高采樣率：?jiǎn)瓮ǖ赖淖罡邔?shí)時(shí)采樣速率為1gsps；

2.帶寬最高達(dá)到250mhz；

3.多個(gè)（四個(gè)）測(cè)量通道；

4.靈敏度范圍大，從0.5mv/div～10v/div共14個(gè)檔位；

5.支持usb2.0/1.1通訊；

6.預(yù)留接口：能實(shí)現(xiàn)產(chǎn)品拓展；

7.預(yù)留軟件升級(jí)功能模塊：可實(shí)現(xiàn)產(chǎn)品的二次開(kāi)發(fā)及優(yōu)化升級(jí)；

8.支持熱插拔；

9.由于優(yōu)化了一部分功能模塊降低了硬件成本，實(shí)現(xiàn)產(chǎn)品高性價(jià)比；

10.具有熒光效果及大存儲(chǔ)能力；

11.既支持熒光模式虛擬示波器的單獨(dú)工作,也可以作為普通數(shù)字大存儲(chǔ)模式虛擬示波器單獨(dú)工作。

附圖說(shuō)明

圖1是本發(fā)明的整體工作原理結(jié)構(gòu)框圖；

圖2是本發(fā)明的模擬信號(hào)處理模塊的結(jié)構(gòu)框圖；

圖3是本發(fā)明的繼電器控制電路的構(gòu)成框圖；

圖4是本發(fā)明的位移控制電路的構(gòu)成框圖；

圖5是本發(fā)明的vga控制電路的構(gòu)成框圖；

圖6是本發(fā)明的adc及時(shí)鐘電路的構(gòu)成框圖。

具體實(shí)施方式

參見(jiàn)圖1，本發(fā)明一種虛擬熒光示波器，包括模擬信號(hào)處理模塊4、fpga（現(xiàn)場(chǎng)可編程門(mén)陣列）模塊3、ddr3（電腦存儲(chǔ)器）5、sdram（同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）6和計(jì)算機(jī)（pc）1，模擬信號(hào)處理模塊4與fpga模塊3的各接口連接，fpga模塊3分別連接有ddr3（電腦存儲(chǔ)器）5和sdram（同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）6sdram與ddr3對(duì)應(yīng)的），fpga模塊3還通過(guò)usbic接口電路2與計(jì)算機(jī)（pc）1建立usb通訊連接。

所述的模擬信號(hào)處理模塊4的主要控制電路包括：繼電器控制電路41、位移控制電路42、vga控制電路43和adc及時(shí)鐘電路44，數(shù)據(jù)傳輸主要由i/o來(lái)完成。其中繼電器控制電路41分別從fpga模塊3的spi#1接口連接，分別獲取數(shù)據(jù)輸出時(shí)鐘信號(hào)、串行數(shù)據(jù)和數(shù)據(jù)位移時(shí)鐘信號(hào)；位移控制電路42與fpga模塊3的pwm1-pwm4輸出接口連接；vga控制電路43分別從fpga模塊3的spi接口連接，分別獲取fpga模塊3的數(shù)據(jù)輸出時(shí)鐘信號(hào)、串行數(shù)據(jù)和cs1-cs4信號(hào)；adc及時(shí)鐘電路44的輸出端通過(guò)數(shù)據(jù)及時(shí)鐘總線與fpga模塊3的i/o接口連接，adc及時(shí)鐘電路44還分別獲取fpga模塊3的spi#1接口輸出的數(shù)據(jù)輸出時(shí)鐘信號(hào)、串行數(shù)據(jù)和cs5-cs6信號(hào)。參見(jiàn)圖2，本發(fā)明的模擬信號(hào)處理模塊4的繼電器控制電路41、位移控制電路42和vga控制電路43并列設(shè)置四路，分別說(shuō)明如下。

（1）繼電器控制電路41結(jié)構(gòu)：

第一路繼電器控制電路41由依次串聯(lián)的第一級(jí)繼電器1控制衰減電路1-1、第二級(jí)繼電器控制衰減電路1-2和一級(jí)繼電器控制ac/dc轉(zhuǎn)換（耦合）電路1組成。第一級(jí)繼電器控制衰減電路1-1的輸入端與輸入模擬信號(hào)“ch1輸入”連接。

其他三路繼電器控制電路41組成與第一路相同，各級(jí)的繼電器和電路編號(hào)順序增加。

該實(shí)施例的繼電器控制電路41是選用美國(guó)ti公司生產(chǎn)的4片74hc595芯片進(jìn)行設(shè)計(jì)，其組成的數(shù)據(jù)位寬為32bit。設(shè)計(jì)目的是利用4片hc595芯片將fpga傳送到的32bit串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)輸出以控制相應(yīng)的繼電器控制電路（參見(jiàn)圖3）。

（2）位移控制電路42結(jié)構(gòu)：

第一路位移控制電路42由信號(hào)放大器1組成，該信號(hào)放大器1從fpga模塊3的pwm1接口獲取對(duì)應(yīng)的位移電壓信號(hào)；該信號(hào)放大器1的輸入端與所述的繼電器控制ac/dc轉(zhuǎn)換（耦合）電路1的輸出端連接。其他三路位移控制電路42組成與第一路相同，各級(jí)的信號(hào)放大器的編號(hào)順序增加，分別由fpga模塊3的pwm2-pwm4提供位移電壓。

該位移控制電路42由fpga模塊3的4路普通i/o輸出頻率固定占空比變化的脈沖波經(jīng)過(guò)積分電路轉(zhuǎn)化為直流；然后再經(jīng)過(guò)跟隨及放大后，疊加在前通道采集的信號(hào)上面做為偏移電壓使用。pwm積分電路不僅實(shí)現(xiàn)了dac的功能作用，還實(shí)現(xiàn)了降低成本的作用（參見(jiàn)圖4）。

（3）vga控制電路43（參見(jiàn)圖5）：

每一路vga控制電路43由依次串聯(lián)的電壓/電流轉(zhuǎn)換電路（1-4）、vga1-vga4模塊和差分放大器1-差分放大器4組成，該vga（1-4）模塊分別從fpga模塊3的pwm5-pwm8接口獲取對(duì)應(yīng)的20m帶寬限制信號(hào)；該電壓/電流轉(zhuǎn)換電路1-4的輸入端與對(duì)應(yīng)的信號(hào)放大器1-4的輸出端連接；每一路該電壓/電流轉(zhuǎn)換電路的輸出端均與所述的adc及時(shí)鐘電路44的輸入端連接。

由fpga模塊3（spi#1）的時(shí)鐘及數(shù)據(jù)線、其他普通i/o及595信號(hào)線來(lái)實(shí)現(xiàn)vga的打開(kāi)關(guān)斷、粗調(diào)細(xì)調(diào)、放大倍數(shù)改變等功能，來(lái)實(shí)現(xiàn)信號(hào)的調(diào)理。

此部分電路實(shí)現(xiàn)了粗調(diào)細(xì)調(diào)，單端轉(zhuǎn)差分，信號(hào)放大整理及帶寬限制等的功能。

（4）adc及時(shí)鐘電路44（參見(jiàn)圖6）：

adc:由fpga模塊3（spi#1）的時(shí)鐘及數(shù)據(jù)線及其他普通i/o作為片選信號(hào)線來(lái)實(shí)現(xiàn)檔位及通道模式的選擇,和其他此類功能模塊相比，原來(lái)需要很多芯片實(shí)現(xiàn)的功能，這次只用一塊此類adc芯片就實(shí)現(xiàn)了功能需求，使硬件設(shè)計(jì)顯得優(yōu)化、簡(jiǎn)約。

adc的時(shí)鐘：由adf4360及其周圍電路提供一個(gè)中心頻率為1ghz的差分時(shí)鐘信號(hào)供給adc采樣時(shí)鐘使用?？梢酝ㄟ^(guò)其外圍器件及軟件的設(shè)置來(lái)實(shí)現(xiàn)中心頻率的改變。

本發(fā)明的主要特點(diǎn)如下:

a:fpga模塊3與現(xiàn)有示波器相比，不需要再外接一個(gè)工作時(shí)鐘芯片；fpga模塊3的工作時(shí)鐘有其他模塊提供。

b:由于增加了ddr3(5)及sdram(6)，本設(shè)計(jì)能實(shí)現(xiàn)更大的存儲(chǔ)深度及更快的處理速度。

c:由于模擬電路模塊4的繼電器控制電路41、位移控制電路42、vga控制電路43和adc及時(shí)鐘電路44的電路設(shè)計(jì)的優(yōu)勢(shì)，實(shí)現(xiàn)了如下功能：

a．高采樣率：?jiǎn)瓮ǖ赖淖罡邔?shí)時(shí)采樣速率為1gsps。

b．本臺(tái)虛擬數(shù)字存儲(chǔ)示波器為4通道，數(shù)字示波器探頭設(shè)在×10衰減倍數(shù)時(shí)，示波器帶寬為bw=250mhz，即：輸入信號(hào)的帶寬為dc～250mhz，輸入信號(hào)的幅度為5mv～1000v（vdc+vac）vp-p；在×1衰減倍數(shù)時(shí)，示波器的帶寬被限制為6.0mhz，即：輸入信號(hào)的帶寬為dc～6.0mhz，輸入信號(hào)的幅度為0.5mv～100v（vdc+vac）vp-p。

c．輸入阻抗為25pf±3pf時(shí)為1mω±2.0%。

d．調(diào)節(jié)探頭衰減比例。為了配合探頭的衰減倍數(shù)，需要在通道操作菜單相應(yīng)調(diào)整探頭比例衰減系數(shù)。探頭衰減系數(shù)為×1、×10、×100和×1000。

e．示波器的最大實(shí)時(shí)采樣速率為1gsps，即單通道最大實(shí)時(shí)采樣速率只為250msps（信號(hào)通道切換由adc及vga來(lái)實(shí)現(xiàn)。

f．本示波器探頭為×1時(shí)，靈敏度范圍從0.5mv～10v，以1-2-5方式步進(jìn)，共分為14檔，即0.5mv、1mv、2mv、5mv、10mv、20mv、50mv、100mv、200mv、500mv、1.0v、2.0v、5.0v、10.0v。

g．設(shè)置通道帶寬限制。具有20mhz信號(hào)帶寬限制，目的是為了限制帶寬，以便減小顯示噪聲和多余的高頻分量信號(hào)；

20mhz信號(hào)帶寬限制：是指對(duì)20mhz頻率點(diǎn)的信號(hào)幅度衰減3db。

h．探頭補(bǔ)償信號(hào)為1khz±1.0%，2v±1.0%。

i．設(shè)置通道耦合。具有交流（ac）、直流（dc）及接地輸入信號(hào)耦合，與mcu之間采用并口接口等等；

ac耦合：是指衰減10hz以下的信號(hào)和直流；

dc耦合：通過(guò)所有的信號(hào)，包括直流和滿帶寬的信號(hào)；

gnd耦合：斷開(kāi)輸入信號(hào)，目的是為了測(cè)試屏幕顯示是否有直流偏移量，以檢測(cè)0伏電平是否顯示正確。

d:由于usbic(2)與fpga模塊（3）采用了特殊的工作模式；對(duì)儀器整體性能的可靠性等有了很大提高改善，也滿足了熒光這種工作模式所需要的通訊速度要求。

e:由于上面提到的速度和深度等的提升，再加上特殊的算法，進(jìn)而實(shí)現(xiàn)了熒光功能。

f:由于usbic(2)與fpga模塊（3）采用了特殊的工作模式，本電路的軟件升級(jí)性能更方便，數(shù)據(jù)存儲(chǔ)更安全可靠。