本申請涉及電子技術(shù)，尤其涉及一種接收端信號獲取方法及裝置。

背景技術(shù)：

隨著終端設(shè)備中系統(tǒng)級芯片(systemonchip，soc)的高速總線接口信號速率越來越高，如并行總線接口的信號速率從3.733gbps提高至6.4gbps，為了保證soc發(fā)送的信號經(jīng)過傳輸鏈路后，接收端接收到的信號有良好的性能，信號完整性測試越來越重要。在信號完整性測試中，需要準確獲得接收端的信號。

圖1為現(xiàn)有技術(shù)中獲取接收端信號的結(jié)構(gòu)示意圖。如圖1所示，在soc11與接收端器件12之間加入了連接板(interposer)13。示例性地，接收端器件12可以是動態(tài)隨機存儲器(dynamicrandomaccessmemory，dram)。在圖1中，有4個連接焊點：14、15、16及17。為了進行信號完整性的測試，獲取到連接焊點15所表示的理想測試點的信號即可進行測試，但由于焊點的存在而無法直接獲取連接焊點15的信號。因此，實際操作中，是先獲取到實際測試點20的信號，之后，基于兩端口的去嵌算法，對測試鏈路21進行補償之后，獲取到近似測試點18的信號，認為近似測試點18的信號即為連接焊點15的信號。

但是，上述方法中，由于信號從soc流出后，經(jīng)過鏈路19、近似測試點18之后，信號沿著兩個方向流入連接焊點15以及實際測試點20。即，在實際測試點20中，信號是處于流出的方向。此時，采用去嵌算法對從實際測試點20獲取到的信號進行補償之后，并不能認為其是近似測試點18接收到的信號，即實際測試點20的信號與近似測試點18的信號之間存在誤差；除此之外，也不能認為近似測試點18的接收到的信號是連接焊點15接收到的信號，兩者也存在誤差。因此，通過現(xiàn)有技術(shù)中的方法獲取到的接收端的信號誤差較大，信號完整性的測試準確性較低。

技術(shù)實現(xiàn)要素：

本申請?zhí)峁┮环N接收端信號獲取方法及裝置，以減小獲取到的接收端信號的誤差，進而，提高信號完整性的測試準確性。

第一方面，本申請?zhí)峁┮环N接收端信號獲取方法，獲取到的接收端信號可以用于信號完整性測試。該方法包括：通過測試探頭獲取測試端口的信號；其中，測試端口位于與系統(tǒng)級芯片soc和接收端器件分別連接的連接板上；根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型；根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。實現(xiàn)了在獲取接收端信號的過程中，根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型確定傳輸網(wǎng)絡(luò)模型，再利用該傳輸網(wǎng)絡(luò)模型和測試端口的信號確定接收端信號，相較于現(xiàn)有的根據(jù)兩端口的去嵌算法，對測試鏈路進行補償以獲取接收端信號的方法，本申請?zhí)峁┑慕邮斩诵盘柅@取方法考慮到了soc的阻抗信息、接收端器件的阻抗信號以及測試探頭的阻抗信息，使得經(jīng)過傳輸網(wǎng)絡(luò)模型處理的測試端口的信號與理想測試點的信號非常接近，從而，減小了獲取到的接收端信號的誤差，進而，提高了信號完整性的測試準確性。

在第一方面的一種可能的實現(xiàn)方式中，根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型，包括：獲取soc的io負載模型以及soc的封裝模型，根據(jù)soc的io負載模型以及soc的封裝模型確定soc的阻抗信息；獲取接收端器件的io負載模型以及接收端器件的封裝模型，根據(jù)接收端器件的io負載模型以及接收端器件的封裝模型確定接收端器件的阻抗信息；獲取測試探頭的模型，根據(jù)測試探頭的模型確定測試探頭的阻抗信息；將soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型進行混合，得到傳輸網(wǎng)絡(luò)模型。

在第一方面的一種可能的實現(xiàn)方式中，根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號，包括：

采用傅里葉變換將測試端口的信號變換為頻域信號；

根據(jù)公式獲取接收端信號。其中，a3為測試端口的頻域信號，γ2為接收端口的反射系數(shù)，接收端口為接收端器件與連接板連接的端口，γ2'為接收端口的等效反射系數(shù)，γ3為測試端口的反射系數(shù)，γ3'為測試端口的等效反射系數(shù)，d33為為[d]矩陣中劃去第3行和第3列元素所得到的行列式，d2s1為將[d]矩陣中的第2列元素改為[s]矩陣中的第1列的元素所得到的行列式，d3s1為將[d]矩陣中的第3列元素改為[s]矩陣中的第1列的元素所得到的行列式，d22為[d]矩陣中劃去第2行和第2列元素所得到的行列式，[d]＝[1]-[γ][s]，其中[γ]為對應(yīng)端口的反射矩陣，[s]為s參數(shù)矩陣。

在第一方面的一種可能的實現(xiàn)方式中，根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號，包括：

采用傅里葉變換將測試端口的信號變換為頻域信號；

根據(jù)公式獲取接收端信號。其中，v3為測試端口的電壓信號，i3為測試端口的電流信號，a12為發(fā)送端口與接收端口之間的a參數(shù)，a13為發(fā)送端口與測試端口之間的a參數(shù)，b12為發(fā)送端口與接收端口之間的b參數(shù)，b13為發(fā)送端口與測試端口之間的b參數(shù)，c12為發(fā)送端口與接收端口之間的c參數(shù)，c13為發(fā)送端口與測試端口之間的c參數(shù)，d12為發(fā)送端口與接收端口之間的d參數(shù)，d13為發(fā)送端口與測試端口之間的d參數(shù)，發(fā)送端口位于soc上，接收端口為接收端器件與連接板連接的端口。

在上述三種實現(xiàn)方式中，限定了一種具體的確定傳輸網(wǎng)絡(luò)模型的過程，使得經(jīng)過傳輸網(wǎng)絡(luò)模型處理的測試端口的信號與理想測試點的信號非常接近，從而，減小了獲取到的接收端信號的誤差，進而，提高了信號完整性的測試準確性與測試的可觀測性。

在第一方面的一種可能的實現(xiàn)方式中，該方法還包括：對測試端口的信號進行濾波處理，獲取濾波處理后的信號；根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號，包括：根據(jù)濾波處理后的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。經(jīng)過濾波處理后，可以濾除測試端口的信號的噪聲，進一步減小了獲取到的接收端信號的誤差。

第二方面，本申請?zhí)峁┮环N接收端信號獲取裝置，包括：第一獲取模塊，用于通過測試探頭獲取測試端口的信號；其中，測試端口位于與系統(tǒng)級芯片soc和接收端器件分別連接的連接板上；第二獲取模塊，用于根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型；第三獲取模塊，用于根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

在第二方面的一種可能的實現(xiàn)方式中，第二獲取模塊具體用于：獲取soc的io負載模型以及soc的封裝模型，根據(jù)soc的io負載模型以及soc的封裝模型確定soc的阻抗信息；獲取接收端器件的io負載模型以及接收端器件的封裝模型，根據(jù)接收端器件的io負載模型以及接收端器件的封裝模型確定接收端器件的阻抗信息；獲取測試探頭的模型，根據(jù)測試探頭的模型確定測試探頭的阻抗信息；將soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型進行混合，得到傳輸網(wǎng)絡(luò)模型。

在第二方面的一種可能的實現(xiàn)方式中，第三獲取模塊用于：

采用傅里葉變換將測試端口的信號變換為頻域信號；

根據(jù)公式獲取接收端信號，其中，a3為測試端口的頻域信號，γ2為接收端口的反射系數(shù)，接收端口為接收端器件與連接板連接的端口，γ2'為接收端口的等效反射系數(shù)，γ3為測試端口的反射系數(shù)，γ3'為測試端口的等效反射系數(shù)，d33為為[d]矩陣中劃去第3行和第3列元素所得到的行列式，d2s1為將[d]矩陣中的第2列元素改為[s]矩陣中的第1列的元素所得到的行列式，d3s1為將[d]矩陣中的第3列元素改為[s]矩陣中的第1列的元素所得到的行列式，d22為[d]矩陣中劃去第2行和第2列元素所得到的行列式，[d]＝[1]-[γ][s]，其中[γ]為對應(yīng)端口的反射矩陣，[s]為s參數(shù)矩陣。

在第二方面的一種可能的實現(xiàn)方式中，第三獲取模塊用于：

采用傅里葉變換將測試端口的信號變換為頻域信號；

根據(jù)公式獲取接收端信號，其中，v3為測試端口的電壓信號，i3為測試端口的電流信號，a12為發(fā)送端口與接收端口之間的a參數(shù)，a13為發(fā)送端口與測試端口之間的a參數(shù)，b12為發(fā)送端口與接收端口之間的b參數(shù)，b13為發(fā)送端口與測試端口之間的b參數(shù)，c12為發(fā)送端口與接收端口之間的c參數(shù)，c13為發(fā)送端口與測試端口之間的c參數(shù)，d12為發(fā)送端口與接收端口之間的d參數(shù)，d13為發(fā)送端口與測試端口之間的d參數(shù)，發(fā)送端口位于soc上，接收端口為接收端器件與連接板連接的端口。

在第二方面的一種可能的實現(xiàn)方式中，裝置還包括：濾波模塊，用于對測試端口的信號進行濾波處理，獲取濾波處理后的信號；第三獲取模塊具體用于：根據(jù)濾波處理后的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

第三方面，本申請?zhí)峁┮环N接收端信號獲取裝置，包括：存儲器94和處理器95。存儲器94用于存儲處理器95的可執(zhí)行指令。當接收端信號獲取方法的程序運行時，處理器95與存儲器94之間通信，處理器95調(diào)用可執(zhí)行指令，用于執(zhí)行以下操作：通過測試探頭獲取測試端口的信號；其中，測試端口位于與系統(tǒng)級芯片soc和接收端器件分別連接的連接板上；根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型；根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

在第三方面的一種可能的實現(xiàn)方式中，在根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型的方面，處理器具體用于：獲取soc的io負載模型以及soc的封裝模型，根據(jù)soc的io負載模型以及soc的封裝模型確定soc的阻抗信息；獲取接收端器件的io負載模型以及接收端器件的封裝模型，根據(jù)接收端器件的io負載模型以及接收端器件的封裝模型確定接收端器件的阻抗信息；獲取測試探頭的模型，根據(jù)測試探頭的模型確定測試探頭的阻抗信息；將soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型進行混合，得到傳輸網(wǎng)絡(luò)模型。

在第三方面的一種可能的實現(xiàn)方式中，在根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號的方面，處理器具體用于：采用傅里葉變換將測試端口的信號變換為頻域信號；

根據(jù)公式獲取接收端信號。

其中，a3為測試端口的頻域信號，γ2為接收端口的反射系數(shù)，接收端口為接收端器件與連接板連接的端口，γ2'為接收端口的等效反射系數(shù)，γ3為測試端口的反射系數(shù)，γ3'為測試端口的等效反射系數(shù)，d33為為[d]矩陣中劃去第3行和第3列元素所得到的行列式，d2s1為將[d]矩陣中的第2列元素改為[s]矩陣中的第1列的元素所得到的行列式，d3s1為將[d]矩陣中的第3列元素改為[s]矩陣中的第1列的元素所得到的行列式，d22為[d]矩陣中劃去第2行和第2列元素所得到的行列式，[d]＝[1]-[γ][s]，其中[γ]為對應(yīng)端口的反射矩陣，[s]為s參數(shù)矩陣。

在第三方面的一種可能的實現(xiàn)方式中，在根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號的方面，處理器具體用于：采用傅里葉變換將測試端口的信號變換為頻域信號；

根據(jù)公式獲取接收端信號，其中，v3為測試端口的電壓信號，i3為測試端口的電流信號，a12為發(fā)送端口與接收端口之間的a參數(shù)，a13為發(fā)送端口與測試端口之間的a參數(shù)，b12為發(fā)送端口與接收端口之間的b參數(shù)，b13為發(fā)送端口與測試端口之間的b參數(shù)，c12為發(fā)送端口與接收端口之間的c參數(shù)，c13為發(fā)送端口與測試端口之間的c參數(shù)，d12為發(fā)送端口與接收端口之間的d參數(shù)，d13為發(fā)送端口與測試端口之間的d參數(shù)，發(fā)送端口位于soc上，接收端口為接收端器件與連接板連接的端口。

在第三方面的一種可能的實現(xiàn)方式中，處理器還用于：對測試端口的信號進行濾波處理，獲取濾波處理后的信號。則在根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號的方面，處理器具體用于：根據(jù)濾波處理后的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

第四方面，本申請還提供一種可讀存儲介質(zhì)，包含執(zhí)行指令，當接收端信號獲取裝置的至少一個處理器執(zhí)行該執(zhí)行指令時，接收端信號獲取裝置用于執(zhí)行第一方面或第一方面的任一種可能的實現(xiàn)方式中的接收端信號獲取方法。

第五方面，本申請還提供一種程序產(chǎn)品，該程序產(chǎn)品包括執(zhí)行指令，該執(zhí)行指令存儲在計算機可讀存儲介質(zhì)中。接收端信號獲取裝置的至少一個處理器可以從可讀存儲介質(zhì)讀取該計算機執(zhí)行指令，至少一個處理器執(zhí)行該執(zhí)行指令使得接收端信號獲取裝置實施第一方面或第一方面的任一種可能的實現(xiàn)方式中的接收端信號獲取方法。

附圖說明

圖1為現(xiàn)有技術(shù)中獲取接收端信號的結(jié)構(gòu)示意圖；

圖2為本申請?zhí)峁┑慕邮斩诵盘柅@取方法實施例一的流程示意圖；

圖3為本申請?zhí)峁┑慕邮斩诵盘柅@取方法實施例二的流程示意圖；

圖4為本申請一種實現(xiàn)方式提供的3端口網(wǎng)絡(luò)結(jié)構(gòu)示意圖；

圖5為圖4所示的3端口網(wǎng)絡(luò)的數(shù)學模型示意圖；

圖6為等效電源波等效數(shù)學模型的示意圖；

圖7為端口1至端口2的傳輸abcd矩陣的示意圖；

圖8為端口1至端口3的傳輸abcd矩陣的示意圖；

圖9為本申請?zhí)峁┑慕邮斩诵盘柅@取裝置實施例一的結(jié)構(gòu)示意圖；

圖10為本申請?zhí)峁┑慕邮斩诵盘柅@取裝置實施例二的結(jié)構(gòu)示意圖。

具體實施方式

本申請?zhí)峁┑慕邮斩诵盘柅@取方法用于對終端設(shè)備中接收端器件接收到的soc發(fā)送的信號的完整性進行驗證的場景中。本申請中所涉及的接收端器件為與soc通過并行接口或者串行接口連接、可以接收soc發(fā)送的信號的器件?？蛇x的，該接收端器件可以是通過并行接口與soc連接的器件，例如，dram。請繼續(xù)參照圖1，soc11發(fā)送的信號通過連接焊點14、鏈路19以及連接焊點15到達接收端器件12。為了驗證信號到達接收端器件12后的損耗情況，需要獲取接收端信號，并將接收端信號與soc發(fā)送的信號進行比對，以進行信號完整性的校驗。本申請中的接收端信號為理想測試點的信號。在此過程中，如何準確獲取接收端信號對于信號完整性校驗的準確性具有非常重要的作用。本申請?zhí)峁┑慕邮斩诵盘柅@取方法，通過測試探頭獲取測試端口的信號，其中，測試端口位于與soc和接收端器件分別連接的連接板上，根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型，根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號，實現(xiàn)了在獲取接收端信號的過程中，根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型確定傳輸網(wǎng)絡(luò)模型，再利用該傳輸網(wǎng)絡(luò)模型和測試端口的信號確定接收端信號，相較于現(xiàn)有的根據(jù)兩端口的去嵌算法，對測試鏈路進行補償以獲取接收端信號的方法，本申請?zhí)峁┑慕邮斩诵盘柅@取方法考慮到了soc的阻抗信息、接收端器件的阻抗信號以及測試探頭的阻抗信息，使得經(jīng)過傳輸網(wǎng)絡(luò)模型處理的測試端口的信號與理想測試點的信號非常接近，從而，減小了獲取到的接收端信號的誤差，進而，提高了信號完整性的測試準確性。

下面結(jié)合附圖對本申請?zhí)峁┑慕邮斩诵盘柅@取方法作一詳細說明。

圖2為本申請?zhí)峁┑慕邮斩诵盘柅@取方法實施例一的流程示意圖。如圖2所示，本實施例提供的接收端信號獲取方法包括如下步驟：

s201：通過測試探頭獲取測試端口的信號。

其中，測試端口位于與soc和接收端器件分別連接的連接板上。

具體地，本申請實施例中的測試探頭可以是示波器的差分探頭。測試探頭還可以是反極性公頭(sub-miniature-a，sma)頭。

參照圖1，本申請所涉及的測試端口為圖1中的實際測試點20。該端口位于與soc11和接收端器件12分別連接的連接板13上。

s202：根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型。

具體地，由于接收端信號會受到soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型的影響，因此，在本申請中根據(jù)上述影響因素確定了傳輸網(wǎng)絡(luò)模型。更具體地，soc的阻抗信息表示soc側(cè)的頻域負載信息，其表示soc側(cè)對接收端信號的影響；接收端器件的阻抗信息表示接收端器件側(cè)的頻域負載信息，其表示接收端器件對接收端信號的影響；測試探頭的阻抗信息表示測試探頭的頻域負載信息，其表示在從測試端口獲取信號的過程中測試探頭對接收端信號的影響；連接板的無源鏈路通道模型表示連接板的頻域負載信息，其表示連接板對從其上流過的信號的影響。

相較于現(xiàn)有的只考慮到連接板的無源鏈路通道模型的信號獲取方法，本申請中的傳輸網(wǎng)絡(luò)模型在建立過程中考慮到了各個端口的阻抗信息。這使得建立的傳輸網(wǎng)絡(luò)模型的參數(shù)更準確，從而，在利用該傳輸網(wǎng)絡(luò)模型及測試端口的信號獲取接收端的信號時，獲取到的信號與實際接收端接收到的信號之間的誤差非常小，從而，減小了獲取到的接收端信號的誤差。

需要說明的是，s201和s202之間沒有時序關(guān)系，即可以以任意的時序執(zhí)行這兩個步驟，也可以并發(fā)執(zhí)行。

s203：根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

具體地，在獲取到傳輸網(wǎng)絡(luò)模型之后，即可以將測試端口的信號經(jīng)過該傳輸網(wǎng)絡(luò)模型，從而獲取到接收端信號。該過程將在下一實施例中進行詳細說明。

可選的，本申請?zhí)峁┑慕邮斩诵盘柅@取方法還可以包括：對測試端口的信號進行濾波處理，獲取濾波處理后的信號。相應(yīng)地，s203具體為：根據(jù)濾波處理后的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。經(jīng)過濾波處理后，可以濾除測試端口的信號的噪聲，進一步減小了獲取到的接收端信號的誤差。

在獲取到接收端信號后，可以通過眼圖對接收端信號的完整性進行測試。

本實施例提供的接收端信號獲取方法，通過測試探頭獲取測試端口的信號，其中，測試端口位于與soc和接收端器件分別連接的連接板上，根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型，根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號，實現(xiàn)了在獲取接收端信號的過程中，根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型確定傳輸網(wǎng)絡(luò)模型，再利用該傳輸網(wǎng)絡(luò)模型和測試端口的信號確定接收端信號，相較于現(xiàn)有的根據(jù)兩端口的去嵌算法，對測試鏈路進行補償以獲取接收端信號的方法，本申請?zhí)峁┑慕邮斩诵盘柅@取方法考慮到了soc的阻抗信息、接收端器件的阻抗信號以及測試探頭的阻抗信息，使得經(jīng)過傳輸網(wǎng)絡(luò)模型處理的測試端口的信號與理想測試點的信號非常接近，從而，減小了獲取到的接收端信號的誤差，進而，提高了信號完整性的測試準確性。

圖3為本申請?zhí)峁┑慕邮斩诵盘柅@取方法實施例二的流程示意圖。如圖3所示，本實施例提供的接收端信號獲取方法在圖2所示實施例的基礎(chǔ)上，對如何獲取傳輸網(wǎng)絡(luò)模型以及如何根據(jù)測試端口的信號和傳輸網(wǎng)絡(luò)模型獲取接收端信號的過程作一詳細說明。如圖3所示，本實施例提供的接收端信號獲取方法包括如下步驟：

s301：獲取測試端口的信號。

該步驟與s201的實現(xiàn)過程和技術(shù)原理類似，此處不再贅述。

s302：獲取soc的輸入輸出(inputoutput，io)負載模型。

soc的io負載模型為現(xiàn)有的模型，直接調(diào)用即可。

s303：獲取soc的封裝模型。

在s303中，soc的封裝模型可以通過仿真獲取，或者，可以通過測試獲取。

s304：獲取連接板的無源鏈路通道模型。

可以通過搭建電路做測試，獲取連接板的無源鏈路通道模型，也可以通過仿真獲取連接板的無源鏈路通道模型。

s305：獲取接收端器件的封裝模型。

接收端器件的封裝模型可以通過仿真獲取，或者，可以通過測試獲取。

s306：獲取接收端器件的io負載模型。

接收端器件的io負載模型為現(xiàn)有的模型，直接調(diào)用即可。

s307：獲取測試探頭的模型。

測試探頭的模型為現(xiàn)有的模型，直接調(diào)用即可。

s308：對獲取到的信號進行濾波處理。

具體地，濾波處理后的信號濾除了噪聲信號，進一步減小了信號的誤差。

s309：確定soc的阻抗信息。

根據(jù)s302中獲取的soc的io負載模型與s303中獲取的soc的封裝模型，確定soc的阻抗信息。s304中可以獲取到連接板的s參數(shù)矩陣，這里的soc的阻抗信息為該s參數(shù)矩陣的邊界條件。

s310：確定接收端器件的阻抗信息。

根據(jù)305中獲取的接收端器件的封裝模型與s306中獲取的接收端器件的io負載模型，確定接收端器件的阻抗信息。這里的接收端器件的阻抗信息為s參數(shù)矩陣的邊界條件。

s311：確定測試探頭的阻抗信息。

根據(jù)s307中獲取的測試探頭的模型確定測試探頭的阻抗信息。這里的測試探頭的阻抗信息也為s參數(shù)矩陣的邊界條件。

s312：采用傅里葉變換將測試端口的信號變換為頻域信號。

由于s301中獲取到的信號為時域信號，需要采用傅里葉變換將獲取到的時域信號變換為頻域信號，以便進行后續(xù)的處理。

s313：獲取傳輸網(wǎng)絡(luò)模型。

將s309中確定的soc的阻抗信息、s310中確定的接收端器件的阻抗信息、s311中確定的測試探頭的阻抗信息以及s304中獲取的連接板的無源鏈路通道模型進行混合，得到傳輸網(wǎng)絡(luò)的模型。該混合的過程可以是采用數(shù)學處理方式，將不同的阻抗信息進行處理，最終得到傳輸網(wǎng)絡(luò)的模型。

s314：獲取接收端信號。

具體地，根據(jù)s312中獲取到的頻域信號以及s313中的傳輸網(wǎng)絡(luò)模型獲取接收端信號?；诓煌睦碚摶A(chǔ)，可以有以下兩種實現(xiàn)來獲取接收端信號。

第一種實現(xiàn)方式為采用等效電源波定理求解接收端信號。在這種實現(xiàn)方式中，將本申請中的接收端信號獲取電路等效為一個三端口網(wǎng)絡(luò)。請繼續(xù)參照圖1，為了便于描述，將soc11發(fā)送信號的連接焊點14定義為端口1，即將發(fā)送端口定義為端口1，將實際測試點20定義為端口3，將測試端口定義為端口3，將接收端器件12接收信號的連接焊點15定義為端口2，將接收端口定義為端口2。則該電路可以等效為一個三端口網(wǎng)絡(luò)。圖4為本申請一種實現(xiàn)方式提供的3端口網(wǎng)絡(luò)結(jié)構(gòu)示意圖。如圖4所示，根據(jù)端口1頻域阻抗信息、端口2頻域阻抗信息、端口3頻域阻抗信息以及連接板的3端口s參數(shù)矩陣確定傳輸網(wǎng)絡(luò)模型。

對于n端口網(wǎng)絡(luò)電路，做如下定義：ai-端口i的輸入電源波，bi-端口i的輸出電源波，γi-端口i的反射系數(shù)，-端口i的激勵電源波，-端口i的等效輸出電源波，[s]-s參數(shù)矩陣，γi'-端口i的等效反射系數(shù)。n端口網(wǎng)絡(luò)電路等效電源波定理如下所示：

根據(jù)1-1和1-2可以得到如下公式：

可以推導出外向波與電源波的函數(shù)關(guān)系，下式以矩陣形式表達：

由于微波網(wǎng)絡(luò)中n端口的電路形式解：

由1-5與1-6可以得到：

1-7中，[d]＝[1]-[γ][s]1-8

根據(jù)1-7可以得到端口i的等效反射系數(shù)：

其中disi表示將[d]中的第i列元素改為[s]的第i列元素后得到的行列式；dii表示從[d]中劃去第i行和第i列元素所得行列式。

等效i端口的等效電源波的表示式如下，其中，等效i端口表示的是n型網(wǎng)絡(luò)中第i個端口：

從上述過程中可以看出，可以將一個n型網(wǎng)絡(luò)等效為兩端口電路，只要求得等效端口等效電源波和等效端口反射系數(shù)，就可以得到相應(yīng)端口的內(nèi)向波和外向波。

本申請具體的應(yīng)用場景為一個三端口網(wǎng)絡(luò)。根據(jù)上述方法求解三端口網(wǎng)絡(luò)的傳輸函數(shù)。圖5為圖4所示的3端口網(wǎng)絡(luò)的數(shù)學模型示意圖。圖6為等效電源波等效數(shù)學模型的示意圖。首先，得到2端口的等效面的等效反射系數(shù)，包含的參數(shù)信息有s參數(shù)矩陣和各個端口的負載信息：

得到2端口的等效面的等效電源波，等效電源波包含各個端口的電源波及s參數(shù)矩陣及各端口負載信息：

計算端口2的外向波：

根據(jù)1-13與1-14可以得到端口2的外向波和內(nèi)向波：

b2為端口2的內(nèi)向波。

同理，等效3端口也可以得到如下公式：

根據(jù)1-12可以得到端口3的等效電源波

由公式1-12、1-18及1-19可以得到等效3端口等效電源波與等效2端口的等效電源波函數(shù)關(guān)系：

由公式1-16，1-20，可以得到：

由1-17,1-21，可以得到2端口的內(nèi)向波和外向波：

在式1-22中，a3為測試端口的頻域信號，γ2為接收端口的反射系數(shù)，接收端口為接收端器件與連接板連接的端口，γ’2為接收端口的等效反射系數(shù)，γ3為測試端口的反射系數(shù)，γ’3為測試端口的等效反射系數(shù)，d33為[d]矩陣中劃去第3行和第3列元素所得到的行列式，d2s1為將[d]矩陣中第2列元素改為[s]矩陣中的1列的元素所得到的行列式，d3s1為將[d]矩陣中第3列元素改為[s]矩陣中的1列的元素所得到的行列式，d22為[d]矩陣中劃去第2行和第2列元素所得到的行列式。其中，[d]＝[1]-[γ][s]，[γ]為對應(yīng)端口的反射矩陣，[s]為s參數(shù)矩陣。即，在獲取到測試端口的頻域信號后，可以根據(jù)式1-22獲取接收端信號。這里的對應(yīng)端口指的是接收端口、發(fā)送端口和測試端口。發(fā)送端口位于soc上。s參數(shù)矩陣是對應(yīng)的三端口網(wǎng)絡(luò)的s參數(shù)矩陣。

第二種實現(xiàn)方式為采用傳輸abcd矩陣求解。圖7為端口1至端口2的傳輸abcd矩陣的示意圖。圖8為端口1至端口3的傳輸abcd矩陣的示意圖。將三端口網(wǎng)絡(luò)等效為圖7和圖8兩個兩端口傳輸網(wǎng)絡(luò)，總電壓和總電路定義如下：

v1＝av2+bi21-23

i1＝cv2+di21-24

根據(jù)式1-23和式1-24可以得到：

由式1-25和式1-26可以得到：

在式1-27中，v3為測試端口的電壓信號，i3為測試端口的電流信號，a12為發(fā)送端口與接收端口之間的a參數(shù)，a13為發(fā)送端口與測試端口之間的a參數(shù)，b12為發(fā)送端口與接收端口之間的b參數(shù)，b13為發(fā)送端口與測試端口之間的b參數(shù)，c12為發(fā)送端口與接收端口之間的c參數(shù)，c13為發(fā)送端口與測試端口之間的c參數(shù)，d12為發(fā)送端口與接收端口之間的d參數(shù)，d13為發(fā)送端口與測試端口之間的d參數(shù)，發(fā)送端口位于soc上，接收端口為接收端器件與連接板連接的端口。即，在獲取到測試端口的頻域信號后，可以根據(jù)式1-22獲取接收端信號。需要說明的是，式1-27中的v3和i3為測試端口頻域的信號。

其中abcd的定義如下：其中，a、d為無量綱參數(shù)，b的量綱為阻抗，c的量綱為導納。

本實施例提供的接收端信號獲取方法，通過獲取測試端口的信號，獲取soc的io負載模型以及soc的封裝模型，根據(jù)soc的io負載模型以及soc的封裝模型確定soc的阻抗信息，獲取接收端器件的io負載模型以及接收端器件的封裝模型，根據(jù)接收端器件的io負載模型以及接收端器件的封裝模型確定接收端器件的阻抗信息，獲取測試探頭的模型，根據(jù)測試探頭的模型確定測試探頭的阻抗信息；將soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型進行混合，得到傳輸網(wǎng)絡(luò)模型，其限定了一種具體的確定傳輸網(wǎng)絡(luò)模型的過程，使得經(jīng)過傳輸網(wǎng)絡(luò)模型處理的測試端口的信號與理想測試點的信號非常接近，從而，減小了獲取到的接收端信號的誤差，進而，提高了信號完整性的測試準確性與測試的可觀測性。

圖9為本申請?zhí)峁┑慕邮斩诵盘柅@取裝置實施例一的結(jié)構(gòu)示意圖。如圖9所示，本申請?zhí)峁┑慕邮斩诵盘柅@取裝置包括如下模塊：

第一獲取模塊91，用于通過測試探頭獲取測試端口的信號。

其中，測試端口位于與系統(tǒng)級芯片soc和接收端器件分別連接的連接板上。

第二獲取模塊92，用于根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型。

可選的，第二獲取模塊92具體用于：獲取soc的io負載模型以及soc的封裝模型，根據(jù)soc的io負載模型以及soc的封裝模型確定soc的阻抗信息；獲取接收端器件的io負載模型以及接收端器件的封裝模型，根據(jù)接收端器件的io負載模型以及接收端器件的封裝模型確定接收端器件的阻抗信息；獲取測試探頭的模型，根據(jù)測試探頭的模型確定測試探頭的阻抗信息；將soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型進行混合，得到傳輸網(wǎng)絡(luò)模型。

第三獲取模塊93，用于根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

在一種實現(xiàn)方式中，第三獲取模塊93用于：采用傅里葉變換將測試端口的信號變換為頻域信號；根據(jù)公式獲取接收端信號。其中，a3為測試端口的頻域信號，γ2為接收端口的反射系數(shù)，接收端口為接收端器件與連接板連接的端口，γ2'為接收端口的等效反射系數(shù)，γ3為測試端口的反射系數(shù)，γ3'為測試端口的等效反射系數(shù)，d33為為[d]矩陣中劃去第3行和第3列元素所得到的行列式，d2s1為將[d]矩陣中的第2列元素改為[s]矩陣中的第1列的元素所得到的行列式，d3s1為將[d]矩陣中的第3列元素改為[s]矩陣中的第1列的元素所得到的行列式，d22為[d]矩陣中劃去第2行和第2列元素所得到的行列式，[d]＝[1]-[γ][s]，其中[γ]為對應(yīng)端口的反射矩陣，[s]為s參數(shù)矩陣。

在另一種實現(xiàn)方式中，第三獲取模塊93用于：采用傅里葉變換將測試端口的信號變換為頻域信號；根據(jù)公式獲取接收端信號。其中，v3為測試端口的電壓信號，i3為測試端口的電流信號，a12為發(fā)送端口與接收端口之間的a參數(shù)，a13為發(fā)送端口與測試端口之間的a參數(shù)，b12為發(fā)送端口與接收端口之間的b參數(shù)，b13為發(fā)送端口與測試端口之間的b參數(shù)，c12為發(fā)送端口與接收端口之間的c參數(shù)，c13為發(fā)送端口與測試端口之間的c參數(shù)，d12為發(fā)送端口與接收端口之間的d參數(shù)，d13為發(fā)送端口與測試端口之間的d參數(shù)，發(fā)送端口位于soc上，接收端口為接收端器件與連接板連接的端口。

可選的，本申請?zhí)峁┑慕邮斩诵盘柅@取裝置還可以包括：濾波模塊，用于對測試端口的信號進行濾波處理，獲取濾波處理后的信號。則，第三獲取模塊93具體用于：根據(jù)濾波處理后的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

本申請?zhí)峁┑慕邮斩诵盘柅@取裝置具體可用于執(zhí)行圖2或圖3所示實施例中的接收端信號獲取方法，其實現(xiàn)過程和技術(shù)原理類似，此處不再贅述。

本實施例提供的接收端信號獲取裝置，通過設(shè)置第一獲取模塊，用于通過測試探頭獲取測試端口的信號，其中，測試端口位于與soc和接收端器件分別連接的連接板上，第二獲取模塊，用于根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型，第三獲取模塊，用于根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號，實現(xiàn)了在獲取接收端信號的過程中，根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型確定傳輸網(wǎng)絡(luò)模型，再利用該傳輸網(wǎng)絡(luò)模型和測試端口的信號確定接收端信號，相較于現(xiàn)有的根據(jù)兩端口的去嵌算法，對測試鏈路進行補償以獲取接收端信號的方法，本申請?zhí)峁┑慕邮斩诵盘柅@取裝置考慮到了soc的阻抗信息、接收端器件的阻抗信號以及測試探頭的阻抗信息，使得經(jīng)過傳輸網(wǎng)絡(luò)模型處理的測試端口的信號與理想測試點的信號非常接近，從而，減小了獲取到的接收端信號的誤差，進而，提高了信號完整性的測試準確性。

圖10為本申請?zhí)峁┑慕邮斩诵盘柅@取裝置實施例二的結(jié)構(gòu)示意圖。如圖10所示，本申請?zhí)峁┑慕邮斩诵盘柅@取裝置包括：

存儲器94和處理器95。存儲器94用于存儲處理器95的可執(zhí)行指令。

處理器95可以是一個中央處理器(centralprocessingunit，cpu)，或者是特定集成電路(applicationspecificintegratedcircuit，asic)，或者是完成實施本申請的一個或多個集成電路。當接收端信號獲取方法的程序運行時，處理器95與存儲器94之間通信，處理器94調(diào)用可執(zhí)行指令，用于執(zhí)行以下操作：

通過測試探頭獲取測試端口的信號；其中，測試端口位于與系統(tǒng)級芯片soc和接收端器件分別連接的連接板上；

根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型；

根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

具體地，在根據(jù)soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型獲取傳輸網(wǎng)絡(luò)模型的方面，處理器95具體用于：獲取soc的io負載模型以及soc的封裝模型，根據(jù)soc的io負載模型以及soc的封裝模型確定soc的阻抗信息；獲取接收端器件的io負載模型以及接收端器件的封裝模型，根據(jù)接收端器件的io負載模型以及接收端器件的封裝模型確定接收端器件的阻抗信息；獲取測試探頭的模型，根據(jù)測試探頭的模型確定測試探頭的阻抗信息；將soc的阻抗信息、接收端器件的阻抗信息、測試探頭的阻抗信息以及連接板的無源鏈路通道模型進行混合，得到傳輸網(wǎng)絡(luò)模型。

在根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號的方面，處理器具體用于：采用傅里葉變換將測試端口的信號變換為頻域信號；

根據(jù)公式獲取接收端信號。

其中，a3為測試端口的頻域信號，γ2為接收端口的反射系數(shù)，接收端口為接收端器件與連接板連接的端口，γ2'為接收端口的等效反射系數(shù)，γ3為測試端口的反射系數(shù)，γ3'為測試端口的等效反射系數(shù)，d33為為[d]矩陣中劃去第3行和第3列元素所得到的行列式，d2s1為將[d]矩陣中的第2列元素改為[s]矩陣中的第1列的元素所得到的行列式，d3s1為將[d]矩陣中的第3列元素改為[s]矩陣中的第1列的元素所得到的行列式，d22為[d]矩陣中劃去第2行和第2列元素所得到的行列式，[d]＝[1]-[γ][s]，其中[γ]為對應(yīng)端口的反射矩陣，[s]為s參數(shù)矩陣。

在根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號的方面，處理器具體用于：采用傅里葉變換將測試端口的信號變換為頻域信號；

根據(jù)公式獲取接收端信號，其中，v3為測試端口的電壓信號，i3為測試端口的電流信號，a12為發(fā)送端口與接收端口之間的a參數(shù)，a13為發(fā)送端口與測試端口之間的a參數(shù)，b12為發(fā)送端口與接收端口之間的b參數(shù)，b13為發(fā)送端口與測試端口之間的b參數(shù)，c12為發(fā)送端口與接收端口之間的c參數(shù)，c13為發(fā)送端口與測試端口之間的c參數(shù)，d12為發(fā)送端口與接收端口之間的d參數(shù)，d13為發(fā)送端口與測試端口之間的d參數(shù)，發(fā)送端口位于soc上，接收端口為接收端器件與連接板連接的端口。

可選的，處理器還用于：對測試端口的信號進行濾波處理，獲取濾波處理后的信號。則在根據(jù)測試端口的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號的方面，處理器具體用于：根據(jù)濾波處理后的信號以及傳輸網(wǎng)絡(luò)模型獲取接收端信號。

本申請?zhí)峁┑慕邮斩诵盘柅@取裝置具體可用于執(zhí)行圖2或圖3所示實施例中的接收端信號獲取方法，其實現(xiàn)過程、技術(shù)原理和技術(shù)效果類似，此處不再贅述。

本申請還提供一種可讀存儲介質(zhì)，包含執(zhí)行指令，當接收端信號獲取裝置的至少一個處理器執(zhí)行該執(zhí)行指令時，接收端信號獲取裝置用于執(zhí)行圖2或圖3所示實施例中的接收端信號獲取方法。

本申請還提供一種程序產(chǎn)品，該程序產(chǎn)品包括執(zhí)行指令，該執(zhí)行指令存儲在計算機可讀存儲介質(zhì)中。接收端信號獲取裝置的至少一個處理器可以從可讀存儲介質(zhì)讀取該計算機執(zhí)行指令，至少一個處理器執(zhí)行該執(zhí)行指令使得接收端信號獲取裝置實施圖2或圖3所示實施例中的接收端信號獲取方法。

本領(lǐng)域普通技術(shù)人員可以理解：實現(xiàn)上述各方法實施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成。前述的程序可以存儲于一計算機可讀取存儲介質(zhì)中。該程序在執(zhí)行時，執(zhí)行包括上述各方法實施例的步驟；而前述的存儲介質(zhì)包括：rom、ram、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。