相關(guān)申請的交叉引用

本申請要求2014年12月18日提交之62/093,548號美國臨時申請的優(yōu)先權(quán)，該申請的全部內(nèi)容完整并入本文作為參考。

背景。

發(fā)明領(lǐng)域

本公開內(nèi)容總體涉及以高數(shù)據(jù)率操作的集成電路傳感器（例如用于dna測序技術(shù)的傳感器），以及集成電路上支持這種數(shù)據(jù)率的發(fā)送器配置。

習(xí)知技術(shù)

化學(xué)和/或生物過程檢測當(dāng)中已用到多種類型的傳感器。其中一類是化學(xué)敏感的場效應(yīng)晶體管(chemfet)。chemfet包括由溝道區(qū)分隔的一個柵極、一個源極、一個漏極以及耦合至溝道區(qū)的敏感區(qū)，例如柵極上適于與流體接觸的表面。chemfet的操作基于由變化所引起的溝道電導(dǎo)的調(diào)制，如在敏感區(qū)可能由于流體中發(fā)生化學(xué)和/或生物反應(yīng)而產(chǎn)生的電壓變化?？蓪系离妼?dǎo)調(diào)制進(jìn)行感測，以檢測和/或確定引起敏感區(qū)變化的化學(xué)和/或生物反應(yīng)的特征。測量溝道電導(dǎo)的一種方法是對源極和漏極施加適當(dāng)?shù)钠秒妷?，并測量流經(jīng)chemfet的所得電流。測量溝道電導(dǎo)的方法可包括驅(qū)動通過chemfet的已知電流，并測量源極或漏極處的所得電壓。

離子敏感場效應(yīng)晶體管(isfet)是一種在敏感區(qū)包含離子敏感層的chemfet。在含有分析物的流體中，離子的存在會改變離子敏感層和分析物流體之間界面處的表面電位，這可能是由于流體（即分析物溶液）中存在的離子引起表面電荷基團質(zhì)子化或去質(zhì)子化所致。isfet敏感區(qū)表面電位的變化會影響裝置的柵極電壓，從而影響溝道電導(dǎo)，而溝道電導(dǎo)的變化可以測量以指示溶液中離子的存在和/或濃度。isfet陣列可用于根據(jù)反應(yīng)期間存在、生成或使用之離子檢測結(jié)果，監(jiān)測化學(xué)和/或生物反應(yīng)，如dna測序反應(yīng)。（實例請參閱rothberg等人于2007年12月14日提交的7,948,015號美國專利，該專利的全部內(nèi)容完整并入本文作為參考。）更一般地說，可使用大型chemfet或其他類型的傳感器和檢測器陣列，以檢測及測量各類過程中多種分析物的靜態(tài)和/或動態(tài)量或濃度。例如，這些過程可以是化學(xué)和/或生物反應(yīng)、細(xì)胞或組織培養(yǎng)，或者監(jiān)測神經(jīng)活性、核酸測序等。

用于高速鏈路的多種發(fā)送器與能夠接收數(shù)據(jù)的讀取器連接，可用以提供源自單個傳感器芯片的高數(shù)據(jù)率，其中包括使用大型chemfet陣列。然而，在單個芯片上實施大量發(fā)送器期間可能出現(xiàn)困難，因此可能損害數(shù)據(jù)完整性或無法達(dá)到所需數(shù)據(jù)率?？赡苄枰峁┮环N支持極高數(shù)據(jù)率的技術(shù)，以在由大型高速數(shù)據(jù)源構(gòu)成的集成電路中使用，如isfet陣列及其它用于dna測序的傳感器技術(shù)。

發(fā)明概要

本文所描述的技術(shù)可提高設(shè)備數(shù)據(jù)傳輸?shù)耐暾?，該設(shè)備包括以高數(shù)據(jù)率產(chǎn)生數(shù)據(jù)的數(shù)據(jù)源，如dna測序傳感器芯片中的大型isfet陣列。

要根據(jù)所述技術(shù)的一個方面支持高數(shù)據(jù)率，可圍繞基板成對設(shè)置多個發(fā)送器，并進(jìn)行配置以便從數(shù)據(jù)源并行接收數(shù)據(jù)流。多個發(fā)送器中的發(fā)送器配置為使用對應(yīng)本地發(fā)送時鐘在相應(yīng)輸出焊盤上傳輸相應(yīng)數(shù)據(jù)流。使用放置在基板上的多個時鐘倍頻器（如鎖相環(huán)）產(chǎn)生本地發(fā)送時鐘，并將其短距離鏈接到與時鐘倍頻器相鄰的對應(yīng)對發(fā)送器。參考時鐘分配電路可設(shè)置于基板上，以將具有參考頻率的參考時鐘分配給多個時鐘倍頻器。多個時鐘倍頻器向?qū)?yīng)的本地發(fā)送時鐘提供可能為參考時鐘頻率倍數(shù)的發(fā)送時鐘頻率。

時鐘倍頻器可以包含配有低通濾波器的鎖相環(huán)，配置為抑制參考時鐘中的抖動。在一個實例中，多個發(fā)送器包括至少20個發(fā)送器能夠以大于每秒1gb的數(shù)據(jù)率傳輸，并且此類發(fā)送器配置為至少10對。在另一實例中，集成電路包括能夠以大于每秒5gb數(shù)據(jù)率傳輸?shù)?4個發(fā)送器，總吞吐量為每秒120gb或更高。

在本文所述技術(shù)的另一方面，采用多個發(fā)送器的集成電路可以包含多個電源域。集成電路上的時鐘倍頻器可部署在能夠與其耦合發(fā)送器分離的電源域中。該發(fā)送器可部署在集成電路上與數(shù)據(jù)源分離的電源域中。在數(shù)據(jù)源包括isfet等模擬傳感器陣列的實施例中，數(shù)據(jù)源可以包括模擬電源域和數(shù)字電源域。因此，根據(jù)本文所述技術(shù)的一個方面，在集成電路上單個電源域中包括一個時鐘倍頻器，其時鐘信號線連接到與該時鐘倍頻器所在電源域分離的一個或多個電源域中的一個或多個發(fā)送器。如上所述，在一個實施例中，集成電路包括多對發(fā)送器，每對各有一個時鐘倍頻器。在其他實施例中，單個電源域中的一個時鐘倍頻器可在單獨發(fā)送器電源域中，向兩個以上發(fā)送器提供發(fā)送時鐘。

在實施例中，多個時鐘倍頻器中的所有時鐘倍頻器均可部署在單個電源域中，其與用于基板上傳感器陣列、發(fā)送器和其他外圍電路的多個電源域相分離。時鐘倍頻器的單個電源域在芯片上具有單獨的接地和電源焊盤，適于連接到外部電源和接地源。

用于多個電源域的電源焊盤和接地焊盤可按重復(fù)順序布置在裝置上，以支持多個發(fā)送器對和時鐘倍頻器。

下面針對集成電路描述發(fā)送器對配置。發(fā)送器對配置可在包含基板和參考時鐘分配電路的集成電路上進(jìn)行部署?；迳峡赡茉O(shè)置多個發(fā)送器對，其中的每一對均包含設(shè)置于發(fā)送器電源域中基板上的第一發(fā)送器和第二發(fā)送器。此外，每對發(fā)送器還包括所述第一和第二發(fā)送器之間設(shè)置的一個時鐘倍頻器。每對中的時鐘倍頻器會連接到參考時鐘分配電路，該電路可產(chǎn)生用于該對發(fā)送器的本地發(fā)送時鐘。可在與發(fā)送器電源域分離的單個電源域基板上設(shè)置時鐘倍頻器。

查看附圖以及隨后的詳細(xì)說明和權(quán)利要求書，可以了解本技術(shù)的其他方面和優(yōu)點。

附圖簡略說明

圖1為根據(jù)本發(fā)明一個示例性實施例的用于核酸測序的系統(tǒng)組件框圖。

圖2示出根據(jù)本發(fā)明一個示例性實施例的集成電路裝置和流動池局部剖視圖。

圖3示出根據(jù)本發(fā)明一個示例性實施例的代表性傳感器/檢測器及對應(yīng)反應(yīng)區(qū)的剖視圖。

圖4為包括傳感器陣列和鎖相環(huán)耦合發(fā)送器對配置的集成電路局部簡化圖。

圖5為圖4所示集成電路時鐘分配網(wǎng)絡(luò)的簡化圖。

圖6為時鐘輸入緩沖區(qū)簡化圖（適用的時鐘分配網(wǎng)絡(luò)與圖5所示類似）。

圖7示出根據(jù)本發(fā)明所述技術(shù)的一個實施例的鎖相環(huán)耦合發(fā)送器對。

圖8為圖4所示集成電路的發(fā)送路徑簡化圖。

圖9為可用在如圖4所示集成電路中的鎖相環(huán)簡化圖。

圖10a和10b示出本文所述用于多電源域集成電路的電源跡線和焊盤布局。

圖11為圖10a和10b所示集成電路的電源跡線和焊盤布局局部放大視圖。

圖12示出可用于本文所述多電源域集成電路的部分靜電放電保護網(wǎng)絡(luò)。

圖13示出可用于本文所述多電源域集成電路的另一部分靜電放電保護網(wǎng)絡(luò)。

詳細(xì)說明

以圖1-13作為參考，針對傳感器技術(shù)及其組件的實施例展開詳細(xì)說明。

圖1示出根據(jù)本發(fā)明部分實施例的用于核酸測序的系統(tǒng)組件框圖。此類系統(tǒng)包括用作數(shù)據(jù)源的裝置100，每秒可產(chǎn)生超過50gb數(shù)字?jǐn)?shù)據(jù)，而在本文所述實例中，每秒可產(chǎn)生100gb以上的數(shù)據(jù)。如圖所示，在本文所述技術(shù)的實施例中，可能需要支持每秒100gb以上速度的通信總線127。在實例系統(tǒng)中，傳感器芯片包括超過6億個傳感器，每個傳感器產(chǎn)生多個比特位，并以高幀速率進(jìn)行感測。此外，本文描述了用于將數(shù)據(jù)從傳感器陣列或集成電路上其他高數(shù)據(jù)率數(shù)據(jù)源，傳送至目標(biāo)處理器的大規(guī)模并行系統(tǒng)。

如圖1所示，核酸測序系統(tǒng)可以包括集成電路裝置100上的流動池101、參考電極108、用于測序的多種試劑114、閥塊116、洗滌溶液110、閥112、射流控制器118、管線120/122/126、通道104/109/111、廢液容器106、陣列控制器124、參考時鐘128和用戶界面129。如圖所示，集成電路裝置100包括上覆傳感器陣列（包含本文所述裝置）的微孔陣列107。流動池101包括入口102、出口103和限定微孔陣列107上試劑流動路徑的流動室105。參考電極108可能是任何適當(dāng)類型或形狀，包括具有流體通道的同心圓柱體或插入通道111內(nèi)腔的導(dǎo)線。試劑114可能在泵、氣體壓力或其他適當(dāng)方法的驅(qū)動下通過流體通道、閥和流動池101，并在流出流動池101的出口103之后棄置于廢液容器106內(nèi)。射流控制器118可利用執(zhí)行軟件實現(xiàn)的邏輯的合適處理器、其他控制器電路或者控制器電路的組合和軟件實現(xiàn)的邏輯，來控制試劑114的驅(qū)動力以及閥112（用于洗滌溶液）和閥塊116（用于試劑）的操作。在一些實施例中，射流控制器118可按預(yù)定順序及預(yù)定持續(xù)時間并/或按預(yù)定流速，控制單個試劑114到流動池101和集成電路裝置100的輸送。

微孔陣列107包括與傳感器陣列中相應(yīng)傳感器以可操作方式關(guān)聯(lián)的反應(yīng)區(qū)陣列。例如，每個反應(yīng)區(qū)可以耦合至一個或多個適合于檢測該反應(yīng)區(qū)內(nèi)目標(biāo)分析物或反應(yīng)性質(zhì)的傳感器。微孔陣列107可能集成于集成電路裝置100中，使微孔陣列107和傳感器陣列成為單個裝置或芯片的一部分。流動池101可以具有各種配置，用于控制試劑114在微孔陣列107上的路徑和流速。

陣列控制器124向集成電路裝置100提供偏置電壓及定時與控制信號，用于讀取傳感器陣列的傳感器數(shù)據(jù)。陣列控制器124還向參考電極108提供參考偏置電壓，以偏置流過微孔陣列107的試劑114偏流。

陣列控制器124可能還包括讀取器，以經(jīng)由總線127通過集成電路裝置100上的輸出端口收集來自傳感器陣列中傳感器的輸出信號，該總線127包含多個高速串行通道，例如以大約每秒100千兆比特或以上速度運載樣本數(shù)據(jù)。在一個實例中，于總線127中實現(xiàn)二十四個串行通道，每個串行通道的標(biāo)稱操作速度為每秒5gb。參考時鐘128可能與裝置100耦合，以提供用于控制高速串行通道的穩(wěn)定參考時鐘。在本文所述實施例中，參考時鐘128可在大約100mhz或200mhz量級的相對較低頻率下操作?；蛘?，參考時鐘也能以支持高速串行通道所需的數(shù)據(jù)率操作。陣列控制器124可以包括數(shù)據(jù)處理系統(tǒng)，其具有包括一組現(xiàn)場可編程門陣列(fpga)的讀取器板，該讀取器板具有多個接收器，以支持裝置100上的發(fā)送器。陣列控制器124可包括用于數(shù)據(jù)和軟件應(yīng)用存儲的存儲器、用于訪問數(shù)據(jù)和執(zhí)行應(yīng)用的處理器，以及有助于與圖1中系統(tǒng)之各種組件進(jìn)行通信的組件。

傳感器輸出信號的值可以指示在微孔陣列107的對應(yīng)反應(yīng)區(qū)中發(fā)生的一個或多個反應(yīng)的物理和/或化學(xué)參數(shù)。例如，在一些示例性實施例中，輸出信號的值可能使用在rearick等人于2011年12月29日提交的13/339,846號美國專利申請，以及hubbell于2011年12月29日提交的13/339,753號美國專利申請中的技術(shù)進(jìn)行處理，這些專利申請的全部內(nèi)容完整并入本文作為參考。用戶界面129可顯示關(guān)于流動池101以及從集成電路裝置100上傳感器陣列中的傳感器所接收之輸出信號的信息。用戶界面129還可顯示儀器設(shè)置和控制，并允許用戶輸入或設(shè)置儀器設(shè)置和控制。

陣列控制器124可以收集并分析與響應(yīng)于試劑114輸送而發(fā)生之化學(xué)和/或生物反應(yīng)相關(guān)的傳感器輸出信號。該系統(tǒng)還可監(jiān)測和控制集成電路裝置100的溫度，以便在已知預(yù)定溫度下發(fā)生反應(yīng)并進(jìn)行測量。該系統(tǒng)可配置為在操作期間使整個多步驟反應(yīng)中的單個流體或試劑接觸參考電極108。閥112可以關(guān)閉，以防止試劑114流動時有任何洗滌溶液110流入通道109。盡管能阻斷洗滌溶液的流動，但參考電極108、通道109和微孔陣列107之間仍然可存在不間斷的流體和電連通。可能選擇參考電極108以及通道109與111間接合點之間的距離，以使通道109中流動的可能擴散至通道111內(nèi)的試劑幾乎或者完全不會到達(dá)參考電極108。在一些實施例中，可能選擇使洗滌溶液110與參考電極108連續(xù)接觸，這可能特別適用于頻繁使用洗滌步驟的多步驟反應(yīng)。

圖2示出示例性集成電路裝置200、流動池201和參考電極208的局部剖視圖。該裝置包括耦合至微孔陣列（圖示207）的傳感器陣列（圖示205）。在操作過程中，流動池201的流動室204將所輸送試劑的試劑流206限制在微孔陣列207中反應(yīng)區(qū)的開口端。反應(yīng)區(qū)的體積、形狀、縱橫比（如底寬與阱深的比率）及其他尺寸特征可能基于所發(fā)生反應(yīng)的性質(zhì)以及采用的試劑、產(chǎn)物/副產(chǎn)物或標(biāo)記技術(shù)（如果有）進(jìn)行選擇。傳感器陣列205的傳感器可能響應(yīng)于微孔陣列207中相關(guān)聯(lián)反應(yīng)區(qū)內(nèi)的化學(xué)和/或生物反應(yīng)（并產(chǎn)生與之相關(guān)的輸出信號），以檢測目標(biāo)分析物或反應(yīng)性質(zhì)。傳感器陣列205的傳感器可為化學(xué)敏感的場效應(yīng)晶體管(chemfet)，如離子敏感場效應(yīng)晶體管(isfet)。實施例中可以使用的傳感器和陣列配置的示例在2010年5月24日提交的美國專利申請公開號2010/0300559、2012年10月5日提交的美國專利申請公開號2010/0197507、2010年10月5日提交的美國專利申請公開號2010/0301398、2010年5月4日提交的美國專利申請公開號2010/0300895、2009年5月29日提交的美國專利申請公開號2010/0137143、2007年12月17日提交的美國專利申請公開號2009/0026082，以及2005年8月1日提交的第7,575,865號美國專利，其各自的全部內(nèi)容均通過引用方式整體并入本文。

集成電路裝置200包括大量經(jīng)由一組串行通道210支持與大規(guī)模并行讀取器211之連接的串行端口。試劑流206與大型isfet陣列耦合，呈現(xiàn)一種復(fù)雜的電氣和機械環(huán)境，其中此類大規(guī)模并行通信系統(tǒng)能以高完整性操作。

在一些實施例中，其他類型的傳感器陣列可能用在與圖1類似的系統(tǒng)中，例如包括但不限于熱敏電阻陣列和光學(xué)傳感器陣列。

圖3示出根據(jù)本發(fā)明一個示例性實施例的代表性傳感器/檢測器及對應(yīng)反應(yīng)區(qū)的剖視圖。在一些實施例中，該傳感器可能為化學(xué)傳感器。圖3示出兩個示例性傳感器350、351，其代表傳感器陣列的一小部分，該傳感器陣列可包括數(shù)百萬個傳感器；甚至可考慮數(shù)十億個傳感器。例如，該傳感器陣列可包含100到1,000個傳感器、100到10,000個傳感器、10,000到100,000個傳感器、100,000到1,000,000個傳感器、1,000,000到40,000,000個傳感器、10,000,000到165,000,000個傳感器、100,000,000到660,000,000個傳感器、1,000,000,000到5,000,000,000個傳感器、5,000,000,000到9,000,000,000個傳感器，最多可達(dá)到10,000,000,000個傳感器?？梢钥紤]陣列的窗口化，以便能從全部傳感器或少于全部數(shù)量的傳感器獲得數(shù)據(jù)。傳感器350被耦合至對應(yīng)的反應(yīng)區(qū)301，而傳感器351則被耦合至對應(yīng)的反應(yīng)區(qū)302。兩個示出的反應(yīng)區(qū)與彼此以及相鄰的反應(yīng)區(qū)化學(xué)隔離且電隔離。介電材料303限定了反應(yīng)區(qū)301/302，其可以在以不存在介電材料的方式限定的開口內(nèi)。介電材料303可包含一層或多層材料，如二氧化硅或氮化硅，或者任何其他適宜材料或材料的混合物。開口的尺寸及其節(jié)距可因不同實施例而變化。在一些實施例中，開口可具有特征直徑，后者被定義為平面圖橫截面積(a)的4倍除以π后的平方根（例如，sqrt(4*a/π)），其不大于5微米，如不大于3.5微米、不大于2.0微米、不大于1.6微米、不大于1.0微米、不大于0.8微米、不大于0.6微米、不大于0.4微米、不大于0.2微米或不大于0.1微米。傳感器的俯視面積一部分由反應(yīng)區(qū)的寬度（或直徑）確定，并且可以做得很小，以提供高密度陣列?？梢酝ㄟ^改變反應(yīng)區(qū)的寬度（例如直徑）來確定和/或減小傳感器占用的面積。在一些實施例中，陣列的密度可能基于反應(yīng)區(qū)的所選直徑而增加或減小。通過減少裝置和互連開銷，可能在高密度陣列中提供低噪聲傳感器，包括柵極區(qū)域和接觸區(qū)域。根據(jù)其他示例性實施例，傳感器及其對應(yīng)的反應(yīng)區(qū)的更多實例在fife等人提交于2014年3月5日的14/198,382號美國專利申請（基于提交于2013年8月22日的61/868,739號和提交于2013年3月15日的61/790,866號美國臨時專利申請）；fife等人提交于2014年3月5日的14/197,710號美國專利申請（基于提交于2013年8月22日的61/868,736號和提交于2013年3月15日的61/790,866號美國臨時專利申請）；fife等人提交于2014年3月5日的14/198,402號美國專利申請（基于提交于2013年8月22日的61/868,942號和提交于2013年3月15日的61/790,866號美國臨時專利申請）；fife等人提交于2014年3月5日的14/197,741號美國專利申請（基于提交于2013年8月22日的61/868,947號和提交于2013年3月15日的61/790,866號美國臨時專利申請）；以及fife等人提交于2014年3月5日的14/198,417號美國專利申請（基于提交于2013年8月22日的61/900,907號和提交于2013年3月15日的61/790,866號美國臨時專利申請，這些專利申請的全部內(nèi)容完整并入本文作為參考。

傳感器350代表傳感器陣列中的傳感器。在例示的實例中，傳感器350為化學(xué)敏感的場效應(yīng)晶體管(chemfet)，更具體地說，在此實例中為離子敏感場效應(yīng)晶體管(isfet)。傳感器350包括具有通過電極307耦合至反應(yīng)區(qū)301之傳感器板320的浮動?xùn)艠O結(jié)構(gòu)318，電極307可具有適于與電解質(zhì)（離子導(dǎo)電液）接觸的表面。傳感器板320為浮動?xùn)艠O結(jié)構(gòu)318中的最上浮動?xùn)艠O導(dǎo)體。在例示的實例中，浮動?xùn)艠O結(jié)構(gòu)318包括處于介電材料319層內(nèi)的多個圖案化導(dǎo)電材料層。傳感器350還包括半導(dǎo)體基板354內(nèi)包含源極/漏極區(qū)321和源極/漏極區(qū)322的導(dǎo)電端子。源極/漏極區(qū)321和源極/漏極區(qū)322包含具有異于基板354導(dǎo)電類型之不同導(dǎo)電類型的摻雜半導(dǎo)體材料。例如，源極/漏極區(qū)321和源極/漏極區(qū)322可包含摻雜p型半導(dǎo)體材料，而基板可包含摻雜n型半導(dǎo)體材料。溝道區(qū)323將源極/漏極區(qū)321和源極/漏極區(qū)322隔開。浮動?xùn)艠O結(jié)構(gòu)318覆蓋溝道區(qū)323，并通過柵電介質(zhì)352與基板354分隔。例如，柵電介質(zhì)可能為二氧化硅?；蛘?，其他合適的電介質(zhì)也可能用于柵電介質(zhì)352，例如具有較高的介電常數(shù)的材料，諸如碳化硅(sic)、氮化硅(si3n4)、氮氧化物、氮化鋁(aln)、二氧化鉿(hfo2)、二氧化錫(sno2)、二氧化鈰(ceo2)、二氧化鈦(tio2)、三氧化鎢(wo3)、氧化鋁(al2o3)、氧化鑭(la2o3)、氧化釓等以及它們的任意組合。

在一些實施例中，傳感器350包括覆蓋并與多個浮動?xùn)艠O導(dǎo)體中最上層的浮動?xùn)艠O導(dǎo)體連通的電極307。電極307的上表面308限定傳感器的反應(yīng)區(qū)下表面。電極307的上表面308可用作傳感器350之敏感區(qū)的傳感器表面。電極307可包含多種不同材料中的一種或多種以增強對特定離子的敏感性。例如，氮化硅或氮氧化硅以及金屬氧化物如氧化硅、鋁或鉭氧化物通常提供對氫離子的敏感性，而由含纈氨霉素之聚氯乙烯組成的感測材料則可提供對鉀離子的敏感性。也可使用對其他離子諸如鈉、銀、鐵、溴、碘、鈣、氫氧化物、磷酸鹽和硝酸鹽敏感的材料。在例示的實例中，電極307被示出為單層材料。更一般地說，電學(xué)上的電極可包含多種導(dǎo)電材料中的一層或多層，諸如金屬或陶瓷，或者任何其它適宜導(dǎo)電材料或材料的混合物，其取決于具體實施。導(dǎo)電材料可能為任何合適的金屬材料或它們的合金，或者可能為任何合適的陶瓷材料或它們的組合。金屬材料的實例包括鋁、銅、鎳、鈦、銀、金、鉑、鉿、鑭、鉭、鎢、銥、鋯、鈀，或者任何合適的材料或它們的組合。陶瓷材料的實例包括氮化鈦、氮化鈦鋁、氮氧化鈦、氮化鉭中的一種或其任何合適的組合。在一些實施例中，附加的感測材料（未示出）沉積于電極307的上表面308。在一些實施例中，電極可能為氮化鈦，而氧化鈦或氧氮化鈦可在制造過程和/或使用過程中暴露于流體期間于上表面308上生長。是否在上表面上形成氧化物取決于所使用的導(dǎo)電材料、執(zhí)行的制造工藝和/或傳感器的操作條件。電極可能形成各種形狀（寬度、高度等），具體取決于制造過程中使用的材料及/或蝕刻技術(shù)和/或制造工藝等。

在一些實施例中，反應(yīng)物、洗滌溶液和其他試劑可通過擴散機制進(jìn)出反應(yīng)區(qū)301。傳感器350響應(yīng)于鄰近電極307的電荷324（并可產(chǎn)生與之相關(guān)的輸出信號）。例如，當(dāng)傳感器耦合至電解質(zhì)時，傳感器可能響應(yīng)于傳感器表面的電解電位。傳感器的響應(yīng)性可與鄰近電極307存在的電荷量相關(guān)。分析物溶液中電荷324的存在可能改變分析物溶液和電極307的上表面308之間界面處的表面電位。例如，表面電位可能通過由存在于分析物溶液中的離子所致之表面基團質(zhì)子化或去質(zhì)子化來改變。在另一個實例中，表面官能團或所吸收化學(xué)物種的電荷可能通過溶液中的分析物來改變。當(dāng)前電荷量中的變化可能引起浮動?xùn)艠O結(jié)構(gòu)318上的電壓變化，而這轉(zhuǎn)而又可引起傳感器350之晶體管的閾值電壓發(fā)生有效變化。可能通過測量源極區(qū)321和漏極區(qū)322之間溝道區(qū)323中的電流來測量界面處的電位。因此，傳感器350可能直接用以在連接至源極區(qū)321或漏極區(qū)322的陣列線上提供基于電流的輸出信號，或間接借助附加電路提供基于電壓的輸出信號。電荷在反應(yīng)區(qū)301的底部附近可能具有更高密度。因此，在一些實施例中，電極尺寸的變化可能對響應(yīng)于電荷324而檢測到的信號幅度產(chǎn)生影響。

在一些實施例中，在反應(yīng)區(qū)301中進(jìn)行的反應(yīng)可能為鑒定或測定目標(biāo)分析物之特征或性質(zhì)的分析反應(yīng)。此類反應(yīng)可直接或間接生成會影響與電極307相鄰之電荷量的產(chǎn)物/副產(chǎn)物。如果此類產(chǎn)物/副產(chǎn)物產(chǎn)生的量較少或快速衰減或者與其他成分反應(yīng)，可能同時分析反應(yīng)區(qū)301中相同分析物的多個拷貝以便增強生成的輸出信號。在一些實施例中，分析物的多個拷貝可能在沉積到反應(yīng)區(qū)301中之前或之后附加到固相載體312。固相載體312可能為顆粒、微粒或納米顆粒。在一些實施例中，分析物可能被附加到可呈固體或多孔的珠粒上，并可進(jìn)一步包含凝膠等，或者可能被引入反應(yīng)區(qū)的任何其他合適的固態(tài)載體。在一些實施例中，分析物的拷貝可能位于鄰近反應(yīng)區(qū)之傳感器的溶液中。或者，分析物的拷貝也可直接結(jié)合到傳感器的表面以捕獲包括表面上材料或者表面上有孔的試劑（例如，分析物的拷貝可直接結(jié)合到電極307）。固相載體可能有不同的尺寸，例如在100納米至10微米范圍內(nèi)。另外，固態(tài)載體可能位于各種位置的開口處。對于核酸分析物，可能通過滾環(huán)擴增(rca)、指數(shù)rca、聚合酶鏈反應(yīng)(pcr)或類似技術(shù)制備多個連貫的拷貝，以產(chǎn)生擴增子，而無需固態(tài)載體。

在各種示例性實施例中，本文描述的方法和系統(tǒng)可有利地用于處理和/或分析獲得自生物反應(yīng)的數(shù)據(jù)和信號，包括擴增或基于電子或電荷的核酸測序。在基于電子或電荷的測序（諸如基于ph的測序）中，核苷酸摻入事件可能通過檢測生成為聚合酶催化的核苷酸擴展反應(yīng)之天然產(chǎn)物的離子（例如，氫離子）來測定。核苷酸摻入事件的檢測可用于對樣本或模板核酸進(jìn)行序列化，后兩者可能是例如目標(biāo)核酸序列片段，也可能作為克隆種群直接或間接附加到固態(tài)載體。在一些實施例中，固態(tài)載體可為顆?；蛭⒘！Ｔ谝恍嵤├?，核酸序列可被附加到珠粒上。樣本或模板核酸能夠以可操作的方式與引物和聚合酶相關(guān)聯(lián)，并且可能經(jīng)過脫氧核苷三磷酸(簡稱“dntp”)反復(fù)循環(huán)或“流”的加成（在本文中可稱為“核苷酸流”，由此可得到核苷酸摻入）和洗滌。引物可能退火到樣品或模板，由此使得只要加入與模板中下一個堿基互補的dntp，引物的3'末端即可能通過聚合酶得到延伸。基于核苷酸流的已知序列以及測得的指示每個核苷酸流中離子濃度之傳感器的輸出信號，可能確定與存在于耦合至傳感器的反應(yīng)區(qū)中樣本核酸相關(guān)聯(lián)之核苷酸的類型、序列和數(shù)量。

圖4為用于dna測序之集成電路傳感器陣列上的局部電路簡化框圖。該集成電路包括基板400上的一個660兆像素isfet傳感器陣列401。列偏置/選擇電路的上部組402u和上部行解碼器(rowdec)531被配置用于訪問陣列401的上半部。列偏置/選擇電路的下部組402l和下部行解碼器521被配置用于訪問陣列401的下半部。

模數(shù)轉(zhuǎn)換器(adc)電路的上部組403u被耦合至列偏置/選擇電路的所述上部組402u。上部寄存器陣列404u被耦合至模數(shù)轉(zhuǎn)換器電路的所述上部組403u。該上部寄存器陣列404u可能配置為通過串行器（例如511、512）向?qū)?yīng)的發(fā)送器（例如405-23、405-22）提供多個數(shù)字?jǐn)?shù)據(jù)流。發(fā)送器中的每一個皆被耦合至對應(yīng)的輸出焊盤對（d[23]對、d[22]對），其轉(zhuǎn)而又被連接至傳輸線（未顯示）。

同樣，模數(shù)轉(zhuǎn)換器電路的下部組403l被耦合至列偏置和選擇電路的所述下部組402l。下部寄存器陣列404l被耦合至模數(shù)轉(zhuǎn)換器電路的所述下部組403l。該下部寄存器陣列404l可能被配置為通過串行器（例如501、502）提供多個數(shù)字?jǐn)?shù)據(jù)流至對應(yīng)的發(fā)送器（例如405-0、405-1）。發(fā)送器中的每一個皆被耦合至輸出焊盤的對應(yīng)對（d[0]、d[1]），其轉(zhuǎn)而又被連接至傳輸線（未顯示）。

本文所述配置支持采用大量每秒千兆比特發(fā)送器的裝置，如至少20個發(fā)送器能夠以大于每秒1gb的數(shù)據(jù)率傳輸且配置為至少10對。大量每秒千兆比特發(fā)送器帶來一種情況，其中會出現(xiàn)一類在采用少量發(fā)送器的配置中并不明顯的實施問題。對于一個實例，所述裝置包括能夠以每秒5gb或更高速率傳輸數(shù)據(jù)的24個發(fā)送器，支持每秒120gb或更高速率之高速數(shù)據(jù)源的吞吐量。

包括一個測序器532、一個數(shù)模轉(zhuǎn)換器533、一個格雷碼生成器534和偏置電路535的支持外圍電路被耦合至上部電路。此外，包括一個測序器522、一個數(shù)模轉(zhuǎn)換器523、一個格雷碼生成器524和偏置電路525的支持電路被耦合至下部電路。該芯片包括支持裝置上串行端口的串行外圍接口(spi)控制塊540，以及用于所述裝置之配置的熔絲陣列541。

在一項實例操作技術(shù)中，測序器邏輯522、532使得所述電路執(zhí)行幀感測序列。在幀測序序列中，可能使用上部/下部列偏置/選擇電路402u/402l選擇及偏置陣列上半部分和下半部分每一部分中的isfet行，以使每條列線上可產(chǎn)生可能為對應(yīng)傳感器阱中電荷之函數(shù)的電流。上部/下部模數(shù)轉(zhuǎn)換器電路403u/403l從數(shù)模轉(zhuǎn)換器533、532接收斜坡信號，并在相應(yīng)列線上的電流與斜坡信號的電平相匹配時產(chǎn)生輸出信號。可能響應(yīng)于輸出信號而對格雷碼生成器524、534進(jìn)行采樣，并將結(jié)果存儲在上部/下部寄存器陣列404u/404l中。寄存器陣列404u/404l中的數(shù)據(jù)被組合進(jìn)數(shù)據(jù)包，并在多個數(shù)字?jǐn)?shù)據(jù)流中應(yīng)用于芯片上的發(fā)送器。

圖4中所示的部分電路包括基板400上一組24個發(fā)送器中的四個發(fā)送器。所示四個發(fā)送器包括一個第一對發(fā)送器405-0、405-1和一個第二對發(fā)送器405-22、405-23。如圖所示，包括低通濾波器的一個鎖相環(huán)406-0被耦合至第一對發(fā)送器405-0、405-1。另外，包括低通濾波器的一個鎖相環(huán)406-11則被耦合至第二對發(fā)送器405-22、405-23。鎖相環(huán)作為時鐘倍頻器進(jìn)行操作，其中每一個均產(chǎn)生本地發(fā)送時鐘，并經(jīng)由時鐘線（例如鎖相環(huán)406-0處的407a、407b）向其左側(cè)發(fā)送器和右側(cè)發(fā)送器提供本地發(fā)送時鐘。

每個鎖相環(huán)/低通濾波器406-0、406-11與對應(yīng)的鎖相環(huán)控制塊503、513耦合，后者存儲用于控制和校準(zhǔn)鎖相環(huán)的參數(shù)。此模式可跨芯片上的24個發(fā)送器重復(fù)，如此存在12個鎖相環(huán)模塊和24個發(fā)送器。發(fā)送器被分組成對，耦合至各個鎖相環(huán)。鎖相環(huán)設(shè)置在發(fā)送器之間的基板上，如此從鎖相環(huán)到使用鎖相環(huán)中所產(chǎn)生時鐘之發(fā)送器的傳輸距離可能很小。

如圖所示，鎖相環(huán)406-0、406-11的每一個皆被耦合至單獨的電源焊盤vddp和單獨的接地焊盤gndp。此外，每個鎖相環(huán)的單獨電源焊盤vddp和單獨接地焊盤gndp均被設(shè)置在與鎖相環(huán)相鄰的芯片上，并位于對應(yīng)發(fā)送器對中的左側(cè)發(fā)送器輸出焊盤與右側(cè)發(fā)送器輸出焊盤之間。

單獨的電源焊盤vddp和單獨的接地焊盤gndp被連接到片外電壓源，其可能使用旁路電容和其他電路進(jìn)行配置，以為鎖相環(huán)電路創(chuàng)建低噪聲功率配置，并減少高頻鎖相環(huán)電路和基板400上其他電路間的噪聲耦合。低速參考時鐘（未顯示，請參見圖5）可能在芯片上分配并連接至鎖相環(huán)中的每一個。所示實施例中的時鐘倍頻器使用鎖相環(huán)來實現(xiàn)。時鐘倍頻器也可能使用其他電路來實現(xiàn)，如延遲鎖定環(huán)、相位內(nèi)插器以及鎖相環(huán)、相位內(nèi)插器和/或延遲鎖定環(huán)的組合。

圖5示出可能與圖4所示裝置結(jié)合使用的時鐘分配電路。該時鐘分配電路包括時鐘輸入緩沖區(qū)570，其中包括clkp和clkn輸入，可配置為自片外時鐘參考接收差分時鐘信號或單端時鐘信號。時鐘緩沖區(qū)570的輸出可能以菊花鏈方式分配至沿芯片下側(cè)設(shè)置的鎖相環(huán)580-0至580-5，并通過占空比校正dcc鏈571（其中包括支持跨整個大芯片之參考時鐘傳輸?shù)囊唤M級聯(lián)dcc緩沖區(qū)）分配至芯片上側(cè)的鎖相環(huán)580-6至580-11。在此實例中，參考時鐘可能被分配至下側(cè)發(fā)送器上的單元xmt0至xmt11，并經(jīng)由dcc鏈571分配至上側(cè)發(fā)送器上的單元xmt12至xmt23。發(fā)送器單元中每一個均包括占空比校正dcc緩沖區(qū)，并將參考時鐘從發(fā)送器單元中的dcc緩沖區(qū)傳遞到其相鄰的鎖相環(huán)，或相鄰發(fā)送器單元。下面參照圖7描述包括此dcc緩沖區(qū)之發(fā)送器單元電路的實例。在替代方案中，參考時鐘可能被直接耦合至鎖相環(huán)電路，而dcc緩沖區(qū)可能根據(jù)需要以其他配置設(shè)置于芯片上。時鐘分配電路在相對較低的頻率下，如125mhz，以50%占空比為每個鎖相環(huán)提供參考時鐘。在此實例中，參考時鐘可能被異步分配至鎖相環(huán)。

圖6為圖5所示時鐘輸入緩沖區(qū)570的框圖。此實例中的時鐘輸入緩沖區(qū)570包括多路復(fù)用器991。clkp焊盤被連接到多路復(fù)用器991的“0”和“1”輸入兩者。clkn焊盤被連接到多路復(fù)用器991的“0”輸入。圖中設(shè)置在裝置上、標(biāo)為cmos_sel的參數(shù)控制多路復(fù)用器991，使其將一個模式中的差分輸入轉(zhuǎn)換為單端輸出，或者通過單端輸出提供單端輸入。多路復(fù)用器991的單端輸出可能通過與非門992提供給dcc緩沖區(qū)(dcc)993。在此實例中，與非門992可能由標(biāo)為ref_sel的控制信號來控制。dcc緩沖區(qū)993的輸出可能是要分配到芯片上的參考時鐘。

用于元件993或參考圖5所述dcc鏈571中所用的占空比校正電路可能使用各種電路結(jié)構(gòu)來實現(xiàn)。一些實例在文獻(xiàn)中有過描述，包括ogawa等人所著的《用于pll輸出的50%占空比校正電路》(a50%duty-cyclecorrectioncircuitforplloutput)，收錄于ieee電路與系統(tǒng)學(xué)會(iscas)期刊2002年第4卷；以及ragavan等人所著的《用于ddrdram應(yīng)用的帶sar占空比校正器》(dutycyclecorrectorwithsarforddrdramapplication)，收錄于國際電氣電子與儀器工程高級研究雜志2013年5月第5期第2卷。

圖7示出與本文所述技術(shù)的實施例對應(yīng)的發(fā)送器對配置。每個發(fā)送器對都包括第一發(fā)送器xmt610和第二發(fā)送器xmt611，其在此實例中對應(yīng)于芯片上用于輸出d[0]的發(fā)送器和用于輸出d[1]的發(fā)送器。鎖相環(huán)/低通濾波器電路612可能被設(shè)置在成對發(fā)送器610、611之間。發(fā)送器控制塊620、621被耦合至對應(yīng)的發(fā)送器610、611。對應(yīng)的數(shù)據(jù)流630、631被分別從芯片上的寄存器陣列輸入到發(fā)送控制塊620、621。鎖相環(huán)控制塊622被耦合至鎖相環(huán)/低通濾波器612。

在圖7所示的發(fā)送器對配置中實現(xiàn)三個電源域。發(fā)送器控制塊620、621和pll控制塊622基于供電端子vddd和gndd接收數(shù)字電源域中的功率。發(fā)送器610、611基于供電端子vddo、gndo接收發(fā)送器電源域中的功率（輸出“o”功率）。基于直接被連接到鎖相環(huán)/低通濾波器電路的供電端子vddp、gndp，將鎖相環(huán)/低通濾波器電路設(shè)置在單個電源域中。

參考時鐘rclk被從時鐘分配電路耦合至鎖相環(huán)，如上所述。系統(tǒng)時鐘sclk被耦合至發(fā)送器控制塊620、621和pll控制塊622。在一些實施例中，系統(tǒng)時鐘的標(biāo)稱操作頻率可與參考時鐘相同，但也可能為不同頻率。鎖相環(huán)612作為時鐘倍頻器進(jìn)行操作，在線路650上產(chǎn)生高速本地發(fā)送時鐘。

在一個實例中，系統(tǒng)時鐘和參考時鐘以125mhz的頻率操作。高速本地發(fā)送時鐘可能在2.5ghz（20x倍增）下產(chǎn)生。此實例中的發(fā)送器同時在本地發(fā)送時鐘的上升沿和下降沿發(fā)送，產(chǎn)生每秒5gb的傳輸速率。在具有以每秒5gb速度操作的24個發(fā)送器的芯片上，可能實現(xiàn)每秒120gb的吞吐量。

使用包括低速參考時鐘的分配、各電源域中鎖相環(huán)的配置、對應(yīng)發(fā)送器對之間鎖相環(huán)的布置等技術(shù)，以及在本地使用本地產(chǎn)生的高速發(fā)送時鐘，支持所傳輸數(shù)據(jù)的高數(shù)據(jù)完整性。

圖8為可能被用于圖5和圖7所示配置之發(fā)送器和發(fā)送器控制塊700的框圖。參考時鐘(refclk)可能作為輸入提供給單個輸出，即占空比校正緩沖區(qū)(dcc1)710。dcc緩沖區(qū)710的輸出可能應(yīng)用作為以菊花鏈方式連接的輸出(refclk0)，如圖5所示。此外，dcc緩沖區(qū)710的輸出可能被提供給時鐘選擇器711，后者還包括差分輸出dcc緩沖區(qū)。時鐘選擇器711能夠于此實例中標(biāo)為pllclk的本地高速發(fā)送時鐘與來自dcc緩沖區(qū)710的參考時鐘輸出之間進(jìn)行選擇。一個控制信號(rclk_sel)可能被用以確定該選擇。從dcc緩沖區(qū)710選擇參考時鐘輸出的功能支持對芯片的測試。在操作模式下，可能選擇本地高速發(fā)送時鐘pllclk。在本地發(fā)送時鐘頻率下，時鐘選擇器711的輸出可能是線路720上經(jīng)占空比校正的差分時鐘。

線路720上的差分時鐘可能被提供給同步器電路(sync)701、串行器電路(serializer)702、預(yù)驅(qū)動器703和片外驅(qū)動器704。片外驅(qū)動器的輸出被連接到焊盤outp和outn，后兩者轉(zhuǎn)而又與傳輸線相連。同步器電路701還接收系統(tǒng)時鐘(sysclk)，并為串行器702產(chǎn)生同步的系統(tǒng)時鐘。來自寄存器陣列的數(shù)據(jù)流在此實例中以20位數(shù)據(jù)包的形式被應(yīng)用于串行器702。串行器的輸出可能被應(yīng)用至預(yù)驅(qū)動器703，然后經(jīng)由片外驅(qū)動器704傳輸至芯片外。

圖9為包括低通濾波器之鎖相環(huán)800的框圖，可能被用于圖5和圖7的配置。該鎖相環(huán)800包括連接到參考時鐘(refclk)的一個相位和頻率檢測器(pfd)801、一個電荷泵802、一個低通濾波器803和一個環(huán)形壓控振蕩器(vco)804?？删幊谭诸l器805被連接于環(huán)形vco804的輸出與相位和頻率檢測器801的輸入之間。此實例中的可編程分頻器805包括時鐘選擇器811、第一分頻器810和第二分頻器812。該時鐘選擇器811接收一個輸入處之環(huán)形vco804的輸出，以及第二輸入上之分頻器810的輸出。此實例中的所述分頻器810可以是二分頻塊(/2)。控制信號div<0>控制所述時鐘選擇器811。該時鐘選擇器811的輸出可能被用作本地高速發(fā)送時鐘pllclk。該分頻器810的輸出可能被應(yīng)用至第二分頻器812的輸入。該第二分頻器可配置為五分頻(0:/5)或為十分頻(0:/10)，以響應(yīng)控制信號div<1>。組合使用時，在操作期間，所述第一分頻器810和第二分頻器812的組合在上述每秒5gb的實例中提供二十分頻操作，因而實際上該本地高速發(fā)送時鐘的操作頻率會是該參考時鐘之頻率的20倍。

多種控制參數(shù)被耦合至所述鎖相環(huán)800中的各個塊。參數(shù)“快、鎖、慢”從所述相位和頻率檢測器801提供給控制電路。電荷泵偏置參數(shù)bias_cp<3:0>被應(yīng)用至所述電荷泵802。低通濾波器參數(shù)c1<5:0>和c2<4:0>被應(yīng)用至所述低通濾波器803。vco控制參數(shù)band_ctl<3:0>被應(yīng)用至所述環(huán)形vco804。在一個實例中，可能使用用于校準(zhǔn)和配置的基本鎖相環(huán)管理來對該鎖相環(huán)進(jìn)行數(shù)字控制，由該讀取器板上的鏈路控制邏輯驅(qū)動。在其他實施例中，鎖相環(huán)校準(zhǔn)和配置可能被本地驅(qū)動，或者本地和遠(yuǎn)程操作的結(jié)合可能被加以利用。

該鎖相環(huán)中的低通濾波器可能使用抑制該參考時鐘中抖動的傳遞函數(shù)來配置。這可能在該環(huán)路中的電荷泵和濾波器電路中被實現(xiàn)，因為它以該參考時鐘頻率作為標(biāo)稱操作頻率在該相位和頻率檢測器的輸出上操作。

圖10a和10b示出支持多電源域系統(tǒng)中實例傳感器集成電路的發(fā)送器電路和功率跡線的布局圖。類似組件沿用了圖4中使用的參考編號。因此裝置中包括基板400。660兆像素isfet傳感器陣列401可能在基板上得以實現(xiàn)。上、下列偏置和選擇電路402u、402l，上、下模數(shù)轉(zhuǎn)換器電路403u、403l，以及上、下寄存器陣列404u、404l可能在芯片中心區(qū)分別得以實現(xiàn)。十二個發(fā)送器對圍繞芯片周邊設(shè)置，其中六對在芯片的下側(cè)，而六對在芯片的上側(cè)。多個發(fā)送器對包括第一發(fā)送器對405-0、405-1和第二發(fā)送器對405-2、405-3，如圖10a所示；以及發(fā)送器對405-8、405-9和發(fā)送器對405-10、405-11，如圖10b的下部邊緣所示。此外，多個發(fā)送器對還包括發(fā)送器對405-12、405-13和發(fā)送器對405-14、405-15，如圖10b所示，以及發(fā)送器對405-20、405-21和發(fā)送器對405-22、405-23，如圖10a的上部邊緣所示。沿芯片的上邊緣和下邊緣還實現(xiàn)了四個額外的發(fā)送器對，不過由于此處僅截取局部圖紙，故而并未顯示。這樣就在基板400上實現(xiàn)了12個發(fā)送器對，共24個發(fā)送器。如上所述，每個發(fā)送器對均包括本地時鐘倍頻器，在此實例中由具有低通濾波器的鎖相環(huán)實現(xiàn)。因此，圖10a和10b示出鎖相環(huán)406-0、406-1、406-4、406-5、406-6、406-7、406-10和406-11，其中每一個均可被布置在基板上對應(yīng)的對發(fā)送器的發(fā)送器之間。

圖10a和10b示出基板實例，其中包括用于高數(shù)據(jù)率數(shù)據(jù)源的一個或多個電源域，如圖示的isfet陣列，用于發(fā)送器以及用于包括參考時鐘分配電路的外圍邏輯。在圖10a和10b的布局中，該時鐘倍頻器被設(shè)置在基板上彼此分離且與一個或多個電源域分離的單個電源域中。

圖10a和10b示出芯片上支持多個電源域的電源焊盤和電源跡線的配置。該電源域包括一個模擬電源域gnda、vdda，一個數(shù)字電源域gndd、vddd和一個發(fā)送器電源域gndo、vddo。此外，該電源域包括12個單獨的電源域，每個鎖相環(huán)各一個。該電源焊盤為基板400上的導(dǎo)電焊盤，適于連接到用于與片外結(jié)構(gòu)電連接的引腳或其他連接器結(jié)構(gòu)。這類電源焊盤通常包括裝置上最高金屬層中的一個圖案化金屬焊盤。該電源跡線為基板上的導(dǎo)電跡線，適于在基板的一個區(qū)內(nèi)分配電力。這類電源跡線通常在裝置上最高圖案化金屬層中得以實現(xiàn)，并具有相對較大的寬度尺寸以支持承載大量電流。

該模擬電源域包括位于基板400之四角中每一角上標(biāo)為gnda、vdda的電源焊盤。模擬電源域包括一個電源總線，該電源總線包括連接到vdda電源焊盤（例如左下方的420v）的跡線411v，和連接到gnda電源焊盤（例如左下方的420g）的跡線411g。跡線411v和411g被配置在裝置上作為內(nèi)部電源跡線，并圍繞裝置的模擬核心，該模擬核心包括傳感器陣列401和其他電路的部分。

數(shù)字電源域包括成對分配在芯片周長周圍被標(biāo)注為gndd、vddd的電源焊盤，包括在每個發(fā)送器之間一對。數(shù)字電源域包括一個電源總線，該電源總線包括連接到vddd電源焊盤的跡線412v，和連接到gndd電源焊盤的跡線412g。跡線412v和412g被放置在裝置上模擬電源域跡線411v和411g外部，且被放置為鄰近圍繞芯片的模擬核心的數(shù)字電路。

發(fā)送器電源域包括成對分配在芯片周長周圍被標(biāo)注為gndo、vddo的電源焊盤，每個發(fā)送器有一對。每對發(fā)送器電源域電源焊盤包括對應(yīng)發(fā)送器一側(cè)上的gndo焊盤，和對應(yīng)發(fā)送器相對側(cè)上的vddo焊盤。發(fā)送器電源域包括一個電源總線，該電源總線包括連接到vddo電源焊盤的跡線413v和連接到gndo電源焊盤的跡線413g。跡線413v和413g被配置在裝置上數(shù)字電源域跡線412v和412g外部，且被放置以將電源電壓分配到芯片周長上的發(fā)送器。

在這個實例中，每個鎖相環(huán)可被設(shè)置在單個電源域中。因此，對于包括與24個發(fā)送器耦合的12個鎖相環(huán)（或其他時鐘倍頻器）的芯片，有12個時鐘倍頻器電源域。每個本地時鐘倍頻器電源域包括附圖中標(biāo)注為gndp、vddp的一雙電源焊盤。電源焊盤gndp和vddp被設(shè)置在發(fā)送器的輸出焊盤之間。因此，鎖相環(huán)406-0的電源焊盤gndp和vppd被設(shè)置在串行通道d[0]的輸出焊盤和串行通道d[1]的輸出焊盤之間。每個本地時鐘倍頻器電源域包括限于鎖相環(huán)電路的一條電源跡線和一條接地跡線。因此，鎖相環(huán)406-0包括一條電源跡線414v和一條接地跡線414g。類似地，圖10b中的鎖相環(huán)406-7包括分別連接到本地電源焊盤vddp和接地焊盤gndp的電源跡線415v和接地跡線415g。

從圖10a和10b可見，基板400包括12對發(fā)送器，該發(fā)送器具有被設(shè)置在所述成對發(fā)送器之間的單個電源域中的單個時鐘倍頻器。

除了具有單獨的電源跡線以及單獨的電源和接地焊盤以外，每個電源域中的電路彼此電隔離。這種隔離可能采用深n阱技術(shù)來實現(xiàn)，例如，其中電路的活動區(qū)域在通過深n阱與塊狀基板分離的一個或多個摻雜阱內(nèi)實現(xiàn)。深n阱可使用選定電源電壓來偏置，使其在操作期間相對于基板且相對于活動區(qū)域保持反向偏置。以此種方式，接地和電源電路中產(chǎn)生的噪聲不經(jīng)由基板直接耦合至其他電源域的電路中。

可使用其他技術(shù)例如通過在絕緣材料層上沉積的半導(dǎo)體中形成活動區(qū)域來隔離一些或所有電源域，所以絕緣材料將活動區(qū)域與基板電隔離。

圖11示出從圖10a和10b的布局取出的兩個發(fā)送器對。圖11示出發(fā)送器對405-2、405-3，其中具有單個鎖相環(huán)406-1。此外，示出發(fā)送器對405-8、405-9，其中具有單個鎖相環(huán)406-4。該鎖相環(huán)具有單個電源焊盤和電源跡線。因此，鎖相環(huán)406-1包括連接到電源跡線417v的vddp電源焊盤，和連接到接地跡線417g的gndp接地焊盤。鎖相環(huán)406-4包括連接到電源跡線418v的vddp電源焊盤，和連接到接地跡線418g的gndp接地焊盤。

電源焊盤和輸出焊盤的圖案包括每個發(fā)送器對的被以重復(fù)序列設(shè)置在基板周圍的一組14個焊盤。這個實例中包括發(fā)送器405-2和405-3的發(fā)送器對的該組14個焊盤，且這些焊盤的鎖相環(huán)406-1從右到左的順序如下：發(fā)送器電源域接地焊盤gndo、輸出焊盤對d[2]、發(fā)送器電源域電源焊盤vddo、數(shù)字電源域電源焊盤vddd、數(shù)字電源域接地焊盤gndd、本地時鐘倍頻器電源焊盤vddp、本地時鐘倍頻器接地焊盤gndp、發(fā)送器電源域接地焊盤gndo、輸出焊盤對d[3]、發(fā)送器電源域電源焊盤vddo、數(shù)字電源域電源焊盤vddd和數(shù)字電源域接地焊盤gndd。

如上所述，在一些實施例中，一個時鐘倍頻器可僅與一個發(fā)送器相關(guān)聯(lián)，也可與兩個以上發(fā)送器的群組相關(guān)聯(lián)，以適應(yīng)特定需要。一個時鐘倍頻器可被配置以向一個或多個發(fā)送器提供發(fā)送時鐘，其中一個或多個發(fā)送器在時鐘倍頻器的電源域以外的單獨的電源域中。發(fā)送器對中的配置可提供一項優(yōu)勢，將發(fā)送時鐘從時鐘倍頻器運載到發(fā)送器對中相鄰發(fā)送器的傳輸線的長度可被本地配置，并且具有短且統(tǒng)一的傳輸路徑，而無需穿過時鐘倍頻器和連接發(fā)送器之外的電路。

圖12和圖13示出例如圖10a和10b所示裝置上多個電源域的靜電放電esd保護配置發(fā)送器對。在圖12和13各自部分中，使用圖10a和10b的參考數(shù)字示出分別用于模擬電源域的電源和接地跡線411v、411g，分別用于數(shù)字電源域的電源和接地跡線412v、412g，以及用于發(fā)送器電源域的電源和接地跡線413v、413g發(fā)送器對。

參考圖12，示出用于保護裝置上每個主電源跡線的接地和電源焊盤及接地和電源跡線的esd保護陣列。所用esd電路包括用于模擬電源域的在各個電源和接地電源焊盤（vdda、gnda）與電源和接地跡線（411v、411g）之間的電路900；用于數(shù)字電源域的在電源和接地電源焊盤（vddd、gndd）與電源和接地跡線（412v、412g）之間的電路901、902；以及用于發(fā)送器電源域中電源和接地電源焊盤（vddo、gndo）與電源和接地跡線（413v、413g）的電路903、904、905。例如，可能使用連接在對應(yīng)電源域中電源跡線和接地跡線之間的一個接地柵極nmos(ggnmos)技術(shù)中的反向偏置二極管配置來實現(xiàn)esd電路900-905。也可使用其他esd電路實現(xiàn)。

參考圖13，示出用于保護本地時鐘倍頻器電源域并且用于在不同電源域的電源跡線間級聯(lián)保護的一個esd保護陣列。在圖示出單個鎖相環(huán)的電源跡線414v，和單個鎖相環(huán)的接地跡線414g。esd保護電路925分別被連接在電源和接地跡線414g和414v以及對應(yīng)焊盤vddp、gndp之間。也可使用接地柵極nmos技術(shù)中的反向偏置二極管配置來實現(xiàn)電路925。

esd保護電路910、911、912和913在一個端子上連接到與模擬電源域之vdda相連的電源跡線411v。電路910在其對向端子上連接到與數(shù)字電源域中vddd相連的電源跡線412v。電路911在其對向端子上連接到與發(fā)送器電源域中vddo相連的電源跡線413v。

類似圖案可能被分配在芯片周圍，因而電路912在其對向端子上連接到與發(fā)送器電源域中vddo相連的電源跡線413v。電路913在其對向端子上連接到與數(shù)字電源域中vddd相連的電源跡線412v。

esd電路的第二層包括電路914、915、916和917，在一個端子上連接到與模擬電源域之模擬接地焊盤gnda相連的模擬接地跡線411g。電路914在其對向端子上連接到與數(shù)字電源域中g(shù)ndd相連的接地跡線412g。電路915可在其對向端子上連接到與發(fā)送器電源域中g(shù)ndo相連的接地跡線413g。類似圖案可能被分配在芯片周圍，因而電路916在其對向端子上連接到與發(fā)送器電源域中g(shù)ndo相連的接地跡線413g。電路917在其對向端子上連接到與數(shù)字電源域中g(shù)ndd相連的接地跡線412g。

esd電路的第三層包括電路918和919。電路918、919各自包括耦合至與數(shù)字電源域中vddd相連的電源跡線412v的一個端子。電路918、919兩者都具有連接到與發(fā)送器電源域中vddo相連的電源跡線413v的對向端子。

esd電路的第四層包括電路920和921。電路920和921兩者都均連接在與數(shù)字電源域中g(shù)ndd相連的接地跡線412g以及與發(fā)送器電源域中g(shù)ndo相連的接地跡線413g之間。

單個時鐘倍頻器電源域也由esd電路926、927和930保護。esd電路926和927具有連接到與本地時鐘倍頻器電源域之vddp相連的電源跡線414v的一個端子。電路926具有連接到與模擬電源域中vdda相連的跡線411v的對向端子。電路927具有連接到發(fā)送器電源域中接地跡線413g的對向端子。

esd電路930具有連接到與本地時鐘倍頻器電源域之gndp相連的接地跡線414g的一個端子，以及連接到與發(fā)送器電源域中g(shù)ndo相連的接地跡線413g的對向端子。

連接在接地跡線和電源跡線之間的電路927可能使用接地柵極nmos技術(shù)中的反向偏置二極管配置來實現(xiàn)，這與上文給定用于在電源和接地跡線之間進(jìn)行保護的實例一致。

在不同電源域中的電源跡線之間進(jìn)行保護的電路包括電路910、911、912、913、918、919和926，可能使用接地柵極nmos技術(shù)中的反向偏置二極管配置來實現(xiàn)，這與上文定用于在電源和接地跡線之間進(jìn)行保護的實例一致。

在不同電源域中的接地跡線之間進(jìn)行保護的電路包括電路914、915、916、917、920、921和930，可能使用背靠背并聯(lián)二極管來實現(xiàn)。

一種集成電路的制造方法包括在一個集成電路上形成多個電源域；將包含模擬傳感器陣列的一個數(shù)據(jù)源布置在模擬電源域中的基板上；將耦合至該傳感器陣列的外圍電路布置為使用數(shù)字電源域中的系統(tǒng)時鐘產(chǎn)生多個數(shù)字?jǐn)?shù)據(jù)流；將分配具有參考頻率之參考時鐘的參考時鐘分配電路布置在基板上；在單個電源域中布置多個時鐘倍頻器，后者產(chǎn)生各自的本地發(fā)送時鐘，其發(fā)送時鐘頻率為參考時鐘頻率的倍數(shù)；將參考時鐘從參考時鐘分配電路路由到多個時鐘倍頻器；以及將多組發(fā)送器布置在基板上，該發(fā)送器配置為從所述數(shù)據(jù)源接收對應(yīng)的數(shù)據(jù)流；將本地發(fā)送時鐘從多個時鐘倍頻器中的一個時鐘倍頻器路由到每組發(fā)送器。

本文描述了一種配置，用于在一個集成電路上實現(xiàn)高速發(fā)送器的一個陣列。所述實現(xiàn)的特征包括本地高速發(fā)送時鐘生成，并在每對發(fā)送器之間提供諸如鎖相環(huán)之類的時鐘倍頻器，其通過短連接器向相鄰發(fā)送器提供本地高速發(fā)送時鐘。該實現(xiàn)的另一個特征包括允許以低功率和低頻將發(fā)送器陣列之參考時鐘分配到發(fā)送器陣列的低速參考時鐘分配，從而使發(fā)送器的參考時鐘噪聲干擾達(dá)到最小化。此外，該實現(xiàn)的特征還包括為時鐘倍頻器電路提供單個電源域的電源分離，與設(shè)備上的發(fā)送器、數(shù)字電路及模擬電路分離從而使因以不同時鐘操作及引入額外噪聲源之芯片的其他部分中所產(chǎn)生的發(fā)送器噪聲干擾達(dá)到最小化。

本文描述了一種集成電路，其包括具有一個數(shù)據(jù)源的基板，該基板上的外圍電路耦合至所述數(shù)據(jù)源以產(chǎn)生數(shù)字?jǐn)?shù)據(jù)流。為支持該數(shù)據(jù)流的高速傳輸，可能在基板上提供時鐘倍頻器，后者產(chǎn)生一個發(fā)送時鐘。該時鐘倍頻器可能被設(shè)置在基板上的單個電源域中，以減少噪聲并改善發(fā)送時鐘的質(zhì)量。一個發(fā)送器可能用在基板上，并配置以從所述數(shù)據(jù)源接收數(shù)據(jù)流。連接該發(fā)送器以使用所述發(fā)送時鐘在輸出焊盤上傳輸數(shù)據(jù)流。發(fā)送器可能被設(shè)置在基板上與時鐘倍頻器單個電源域分離的發(fā)送器電源域中。在此項技術(shù)的其他方面，該數(shù)據(jù)源和外圍電路均設(shè)置在與單個電源域分離的一個或多個電源域中。該集成電路可以包括多個發(fā)送器，與基板上的時鐘倍頻器連接并由此共用該時鐘倍頻器。在其他方面，可能在基板上設(shè)置多個時鐘倍頻器，后者產(chǎn)生各自的本地發(fā)送時鐘，其中每個時鐘倍頻器可能被配置在基板上的單個電源域中。在這一方面，子組上的多個發(fā)送器被布置在具有一個或多個成員的組中，且其中每個組均可能被置于多個時鐘倍頻器中的一個時鐘倍頻器附近并與之相連接。

雖然通過參考上面詳述的優(yōu)選實施例和實例公開了要求保護的發(fā)明，但是應(yīng)當(dāng)理解，這些實例意在示例性而非限制性。可以預(yù)期本領(lǐng)域技術(shù)人員能夠很容易地進(jìn)行一些修改和組合，然這些修改和組合將不超出本發(fā)明的精神和隨附權(quán)利要求書的范圍。本專利的權(quán)利要求是：