四讀數(shù)頭增量式圓光柵耦合器的制造方法
【專利摘要】四讀數(shù)頭增量式圓光柵耦合器，涉及一種多讀數(shù)頭的耦合器。為了解決現(xiàn)有多讀數(shù)頭圓光柵測角系統(tǒng)測量角度值不準(zhǔn)確的問題。本發(fā)明包括四個讀數(shù)頭接口模塊、四個轉(zhuǎn)換模塊、兩個濾波模塊、四個四倍頻計數(shù)辨向模塊、融合反變換模塊、差分轉(zhuǎn)換模塊和輸出接口模塊；通過轉(zhuǎn)換模塊和濾波模塊將四個讀數(shù)頭的圓光柵信號進行處理后，四倍頻計數(shù)辨向模塊采用有限狀態(tài)機進行倍頻、辨向和計數(shù)，融合反變換模塊再采用三相狀態(tài)機以及初始信號校正實現(xiàn)將思路計數(shù)值融合成一路信號，再依次經(jīng)差分轉(zhuǎn)換模塊和輸出接口模塊輸出信號。本發(fā)明用于圓光柵測角系統(tǒng)。
【專利說明】四讀數(shù)頭増量式圓光柵耦合器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種多讀數(shù)頭的耦合器，特別涉及一種四讀數(shù)頭增量式圓光柵耦合 器。

【背景技術(shù)】
[0002] 經(jīng)濟和生產(chǎn)力的迅猛發(fā)展也催生了對測角系統(tǒng)新的更多更高的需求，對測試設(shè)備 的精度和性能的要求越來越高，圓光柵測角系統(tǒng)具有結(jié)構(gòu)簡單、測量范圍大、量測精度高和 動態(tài)特性好等優(yōu)勢，因而廣泛地應(yīng)用在高精度慣性測試設(shè)備中，而隨著圓光柵測量儀器中 使用計算機進行信號處理，大大提高了測量的快速性、穩(wěn)定性和精確性，由于圓光柵傳感器 的輸出信號的質(zhì)量基本上決定了信號處理結(jié)果的可靠性和準(zhǔn)確性，所以可以說圓光柵傳感 器的精度很大程度上決定了高精度測角的精度，而且圓光柵便于細(xì)分和融合，提高分辨率 和精度，利用圓光柵的多讀數(shù)頭的均化作用，可以有效的消除圓光柵的安裝偏心、刻劃誤差 等對讀數(shù)精度的影響，而且穩(wěn)定可靠。
[0003] 目前使用的多讀數(shù)頭圓光柵測角系統(tǒng)大都是直接將各讀數(shù)頭的信號直接送到控 制器進行信號的采集、解碼以及融合處理，得到角度的平均值，控制器根據(jù)實時的角度值再 完成后續(xù)控制操作。這樣一來，首先增加了控制器的負(fù)擔(dān)，使得控制器容易出現(xiàn)誤操作，特 別是在復(fù)雜系統(tǒng)中，然后由于需要接到控制器，信號的傳輸距離較遠(yuǎn)，導(dǎo)致各讀數(shù)頭的信號 的實時性難以保證，造成最終得到的角度值不準(zhǔn)確，尤其是在讀數(shù)頭個數(shù)較多的情況下，再 者當(dāng)系統(tǒng)讀數(shù)頭個數(shù)發(fā)生變化時，由于其信號采集和處理集成到控制器中，因此需要對控 制器進行較大的修改，造成設(shè)備的維護難度加大。由于這些問題的存在，使得多讀數(shù)頭測角 系統(tǒng)的消除誤差效果大打折扣。
[0004] 因此需要將多讀數(shù)頭圓光柵信號的采集和融合在接近讀數(shù)頭的位置直接完成，同 時也要使得輸出的信號具有較強的抗干擾能力，這就需要在各讀數(shù)頭附近將多路信號耦合 成一路信號，因此需要一種多讀數(shù)頭的耦合器。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的是為了解決現(xiàn)有多讀數(shù)頭圓光柵測角系統(tǒng)測量角度值不準(zhǔn)確的問 題，本發(fā)明提供一種四讀數(shù)頭增量式圓光柵耦合器。
[0006] 本發(fā)明的四讀數(shù)頭增量式圓光柵耦合器，
[0007] 所述耦合器包括四個讀數(shù)頭接口模塊、四個轉(zhuǎn)換模塊、FPGA模塊、差分轉(zhuǎn)換模塊和 輸出接口模塊；
[0008] FPGA模塊包括兩個濾波模塊、四個四倍頻計數(shù)辨向模塊和融合反變換模塊；
[0009]四個讀數(shù)頭接口模塊輸出的RS422差分信號分別發(fā)送至四個轉(zhuǎn)換模塊，每個轉(zhuǎn)換 模塊輸出A、B、Z相的TTL電平信號同時發(fā)送至第一濾波模塊，第一濾波模塊輸出的四路TTL 電平濾波信號分別發(fā)送至四個四倍頻計數(shù)辨向模塊，每個四倍頻計數(shù)辨向模塊的計數(shù)脈沖 值信號同時發(fā)送至第二濾波模塊，第二濾波模塊輸出的四路計數(shù)脈沖值濾波信號同時輸入 至融合反變換模塊，融合反變換模塊輸出的融合信號輸入至差分轉(zhuǎn)換模塊，差分轉(zhuǎn)換模塊 輸出RS422差分信號輸入至輸出接口模塊。
[0010] 所述濾波模塊，用于根據(jù)圓光柵的刻線數(shù)和細(xì)分倍數(shù)，計算出最高轉(zhuǎn)速下圓光柵 輸出信號的脈沖頻率，將頻率高于所述脈沖頻率的輸入信號作為干擾信號濾除。
[0011] 所述四倍頻計數(shù)辨向模塊的工作過程包括：
[0012] 步驟一：判斷輸入的濾波信號的Z相是否是上升沿，若是，則計數(shù)值置零，轉(zhuǎn)入步 驟四，若否，則轉(zhuǎn)入步驟二；
[0013] 步驟二：比較相鄰兩個時鐘處輸入的濾波信號的A相和B相是否發(fā)生超前或滯后， 若是，則轉(zhuǎn)入步驟三，若否，則計數(shù)的值不變，轉(zhuǎn)入步驟四；
[0014]步驟三：若濾波信號的B相滯后A相90°，在一個脈沖周期內(nèi)，A相和B相發(fā)生四 次相對變化義?…·ΠI,A相和B相每發(fā)生一次變化，計數(shù)值加1，轉(zhuǎn)入步驟四;
[0015] 若濾波信號的B相超前A相90°，在一個脈沖周期內(nèi)，A相和B相發(fā)生四次相對變 化Ψ:.......：!!!............：.....1J-:.!j· ,A相和B相每發(fā)生一次變化，計數(shù)值減1，轉(zhuǎn)入步驟四；
[0016] 步驟四：計數(shù)值進行鎖存，返回步驟一。
[0017] 融合反變換模塊的工作過程包括：
[0018] 步驟一：對輸入的四路計數(shù)脈沖的計數(shù)值求平均，獲得平均計數(shù)脈沖值；
[0019] 步驟二：判斷步驟一得到的平均計數(shù)脈沖值的最低位是否出現(xiàn)上升沿或者下降 沿，若是，轉(zhuǎn)入步驟三，若否，則計數(shù)脈沖的A相和B相的電平保持不變，轉(zhuǎn)入步驟一；
[0020] 步驟三：比較所述平均計數(shù)脈沖值與上一個時鐘的平均計數(shù)脈沖值的大小相差是 否超過1，若是，則計數(shù)脈沖的A相和B相的電平均置低位，轉(zhuǎn)入步驟一，若否，則轉(zhuǎn)入步驟 四；
[0021] 步驟四：判斷所述的平均計數(shù)脈沖值和上一個時鐘以及上上個時鐘的平均計數(shù)脈 沖值的大小關(guān)系，采用三相狀態(tài)機對平均計數(shù)脈沖的A相、B相和Z相進行相應(yīng)的狀態(tài)轉(zhuǎn)換， 獲得一路A、B、Z相融合信號，再轉(zhuǎn)入步驟一；
[0022] 所述三相狀態(tài)機包括A相、B相和Z相電平的8個狀態(tài)，分別為000狀態(tài)、001狀 態(tài)、010狀態(tài)、011狀態(tài)、100狀態(tài)、101狀態(tài)、110狀態(tài)和111狀態(tài)；
[0023] 在000狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入100狀態(tài)； 當(dāng)此時平均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值大于上上個時鐘的計數(shù)值時，轉(zhuǎn)入101 狀態(tài)；當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入010狀態(tài)；當(dāng)此時平均計數(shù) 脈沖值為零，而且上一個時鐘的計數(shù)值等于上上個時鐘的計數(shù)值，轉(zhuǎn)入001狀態(tài)；當(dāng)此時平 均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值小于上上個時鐘的計數(shù)值，轉(zhuǎn)入oil狀態(tài)；
[0024] 在001狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入100狀態(tài)； 當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入010狀態(tài)；
[0025] 在010狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入000狀態(tài)； 當(dāng)此時平均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值大于上上個時鐘的計數(shù)值時，轉(zhuǎn)入001 狀態(tài)；當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入110狀態(tài)；當(dāng)此時平均計數(shù) 脈沖值為零，而且上一個時鐘的計數(shù)值等于上上個時鐘的計數(shù)值，轉(zhuǎn)入011狀態(tài)；當(dāng)此時平 均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值小于上上個時鐘的計數(shù)值，轉(zhuǎn)入111狀態(tài)；
[0026] 在011狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入000狀態(tài)； 當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入110狀態(tài)；
[0027] 在100狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入110狀態(tài)； 當(dāng)此時平均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值大于上上個時鐘的計數(shù)值時，轉(zhuǎn)入111 狀態(tài)；當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入〇〇〇狀態(tài)；當(dāng)此時平均計數(shù) 脈沖值為零，而且上一個時鐘的計數(shù)值等于上上個時鐘的計數(shù)值，轉(zhuǎn)入101狀態(tài)；當(dāng)此時平 均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值小于上上個時鐘的計數(shù)值，轉(zhuǎn)入001狀態(tài)；
[0028] 在101狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入110狀態(tài)； 當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入000狀態(tài)；在110狀態(tài)，當(dāng)此時平 均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入010狀態(tài)；當(dāng)此時平均計數(shù)脈沖值為零，且 上一個時鐘的計數(shù)值大于上上個時鐘的計數(shù)值時，轉(zhuǎn)入011狀態(tài)；當(dāng)此時平均計數(shù)脈沖值 小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入100狀態(tài)；當(dāng)此時平均計數(shù)脈沖值為零，而且上一個時鐘 的計數(shù)值等于上上個時鐘的計數(shù)值，轉(zhuǎn)入111狀態(tài)；當(dāng)此時平均計數(shù)脈沖值為零，且上一個 時鐘的計數(shù)值小于上上個時鐘的計數(shù)值，轉(zhuǎn)入101狀態(tài)；
[0029] 在111狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入010狀態(tài)； 當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入100狀態(tài)。
[0030] 融合反變換模塊的工作過程還包括：
[0031] 采用三相狀態(tài)機對平均計數(shù)脈沖的A相、B相和Z相進行相應(yīng)的狀態(tài)轉(zhuǎn)換，獲得一 路A、B、Z相融合信號后，所述Z相融合信號為初步融合信號2，采用輸入至融合反變換模塊 的原始四路Z相信號對初步融合信號2進行校正：
[0032] 當(dāng)所述原始四路Z相信號中不少于兩路Z相信號出現(xiàn)零位時，且初步融合信號?處于高電平的零位信號時，輸出Z'為高電平，否則為低電平，所述Z'為最終Z相融合信 號。
[0033] 本發(fā)明的有益效果在于，本發(fā)明的四讀數(shù)頭耦合器除了能夠提供耦合后A、B相信 號之外，而且也能提供標(biāo)準(zhǔn)的Z相校正信號。本發(fā)明中的四讀數(shù)頭耦合器適用于各種輸出 信號為標(biāo)準(zhǔn)的A、B、Z相方波信號的圓光柵讀數(shù)頭，因此，它的廣適性和實用性都要更好。
[0034] 同時本發(fā)明的兼容性和擴展性都非常優(yōu)秀，單個耦合器適用于不大于四個讀數(shù)頭 的圓光柵的測量，而且可以進行級聯(lián)，測量多余四個讀數(shù)頭的多讀數(shù)頭圓光柵測量系統(tǒng)的 使用。而且在產(chǎn)品的升級和改進上，本發(fā)明采用的核心處理器是FPGA模塊而且留有很大的 設(shè)計裕度，而且留有可編程的接口，能夠比較方便地進行產(chǎn)品的進一步升級和改進，提高測 角的精度、快速性和穩(wěn)定性。。本發(fā)明是針對于四個讀數(shù)頭的方波耦合器，因此能提供更高 的測角精度，并且很容易在此基礎(chǔ)上修改成適用于不多于四個讀數(shù)頭的圓光柵多讀數(shù)頭測 角系統(tǒng)。

【專利附圖】

【附圖說明】
[0035] 圖1為【具體實施方式】一所述的四讀數(shù)頭增量式圓光柵耦合器的原理示意圖。
[0036] 圖2為【具體實施方式】一所述的FPGA模塊的原理示意圖。
[0037] 圖3為【具體實施方式】三所述的四倍頻計數(shù)辨向模塊中有限狀態(tài)機的狀態(tài)轉(zhuǎn)換圖。
[0038] 圖4為【具體實施方式】四所述的融合反變換模塊的三相狀態(tài)機的狀態(tài)轉(zhuǎn)換圖。
[0039] 圖5為【具體實施方式】五所述的Z相融合原理示意圖。

【具體實施方式】
[0040]

【具體實施方式】一：結(jié)合圖1和圖2說明本實施方式，本實施方式所述的四讀數(shù)頭增 量式圓光柵耦合器，所述耦合器包括四個讀數(shù)頭接口模塊、四個轉(zhuǎn)換模塊、FPGA模塊、差分 轉(zhuǎn)換模塊和輸出接口模塊；
[0041] FPGA模塊包括兩個濾波模塊、四個四倍頻計數(shù)辨向模塊和融合反變換模塊；四個 讀數(shù)頭接口模塊輸出的RS422差分信號分別發(fā)送至四個轉(zhuǎn)換模塊，每個轉(zhuǎn)換模塊輸出A、B、Z相的TTL電平信號同時發(fā)送至第一濾波模塊，第一濾波模塊輸出的四路TTL電平濾波信號 分別發(fā)送至四個四倍頻計數(shù)辨向模塊，每個四倍頻計數(shù)辨向模塊的計數(shù)脈沖值信號同時發(fā) 送至第二濾波模塊，第二濾波模塊輸出的四路計數(shù)脈沖值濾波信號同時輸入至融合反變換 模塊，融合反變換模塊輸出的融合信號輸入至差分轉(zhuǎn)換模塊，差分轉(zhuǎn)換模塊輸出RS422差 分信號輸入至輸出接口模塊。
[0042] 本實施方式主要是實現(xiàn)基于四均布增量式方波輸出信號讀數(shù)頭的信號采集，計 數(shù)，并且融合成一路信號輸出。具體的工作過程如下：安裝在光柵圓環(huán)上的四個均布讀數(shù) 頭將檢測得到的角度信息編碼成A、B、Z相的RS422的差分方波脈沖信號，通過分別電平轉(zhuǎn) 換，將RS422差分信號轉(zhuǎn)換為FPGA模塊便于處理的TTL電平，然后對各個讀數(shù)頭的脈沖信 號分別進行倍頻、計數(shù)和辨向，就可以得到各個讀數(shù)頭的計數(shù)脈沖數(shù)，然后對這四個讀數(shù)頭 的計數(shù)脈沖值取平均值，將得到的平均值結(jié)合原始的A、B、Z相基準(zhǔn)信號變換得到對應(yīng)的一 組A、B、Z相方波信號，然后將TTL電平轉(zhuǎn)換成RS422接口的差分信號通過輸出接口傳輸給 后續(xù)的控制處理器。
[0043] 讀數(shù)頭接口模塊是實現(xiàn)四個讀數(shù)頭輸入信號與FPGA模塊的連接和將融合得到的 信號進行輸出，是整個耦合器的窗口。由于輸出接口模塊是高密度的26孔DB型插頭，包括 電源和A、B、Z相的差分信號以及警示輔助位，為了方便使用，本實施方式的輸入輸出接口 模塊也都采用相同的插頭。
[0044] 本實施方式，讀數(shù)頭由5V供電，供電來自輸出的插頭，項目中輸入的是RS422信 號，為了保持輸入輸出的一致性，輸出的A、B和Z相信號都是RS422接口的方波差分信號。
[0045] 轉(zhuǎn)換模塊主要實現(xiàn)各個讀數(shù)頭輸入的RS422差分信號轉(zhuǎn)換成TTL電平和輸出信號 的TTL電平轉(zhuǎn)換成RS422差分信號。
[0046] 由于讀數(shù)頭輸出的A、B和Z相信號都是RS422接口的差分信號，而FPGA模塊只 能進行TTL電平的相應(yīng)處理，因此必須將各讀數(shù)頭的信號通過電平轉(zhuǎn)換成TTL電平，為了本 實施方式的高速性要求，這里采用的是高速RS422接收轉(zhuǎn)換芯片MAX3280,芯片速度可達到 52Mbps，而且外圍配置電路非常少，3. 3V供電，功耗低，穩(wěn)定性好，為了增大抗干擾能力，在 差分信號接收端之間連接了 120歐姆的匹配電阻。
[0047] 由于RS422差分信號的抗干擾能力強，傳輸距離遠(yuǎn)，因此在本實施方式處理得到 的融合信號后，進行TTL-RS422電平轉(zhuǎn)換成差分信號再傳輸給后續(xù)的控制器進行處理。也 要求采用的是使用高速的TTL-RS422轉(zhuǎn)換芯片，本實施方式中采用的是MAX3295,速率可達 20Mbps，將FPGA模塊融合得到的A相（AINI)、B相（BINI)和Z相（ZINI)分別轉(zhuǎn)換成2路 RS422差分信號連接輸出接口。
[0048] 信號通過了讀數(shù)頭接口模塊的輸入處理和轉(zhuǎn)換模塊的電平轉(zhuǎn)換后，進入了FPGA 模塊的外圍I/O口，到達內(nèi)部的可編程門陣列進行采集，四倍頻，計數(shù)和辨向以及融合處 理，F(xiàn)PGA及其外圍配置電路是系統(tǒng)的核心部分。
[0049] 本實施方式的FPGA模塊采用Altera公司CycloneII系列的EP2C5T144I8實現(xiàn)。
[0050] 同時FPGA作為一種可編程邏輯門處理芯片，在處理時序時非常方便，這就要求它 本身的時鐘管理功能能提供多種準(zhǔn)確穩(wěn)定的時鐘信號，為了達到這個目的，F(xiàn)PGA模塊中采 用了PLL，這是一個可以產(chǎn)生各種穩(wěn)定頻率的分頻倍頻模塊。本實施方式采用的EP2C5T144 芯片內(nèi)部有兩個PLL，為了保證PLL的正常工作，在芯片PLL供電管腳都加入了去耦和濾波 電容，確保輸入高質(zhì)量的模擬和數(shù)字電源。
[0051] 本實施方式中的電源模塊提供的電源包括：FPGA模塊供電需要3. 3V和I. 2V兩 種，讀數(shù)頭接口模塊、轉(zhuǎn)換模塊塊和輸出接口模塊都需要3. 3V供電，而各讀數(shù)頭接口模塊 需要的供電電源則是5V，本實施方式通過輸出接口模塊引入5V直流電平，因此需要將5V轉(zhuǎn) 換成3. 3V和I. 2V?！揪唧w實施方式】二：本實施方式是對【具體實施方式】一所述的四讀數(shù)頭增 量式圓光柵耦合器的進一步限定，所述濾波模塊，用于根據(jù)圓光柵的刻線數(shù)和細(xì)分倍數(shù)，計 算出最高轉(zhuǎn)速下圓光柵輸出信號的脈沖頻率，將頻率高于所述脈沖頻率的輸入信號作為干 擾信號濾除。
[0052] 由于工作現(xiàn)場的機械振動和電磁干擾以及軟件邏輯設(shè)計中的競爭冒險，導(dǎo)致了輸 入信號和中間處理信號出現(xiàn)毛刺尖峰現(xiàn)象，嚴(yán)重影響了測角精度。
[0053] 存在由于干擾所產(chǎn)生的毛刺脈沖和尖峰的頻率一般都遠(yuǎn)高于圓光柵A、B、Z相的 脈沖頻率，因此在輸入時采用一種高頻保持濾波方法，g卩：根據(jù)圓光柵的刻線數(shù)和細(xì)分倍 數(shù)，計算出最高轉(zhuǎn)速下圓光柵輸出信號的脈沖頻率，作為系統(tǒng)的最高頻率，將頻率高于這個 最高頻率的信號作為干擾信號濾除。
[0054] 例如：圓光柵刻線是55400,選用的讀數(shù)頭細(xì)分1000倍，最高速度200° /s，最高 頻率30. 78MHz，然后計數(shù)通過4倍頻，相當(dāng)于實際信號的正反轉(zhuǎn)脈沖最高頻率為7. 69MHz， 而FPGA的時鐘頻率為100M，也就是說，圓光柵的有效信號脈沖至少持續(xù)12個工作時鐘周 期，也就是有效圓光柵信號的高低電平至少各持續(xù)6個周期以上，那么干擾信號的持續(xù)時 間低于6個周期，只有持續(xù)時間大于等于6個工作時鐘周期的信號才能進入脈沖計數(shù)部分。
[0055]由于各路計數(shù)脈沖干擾和輸出信號的毛刺相對較少，在計數(shù)值脈沖值和最終輸出 信號的濾波，采用的是多級D觸發(fā)器實現(xiàn)的信號保持，就可以除去高頻的毛刺和干擾。

【具體實施方式】 [0056] 三：結(jié)合圖3說明本實施方式，本實施方式是對二所 述的四讀數(shù)頭增量式圓光柵耦合器的進一步限定，所述四倍頻計數(shù)辨向模塊的工作過程包 括：
[0057] 步驟一：判斷輸入的濾波信號的Z相是否是上升沿，若是，則計數(shù)值置零，轉(zhuǎn)入步 驟四，若否，則轉(zhuǎn)入步驟二；
[0058] 步驟二：比較相鄰兩個時鐘處輸入的濾波信號的A相和B相是否發(fā)生超前或滯后， 若是，則轉(zhuǎn)入步驟三，若否，則計數(shù)的值不變，轉(zhuǎn)入步驟四；
[0059] 步驟三：若濾波信號的B相滯后A相90°，在一個脈沖周期內(nèi)，A相和B相發(fā)生四 次相對變化$⑴·Η_<V ,A相和B相每發(fā)生一次變化，計數(shù)值加丨，轉(zhuǎn)入步驟四；
[0060]若濾波信號的B相超前A相90°，在一個脈沖周期內(nèi)，A相和B相發(fā)生四次相對變 化Ψ-:!」-:丄!-，a相和B相每發(fā)生一次變化，計數(shù)值減1，轉(zhuǎn)入步驟四；
[0061] 步驟四：計數(shù)值進行鎖存，返回步驟一。
[0062] 在正轉(zhuǎn)或者反轉(zhuǎn)的一個脈沖周期T內(nèi)，A、B兩相信號總共有四次相對狀態(tài)的變化， 采用這四次變化形成的四倍頻信號進行計數(shù)就可以提高編碼器的精度，采用的方法是基于 FPGA模塊的有限狀態(tài)機的方法實現(xiàn)信號的四倍頻，可逆計數(shù)和辨向，利用FPGA模塊，實現(xiàn) 多路信號的接口采集的芯片化設(shè)計，具體過程如下。
[0063] 當(dāng)圓光柵順時鐘正轉(zhuǎn)時，讀數(shù)頭輸出的B相信號滯后A相90°，而且每個脈沖周期 內(nèi)，A、B兩相信號會有這樣的四次相對狀態(tài)變化關(guān)系:龍-:!!+'-：....."-ItJi，每當(dāng)發(fā)生其中的 一次狀態(tài)變化時，就加計數(shù)一次，那么一個周期內(nèi)可以實現(xiàn)四次加計數(shù)，也就實現(xiàn)順時鐘正 轉(zhuǎn)狀態(tài)下的四倍頻計數(shù)。
[0064] 當(dāng)圓光柵編碼器反轉(zhuǎn)時，編碼器輸出的B相信號超前A相90°，A、B兩相信號會有 如此的四次相對相位狀態(tài)變化-:1!!-Ii1-:_j*,每當(dāng)發(fā)生一次其中的狀態(tài)變化，就減計 數(shù)一次，那么一個周期內(nèi)可以實現(xiàn)四次減計數(shù)，同理在逆時鐘反轉(zhuǎn)時也實現(xiàn)了四倍頻計數(shù)， 只不過狀態(tài)變化一次，進行一次減計數(shù)。
[0065] 當(dāng)產(chǎn)生干擾或者其他突發(fā)狀況時，則有可能出現(xiàn)其他的狀態(tài)變換過程，此時不進 行計數(shù)操作，保持計數(shù)值不變。
[0066] 同時為了保證計數(shù)值得穩(wěn)定，防止尖峰干擾脈沖帶來的計數(shù)錯誤，將實時得到的 計數(shù)值通過鎖存起來，待數(shù)據(jù)穩(wěn)定后取出來使用，每次計數(shù)值當(dāng)檢測到Z相信號上升沿時， 則光柵盤已經(jīng)旋轉(zhuǎn)一周，這個時候就需要將置零計數(shù)器。
[0067] 綜合上述分析，可以做出基于FPGA模塊設(shè)計的四倍頻計數(shù)辨向模塊的有限狀態(tài) 機的狀態(tài)轉(zhuǎn)換圖如圖3所示，+1/-1表示計數(shù)器進行加/減1計數(shù)。然后通過FPGA模塊將 狀態(tài)轉(zhuǎn)換圖實現(xiàn)。
[0068] 除了采用上述介紹的有限狀態(tài)機的算法方案外，也可以采用簡單的組合邏輯實 現(xiàn)，采取的方法是將A相信號與B相信號進行異或運算，然后通過鎖存狀態(tài)之后再進行異或 運算，從而得到A、B信號的四倍頻。邏輯表達式如下：

【權(quán)利要求】
1. 四讀數(shù)頭增量式圓光柵耦合器，其特征在于，所述耦合器包括四個讀數(shù)頭接口模塊、 四個轉(zhuǎn)換模塊、FPGA模塊、差分轉(zhuǎn)換模塊和輸出接口模塊； FPGA模塊包括兩個濾波模塊、四個四倍頻計數(shù)辨向模塊和融合反變換模塊； 四個讀數(shù)頭接口模塊輸出的RS422差分信號分別發(fā)送至四個轉(zhuǎn)換模塊，每個轉(zhuǎn)換模塊 輸出A、B、Z相的TTL電平信號同時發(fā)送至第一濾波模塊，第一濾波模塊輸出的四路TTL電 平濾波信號分別發(fā)送至四個四倍頻計數(shù)辨向模塊，每個四倍頻計數(shù)辨向模塊的計數(shù)脈沖值 信號同時發(fā)送至第二濾波模塊，第二濾波模塊輸出的四路計數(shù)脈沖值濾波信號同時輸入至 融合反變換模塊，融合反變換模塊輸出的融合信號輸入至差分轉(zhuǎn)換模塊，差分轉(zhuǎn)換模塊輸 出RS422差分信號輸入至輸出接口模塊。
2. 根據(jù)權(quán)利要求1所述的四讀數(shù)頭增量式圓光柵耦合器，其特征在于，所述濾波模塊， 用于根據(jù)圓光柵的刻線數(shù)和細(xì)分倍數(shù)，計算出最高轉(zhuǎn)速下圓光柵輸出信號的脈沖頻率，將 頻率高于所述脈沖頻率的輸入信號作為干擾信號濾除。
3. 根據(jù)權(quán)利要求2所述的四讀數(shù)頭增量式圓光柵耦合器，其特征在于，所述四倍頻計 數(shù)辨向模塊的工作過程包括： 步驟一：判斷輸入的濾波信號的Z相是否是上升沿，若是，則計數(shù)值置零，轉(zhuǎn)入步驟四， 若否，則轉(zhuǎn)入步驟二； 步驟二：比較相鄰兩個時鐘處輸入的濾波信號的A相和B相是否發(fā)生超前或滯后，若 是，則轉(zhuǎn)入步驟三，若否，則計數(shù)的值不變，轉(zhuǎn)入步驟四； 步驟三：若濾波信號的B相滯后A相90°，在一個脈沖周期內(nèi)，A相和B相發(fā)生四次相
步驟四：計數(shù)值進行鎖存，返回步驟一。
4. 根據(jù)權(quán)利要求3所述的四讀數(shù)頭增量式圓光柵耦合器，其特征在于，融合反變換模 塊的工作過程包括： 步驟一：對輸入的四路計數(shù)脈沖的計數(shù)值求平均，獲得平均計數(shù)脈沖值； 步驟二：判斷步驟一得到的平均計數(shù)脈沖值的最低位是否出現(xiàn)上升沿或者下降沿，若 是，轉(zhuǎn)入步驟三，若否，則計數(shù)脈沖的A相和B相的電平保持不變，轉(zhuǎn)入步驟一； 步驟三：比較所述平均計數(shù)脈沖值與上一個時鐘的平均計數(shù)脈沖值的大小相差是否超 過1，若是，則計數(shù)脈沖的A相和B相的電平均置低位，轉(zhuǎn)入步驟一，若否，則轉(zhuǎn)入步驟四； 步驟四：判斷所述的平均計數(shù)脈沖值和上一個時鐘以及上上個時鐘的平均計數(shù)脈沖值 的大小關(guān)系，采用三相狀態(tài)機對平均計數(shù)脈沖的A相、B相和Z相進行相應(yīng)的狀態(tài)轉(zhuǎn)換，獲 得一路A、B、Z相融合信號，再轉(zhuǎn)入步驟一； 所述三相狀態(tài)機包括A相、B相和Z相電平的8個狀態(tài)，分別為000狀態(tài)、001狀態(tài)、010 狀態(tài)、011狀態(tài)、100狀態(tài)、101狀態(tài)、110狀態(tài)和111狀態(tài)； 在000狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入100狀態(tài)；當(dāng)此 時平均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值大于上上個時鐘的計數(shù)值時，轉(zhuǎn)入101狀 態(tài)；當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入010狀態(tài)；當(dāng)此時平均計數(shù)脈 沖值為零，而且上一個時鐘的計數(shù)值等于上上個時鐘的計數(shù)值，轉(zhuǎn)入001狀態(tài)；當(dāng)此時平均 計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值小于上上個時鐘的計數(shù)值，轉(zhuǎn)入oil狀態(tài)； 在001狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入100狀態(tài)；當(dāng)此 時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入010狀態(tài)； 在010狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入000狀態(tài)；當(dāng)此 時平均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值大于上上個時鐘的計數(shù)值時，轉(zhuǎn)入001狀 態(tài)；當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入110狀態(tài)；當(dāng)此時平均計數(shù)脈 沖值為零，而且上一個時鐘的計數(shù)值等于上上個時鐘的計數(shù)值，轉(zhuǎn)入oil狀態(tài)；當(dāng)此時平均 計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值小于上上個時鐘的計數(shù)值，轉(zhuǎn)入111狀態(tài)； 在011狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入000狀態(tài)；當(dāng)此 時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入110狀態(tài)； 在100狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入110狀態(tài)；當(dāng)此 時平均計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值大于上上個時鐘的計數(shù)值時，轉(zhuǎn)入111狀 態(tài)；當(dāng)此時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入000狀態(tài)；當(dāng)此時平均計數(shù)脈 沖值為零，而且上一個時鐘的計數(shù)值等于上上個時鐘的計數(shù)值，轉(zhuǎn)入101狀態(tài)；當(dāng)此時平均 計數(shù)脈沖值為零，且上一個時鐘的計數(shù)值小于上上個時鐘的計數(shù)值，轉(zhuǎn)入001狀態(tài)； 在101狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入110狀態(tài)；當(dāng)此 時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入〇〇〇狀態(tài)；在110狀態(tài)，當(dāng)此時平均計 數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入010狀態(tài)；當(dāng)此時平均計數(shù)脈沖值為零，且上一 個時鐘的計數(shù)值大于上上個時鐘的計數(shù)值時，轉(zhuǎn)入011狀態(tài)；當(dāng)此時平均計數(shù)脈沖值小于 上一個時鐘的計數(shù)值時，轉(zhuǎn)入100狀態(tài)；當(dāng)此時平均計數(shù)脈沖值為零，而且上一個時鐘的計 數(shù)值等于上上個時鐘的計數(shù)值，轉(zhuǎn)入111狀態(tài)；當(dāng)此時平均計數(shù)脈沖值為零，且上一個時鐘 的計數(shù)值小于上上個時鐘的計數(shù)值，轉(zhuǎn)入101狀態(tài)； 在111狀態(tài)，當(dāng)此時平均計數(shù)脈沖值大于上一個時鐘的計數(shù)值時，轉(zhuǎn)入010狀態(tài)；當(dāng)此 時平均計數(shù)脈沖值小于上一個時鐘的計數(shù)值時，轉(zhuǎn)入100狀態(tài)。
5.根據(jù)權(quán)利要求4所述的四讀數(shù)頭增量式圓光柵耦合器，其特征在于，融合反變換模 塊的工作過程還包括： 采用三相狀態(tài)機對平均計數(shù)脈沖的A相、B相和Z相進行相應(yīng)的狀態(tài)轉(zhuǎn)換，獲得一路A、B、Z相融合信號后，所述Z相融合信號為初步融合信號采用輸入至融合反變換模塊的原 始四路Z相信號對初步融合信號2進行校正： 當(dāng)所述原始四路Z相信號中不少于兩路Z相信號出現(xiàn)零位時，且初步融合信號2處于 高電平的零位信號時，輸出Z'為高電平，否則為低電平，所述Z'為最終Z相融合信號。
【文檔編號】G01B11/26GK104482885SQ201410734719
【公開日】2015年4月1日 申請日期:2014年12月4日 優(yōu)先權(quán)日:2014年12月4日
【發(fā)明者】周彬彬, 王艦, 王常虹, 程炳坤 申請人:哈爾濱工業(yè)大學(xué)