基于fpga芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)的制作方法
【專(zhuān)利摘要】基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，涉及光電測(cè)量領(lǐng)域，解決了現(xiàn)有采用單點(diǎn)探測(cè)器無(wú)法達(dá)到多通道數(shù)、高精度、寬測(cè)量范圍、快速測(cè)量等要求的問(wèn)題，該系統(tǒng)包括陣列探測(cè)器，用于將接收的激光回波信號(hào)轉(zhuǎn)換為弱電流信號(hào)；與陣列探測(cè)器像元個(gè)數(shù)相等的多個(gè)前置放大器，用于將弱電流信號(hào)放大為電壓信號(hào)；與前置放大器個(gè)數(shù)相等的多個(gè)閾值比較器，用于比較電壓信號(hào)和參考電壓，產(chǎn)生用于標(biāo)記激光回波信號(hào)的計(jì)時(shí)停止脈沖信號(hào)；具有與閾值比較器個(gè)數(shù)相等的多個(gè)通道的FPGA芯片，用于測(cè)量接收的計(jì)時(shí)停止脈沖信號(hào)與計(jì)時(shí)開(kāi)始脈沖信號(hào)之間的時(shí)間差，得到脈沖飛行時(shí)間。本發(fā)明通過(guò)多通道信號(hào)處理，實(shí)現(xiàn)陣列信號(hào)的高精度、寬范圍、高速測(cè)量。
【專(zhuān)利說(shuō)明】基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及光電測(cè)量【技術(shù)領(lǐng)域】，具體涉及一種基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)。
【背景技術(shù)】
[0002]陣列式激光三維成像采用陣列探測(cè)器，同時(shí)對(duì)目標(biāo)進(jìn)行多點(diǎn)采樣，具有測(cè)量數(shù)據(jù)率高、測(cè)量速度快的優(yōu)點(diǎn)，可以避免采用單點(diǎn)探測(cè)器時(shí)由于掃描引起的目標(biāo)畸變，更好的保持目標(biāo)的結(jié)構(gòu)特征。目前，單點(diǎn)探測(cè)器的信號(hào)處理技術(shù)較為成熟，采用模擬法、數(shù)字法等多種方法，可以獲得高精度的目標(biāo)距離信息。但是在陣列探測(cè)時(shí)，由于探測(cè)器像元數(shù)急劇增力口，將單點(diǎn)探測(cè)器的信號(hào)處理過(guò)程進(jìn)行簡(jiǎn)單復(fù)制將大大提高系統(tǒng)體積、功耗、成本等，在大規(guī)模陣列應(yīng)用中將變得非常不現(xiàn)實(shí)。在陣列探測(cè)器信號(hào)處理過(guò)程中，對(duì)各個(gè)像元的脈沖飛行時(shí)間測(cè)量是陣列激光三維成像的核心與難點(diǎn)技術(shù)，涉及測(cè)量的通道數(shù)、測(cè)量精度、測(cè)量時(shí)間范圍、測(cè)量速度等多個(gè)方面，但是，現(xiàn)有采用單點(diǎn)探測(cè)器的測(cè)量方式與手段無(wú)法達(dá)到多通道數(shù)、高精度、寬測(cè)量范圍、快速測(cè)量等要求。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有采用單點(diǎn)探測(cè)器無(wú)法達(dá)到多通道數(shù)、高精度、寬測(cè)量范圍、快速測(cè)量等要求的問(wèn)題，本發(fā)明提供一種基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)。
[0004]本發(fā)明為解決技術(shù)問(wèn)題所采用的技術(shù)方案如下:
[0005]基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，包括:
[0006]陣列探測(cè)器，用于將接收的激光回波信號(hào)轉(zhuǎn)換為弱電流信號(hào)；
[0007]與陣列探測(cè)器像元個(gè)數(shù)相等的多個(gè)前置放大器，用于將弱電流信號(hào)放大為電壓信號(hào);
[0008]與前置放大器個(gè)數(shù)相等的多個(gè)閾值比較器，用于比較電壓信號(hào)和參考電壓，產(chǎn)生用于標(biāo)記激光回波信號(hào)的計(jì)時(shí)停止脈沖信號(hào)；
[0009]具有與閾值比較器個(gè)數(shù)相等的多個(gè)通道的FPGA芯片，用于測(cè)量接收的計(jì)時(shí)停止脈沖信號(hào)與計(jì)時(shí)開(kāi)始脈沖信號(hào)之間的時(shí)間差，得到脈沖飛行時(shí)間。
[0010]所述FPGA芯片包括:
[0011]與閾值比較器個(gè)數(shù)相等的多個(gè)完全一致的時(shí)間數(shù)字轉(zhuǎn)換器，用于檢測(cè)閾值比較器輸出的計(jì)時(shí)停止脈沖信號(hào)的變化，計(jì)時(shí)停止脈沖信號(hào)發(fā)生變化的時(shí)刻對(duì)應(yīng)激光回波信號(hào)時(shí)間；
[0012]軟核處理器，用于采集所有時(shí)間數(shù)字轉(zhuǎn)換器輸出的計(jì)時(shí)數(shù)據(jù)，并打包成UDP數(shù)據(jù)包，利用軟件MAC或者硬件MAC進(jìn)行處理；
[0013]與以太網(wǎng)相連的RJ45接口，用于將UDP數(shù)據(jù)包發(fā)送到網(wǎng)絡(luò)上進(jìn)行后續(xù)處理。
[0014]所述時(shí)間數(shù)字轉(zhuǎn)換器包括:
[0015]鎖相環(huán)，用于將板上晶振的時(shí)鐘信號(hào)調(diào)整為具有均勻相位差的多個(gè)高頻時(shí)鐘信號(hào);
[0016]多個(gè)計(jì)數(shù)器，以鎖相環(huán)產(chǎn)生的具有均勻相位差的高頻時(shí)鐘信號(hào)作為計(jì)數(shù)時(shí)鐘進(jìn)行計(jì)時(shí)；
[0017]加法器，用于將多個(gè)計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘相加得到計(jì)時(shí)數(shù)據(jù)。
[0018]所述陣列探測(cè)器采用線陣列探測(cè)器、面陣列探測(cè)器或者采用多個(gè)單點(diǎn)探測(cè)器聯(lián)用形式。
[0019]所述前置放大器采用ADI公司的型號(hào)為AD8015的跨阻放大器。
[0020]所述閾值比較器采用型號(hào)為ADCMP604的高速比較器，其參考電壓大小可以根據(jù)環(huán)境光強(qiáng)弱進(jìn)行調(diào)節(jié)。
[0021]所述FPGA芯片作為系統(tǒng)的計(jì)時(shí)處理器，采用Xilinx公司的Virtex_5。
[0022]本發(fā)明的有益效果是:本發(fā)明的一種利用FPGA芯片實(shí)現(xiàn)陣列探測(cè)器高分辨率回波到達(dá)時(shí)間測(cè)量系統(tǒng)，采用陣列探測(cè)器和FPGA處理器，利用多相位時(shí)鐘驅(qū)動(dòng)多個(gè)計(jì)數(shù)器對(duì)同一時(shí)間間隔進(jìn)行測(cè)量，具有簡(jiǎn)便、資源占用率低、無(wú)需后續(xù)校準(zhǔn)與檢驗(yàn)、可擴(kuò)展性好、分辨率可在線編程等多種優(yōu)點(diǎn)，可以應(yīng)用于陣列探測(cè)器的后續(xù)信號(hào)處理，在熒光成像、高精度的激光三維成像等領(lǐng)域有極大應(yīng)用前景，本發(fā)明可以獨(dú)立的測(cè)量陣列探測(cè)器輸出信號(hào)到達(dá)時(shí)間。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0023]圖1為本發(fā)明的基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)的結(jié)構(gòu)組成示意圖；
[0024]圖2為FPGA芯片的內(nèi)部結(jié)構(gòu)示意圖；
[0025]圖3為64路完全一致的時(shí)間數(shù)字轉(zhuǎn)換器(TDC)中的I路時(shí)間數(shù)字轉(zhuǎn)換器的結(jié)構(gòu)示意圖；
[0026]圖4為多時(shí)鐘計(jì)時(shí)原理示意圖。
【具體實(shí)施方式】
[0027]以下結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
[0028]如圖1所示，本發(fā)明的基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，主要由陣列探測(cè)器、多個(gè)前置放大器、多個(gè)閾值比較器和FPGA芯片組成，陣列探測(cè)器分別與多個(gè)前置放大器通過(guò)電纜線或者導(dǎo)線相連，陣列探測(cè)器的每個(gè)像元分別對(duì)應(yīng)一個(gè)前置放大器，多個(gè)前置放大器分別與多個(gè)閾值比較器通過(guò)電纜線或者導(dǎo)線相連，每個(gè)前置放大器分別對(duì)應(yīng)一個(gè)閾值比較器，多個(gè)閾值比較器均與FPGA芯片通過(guò)電纜線或者導(dǎo)線相連，陣列探測(cè)器的像元個(gè)數(shù)、前置放大器的個(gè)數(shù)和閾值比較器的個(gè)數(shù)相等，設(shè)為N (N> I)。
[0029]本實(shí)施方式中，陣列探測(cè)器包含N (N > I)個(gè)像元，根據(jù)所需探測(cè)的激光波段，選擇對(duì)應(yīng)合適的陣列探測(cè)器；陣列探測(cè)器工作于線性模式，其輸出信號(hào)的強(qiáng)度與入射光的強(qiáng)度成正比例關(guān)系，輸出信號(hào)的形式為電流或者電壓；陣列探測(cè)器具備內(nèi)部增益功能，增益大小與外加偏壓大小相關(guān)。
[0030]本實(shí)施方式中，陣列探測(cè)器采用線陣列探測(cè)器、面陣列探測(cè)器或者采用多個(gè)單點(diǎn)探測(cè)器聯(lián)用形式。[0031]本實(shí)施方式中，陣列探測(cè)器接將收到的外部的激光回波信號(hào)轉(zhuǎn)換為弱電流信號(hào)分別傳輸給多個(gè)前置放大器，陣列探測(cè)器輸出的弱電流信號(hào)強(qiáng)度與激光回波信號(hào)強(qiáng)度成正比例關(guān)系。
[0032]本實(shí)施方式中，由于陣列探測(cè)器輸出的弱電流信號(hào)極弱，需要經(jīng)過(guò)前置放大器放大后，方可與閾值比較器的閾值即參考電壓進(jìn)行比較。
[0033]本實(shí)施方式中，前置放大器采用跨阻放大器，具體采用ADI公司型號(hào)為AD8015的專(zhuān)用跨阻放大器，可以在較高的增益條件下實(shí)現(xiàn)較大的信號(hào)帶寬，保證探測(cè)信號(hào)的上升時(shí)間，此上升時(shí)間的抖動(dòng)將影響系統(tǒng)的最終距離測(cè)量的分辨率和精度。
[0034]本實(shí)施方式中，多個(gè)前置放大器對(duì)接收到的陣列探測(cè)器輸出的弱電流信號(hào)分別進(jìn)行放大作用，并將其轉(zhuǎn)換為電壓信號(hào)分別傳輸給對(duì)應(yīng)的閾值比較器，經(jīng)過(guò)前置放大器放大后的電壓信號(hào)可以達(dá)到與閾值比較器的閾值相比的水平。
[0035]本實(shí)施方式中，多個(gè)閾值比較器分別接收經(jīng)過(guò)前置放大器放大后的電壓信號(hào)，并將該電壓信號(hào)與閾值即參考電壓進(jìn)行比較，確定是否有激光回波信號(hào)產(chǎn)生，如果閾值比較器檢測(cè)到有激光回波信號(hào)產(chǎn)生時(shí)，則產(chǎn)生用于標(biāo)記激光回波信號(hào)時(shí)刻的數(shù)字脈沖信號(hào)即計(jì)時(shí)停止脈沖信號(hào)傳輸給FPGA芯片。
[0036]本實(shí)施方式中，閾值比較器采用高速比較器，具體采用型號(hào)為ADCMP604的高速比較器，其閾值即參考電壓大小可以根據(jù)環(huán)境光強(qiáng)弱進(jìn)行調(diào)節(jié)，電壓幅度與所選用的FPGA芯片相匹配，可采用CMOS/LVTTL/LVDS等電平標(biāo)準(zhǔn)。
[0037]本實(shí)施方式中，采用Xilinx公司的Virtex_5FPGA芯片作為系統(tǒng)的計(jì)時(shí)處理器，自身具有豐富的邏輯資源和輸入輸出接口，具有可編程性和多通道處理能力，在不更改硬件設(shè)計(jì)的條件下，仍可對(duì)系統(tǒng)的計(jì)時(shí)精度等參數(shù)進(jìn)行進(jìn)一步的軟件調(diào)整，具有極大的靈活性。
[0038]本實(shí)施方式中，F(xiàn)PGA芯片片內(nèi)具有與陣列探測(cè)器的像元個(gè)數(shù)、前置放大器的個(gè)數(shù)和閾值比較器的個(gè)數(shù)相等的的N (N> I)個(gè)通道，每個(gè)通道可以產(chǎn)生M (M>1)個(gè)具有相同相位差(2 π /M)的高頻時(shí)鐘，每個(gè)高頻時(shí)鐘采用I個(gè)計(jì)數(shù)器進(jìn)行計(jì)時(shí)，各通道功能與結(jié)構(gòu)完全一致，所有通道共用一個(gè)計(jì)時(shí)開(kāi)始脈沖信號(hào)。
[0039]本實(shí)施方式中，F(xiàn)PGA芯片片內(nèi)的N個(gè)通道分別接收對(duì)應(yīng)的閾值比較器產(chǎn)生的計(jì)時(shí)停止脈沖信號(hào)，計(jì)時(shí)開(kāi)始脈沖信號(hào)由外部傳輸給FPGA芯片，利用FPGA芯片片內(nèi)的MXN (N> 1，M>1)個(gè)具有等相位差的高頻時(shí)鐘以及MXN個(gè)計(jì)數(shù)器測(cè)量該計(jì)時(shí)停止脈沖信號(hào)與計(jì)時(shí)開(kāi)始脈沖信號(hào)之間的時(shí)間差即脈沖飛行時(shí)間，在有限的時(shí)鐘頻率下，可以獲得極高的計(jì)時(shí)精度，提高了系統(tǒng)距離測(cè)量的分辨率和精度。
[0040]本實(shí)施方式中，F(xiàn)PGA芯片片內(nèi)包含有N (N > I)個(gè)完全一致的時(shí)間數(shù)字轉(zhuǎn)換器(TDC)和軟核處理器，N個(gè)完全一致的時(shí)間數(shù)字轉(zhuǎn)換器用于檢測(cè)N個(gè)閾值比較器輸出的N路計(jì)時(shí)停止脈沖信號(hào)的變化，計(jì)時(shí)停止脈沖信號(hào)發(fā)生變化的時(shí)刻對(duì)應(yīng)激光回波信號(hào)時(shí)間，軟核處理器用于采集N個(gè)時(shí)間數(shù)字轉(zhuǎn)換器輸出的計(jì)時(shí)數(shù)據(jù)，并打包成UDP數(shù)據(jù)包，利用軟核處理器中的軟件MAC或者硬件MAC進(jìn)行處理并通過(guò)RJ45接口與以太網(wǎng)相連，將UDP數(shù)據(jù)包發(fā)送到網(wǎng)絡(luò)上，進(jìn)行后續(xù)的信號(hào)處理求取脈沖飛行時(shí)間。
[0041]本實(shí)施方式中，I個(gè)時(shí)間數(shù)字轉(zhuǎn)換器(復(fù)位信號(hào)未標(biāo)注)由鎖相環(huán)(PLL)、M (M >I)個(gè)計(jì)數(shù)器和加法器組成，鎖相環(huán)用于將板上晶振的時(shí)鐘信號(hào)調(diào)整為所需要的高頻時(shí)鐘信號(hào)，板上晶振的時(shí)鐘信號(hào)的頻率為50MHz，M路高頻時(shí)鐘信號(hào)相互間的相位差為2 π /M，M路高頻時(shí)鐘信號(hào)相位差均勻分布，高頻時(shí)鐘信號(hào)的頻率為f，則每個(gè)通道的M路時(shí)鐘信號(hào)的相對(duì)延時(shí)為f/M，該高頻時(shí)鐘信號(hào)作為計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘，計(jì)時(shí)開(kāi)始脈沖信號(hào)由激光發(fā)射時(shí)的采樣信號(hào)確定，N路計(jì)時(shí)停止脈沖信號(hào)為N個(gè)閾值比較器的輸出信號(hào)，通過(guò)加法器將M個(gè)計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘相加，得到計(jì)時(shí)數(shù)據(jù)，即計(jì)數(shù)值之和C，則一個(gè)通道的脈沖飛行時(shí)間為:t=C/f/M，其他通道的脈沖飛行時(shí)間與上述相同。
[0042]由于計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘跳變僅在時(shí)鐘的上升沿運(yùn)動(dòng)，因此若采用單一時(shí)鐘，則對(duì)于小于時(shí)鐘時(shí)間間隔的事件將無(wú)法測(cè)量，本發(fā)明采用多路時(shí)鐘延時(shí)，在時(shí)鐘時(shí)間間隔內(nèi)插入多個(gè)時(shí)鐘上升沿，從而可以實(shí)現(xiàn)超過(guò)時(shí)鐘頻率的計(jì)時(shí)精度。
[0043]假設(shè)N=64，M=4，則陣列探測(cè)器包含有64個(gè)像元，系統(tǒng)中包含有64個(gè)前置放大器和64個(gè)閾值比較器，F(xiàn)PGA芯片片內(nèi)包含有64個(gè)時(shí)間數(shù)字轉(zhuǎn)換器(TDC);如圖2所示，stop I?64為64個(gè)閾值比較器輸出的64路計(jì)時(shí)停止脈沖信號(hào),TDCchl?64為64個(gè)完全一致的時(shí)間數(shù)字轉(zhuǎn)換器(TDC)，軟核處理器用于采集64個(gè)時(shí)間數(shù)字轉(zhuǎn)換器輸出的計(jì)時(shí)數(shù)據(jù)通過(guò)網(wǎng)絡(luò)發(fā)送給上位機(jī)；如圖3所示，每個(gè)通道產(chǎn)生4個(gè)具有相同相位差(90° )的高頻時(shí)鐘，4個(gè)高頻時(shí)鐘采用4個(gè)計(jì)數(shù)器進(jìn)行計(jì)時(shí)，則每個(gè)通道采用4個(gè)計(jì)數(shù)器進(jìn)行計(jì)時(shí)，64個(gè)通道共有256個(gè)計(jì)數(shù)器計(jì)時(shí)；鎖相環(huán)將頻率為50MHz的板上晶振的時(shí)鐘信號(hào)調(diào)整為頻率為250MHz的高頻時(shí)鐘信號(hào)，4路高頻時(shí)鐘信號(hào)相互間的相位相差為90°，相位差均勻分布，其他3路相對(duì)于第I路來(lái)說(shuō)每路依次延遲為90°，180° ,270°，250MHz高頻時(shí)鐘時(shí)，各時(shí)鐘依次延遲時(shí)間為1ns，4路250MHz高頻時(shí)鐘總計(jì)時(shí)時(shí)間為計(jì)數(shù)值之和X 1ns，設(shè)鎖相環(huán)(PLL)輸出的高頻時(shí)鐘為4個(gè)，則對(duì)應(yīng)4個(gè)計(jì)數(shù)器，計(jì)數(shù)時(shí)鐘頻率為250MHz，計(jì)數(shù)值之和為C，則脈沖飛行時(shí)間為:t=C/250/4o
[0044]如圖4所示，開(kāi)始與結(jié)束間實(shí)際時(shí)間間隔為6.75個(gè)時(shí)鐘，而4個(gè)計(jì)數(shù)器的計(jì)數(shù)值總和為27，考慮到等效時(shí)鐘乘4，對(duì)應(yīng)的精密時(shí)鐘個(gè)數(shù)應(yīng)為27/4=6.75，其精度遠(yuǎn)高于單時(shí)
鐘測(cè)量結(jié)果。
【權(quán)利要求】
1.基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，其特征在于，包括: 陣列探測(cè)器，用于將接收的激光回波信號(hào)轉(zhuǎn)換為弱電流信號(hào)； 與陣列探測(cè)器像元個(gè)數(shù)相等的多個(gè)前置放大器，用于將弱電流信號(hào)放大為電壓信號(hào)；與前置放大器個(gè)數(shù)相等的多個(gè)閾值比較器，用于比較電壓信號(hào)和參考電壓，產(chǎn)生用于標(biāo)記激光回波信號(hào)的計(jì)時(shí)停止脈沖信號(hào)； 具有與閾值比較器個(gè)數(shù)相等的多個(gè)通道的FPGA芯片，用于測(cè)量接收的計(jì)時(shí)停止脈沖信號(hào)與計(jì)時(shí)開(kāi)始脈沖信號(hào)之間的時(shí)間差，得到脈沖飛行時(shí)間。
2.根據(jù)權(quán)利要求1所述的基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，其特征在于，所述FPGA芯片包括: 與閾值比較器個(gè)數(shù)相等的多個(gè)完全一致的時(shí)間數(shù)字轉(zhuǎn)換器，用于檢測(cè)閾值比較器輸出的計(jì)時(shí)停止脈沖信號(hào)的變化，計(jì)時(shí)停止脈沖信號(hào)發(fā)生變化的時(shí)刻對(duì)應(yīng)激光回波信號(hào)時(shí)間；軟核處理器，用于采集所有時(shí)間數(shù)字轉(zhuǎn)換器輸出的計(jì)時(shí)數(shù)據(jù)，并打包成UDP數(shù)據(jù)包，利用軟件MAC或者硬件MAC進(jìn)行處理； 與以太網(wǎng)相連的RJ45接口，用于將UDP數(shù)據(jù)包發(fā)送到網(wǎng)絡(luò)上進(jìn)行后續(xù)處理。
3.根據(jù)權(quán)利要求2所述的基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，其特征在于，所述時(shí)間數(shù)字轉(zhuǎn)換器包括: 鎖相環(huán)，用于將板上晶振的時(shí)鐘信號(hào)調(diào)整為具有均勻相位差的多個(gè)高頻時(shí)鐘信號(hào)； 多個(gè)計(jì)數(shù)器，以鎖相環(huán)產(chǎn)生的具有均勻相位差的高頻時(shí)鐘信號(hào)作為計(jì)數(shù)時(shí)鐘進(jìn)行計(jì)時(shí)； 加法器，用于將多個(gè)計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘相加得到計(jì)時(shí)數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，其特征在于，所述陣列探測(cè)器采用線陣列探測(cè)器、面陣列探測(cè)器或者采用多個(gè)單點(diǎn)探測(cè)器聯(lián)用形式。
5.根據(jù)權(quán)利要求1所述的基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，其特征在于，所述前置放大器采用ADI公司型號(hào)為AD8015的跨阻放大器。
6.根據(jù)權(quán)利要求1所述的基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，其特征在于，所述閾值比較器采用型號(hào)為ADCMP604的高速比較器，其參考電壓大小可以根據(jù)環(huán)境光強(qiáng)弱進(jìn)行調(diào)節(jié)。
7.根據(jù)權(quán)利要求1所述的基于FPGA芯片的多通道激光回波時(shí)間測(cè)量系統(tǒng)，其特征在于，所述FPGA芯片作為系統(tǒng)的計(jì)時(shí)處理器，采用Xilinx公司的Virtex_5。
【文檔編號(hào)】G01S7/487GK103698770SQ201310671323
【公開(kāi)日】2014年4月2日 申請(qǐng)日期:2013年12月11日 優(yōu)先權(quán)日:2013年12月11日
【發(fā)明者】王飛, 王挺峰, 王化龍, 郭勁 申請(qǐng)人:中國(guó)科學(xué)院長(zhǎng)春光學(xué)精密機(jī)械與物理研究所