專(zhuān)利名稱(chēng)：用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及周界安防領(lǐng)域，特別涉及一種用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備及其方法。
背景技術(shù)：
目前，應(yīng)用于周界報(bào)警的安防系統(tǒng)主要包括微波報(bào)警系統(tǒng)、主動(dòng)紅外報(bào)警系統(tǒng)、泄露電纜周界報(bào)警系統(tǒng)、靜電感應(yīng)周界報(bào)警系統(tǒng)以及攝像機(jī)視頻識(shí)別系統(tǒng)等。上述傳統(tǒng)的周界報(bào)警系統(tǒng)應(yīng)用在長(zhǎng)距離條件下的監(jiān)控時(shí)，存在很多問(wèn)題。例如微波報(bào)警系統(tǒng)或主動(dòng)紅外報(bào)警系統(tǒng)等監(jiān)控方式只能適用于視距及平坦區(qū)域，受地形的高低、曲折、轉(zhuǎn)彎、折彎等環(huán)境因素影響很大，而且它們不適合惡劣氣候，易受自然氣候影響，準(zhǔn)確率也較低。同時(shí)由于傳感器單元一般是有源的，所以在長(zhǎng)距離監(jiān)測(cè)的情況下，難以解決野外供電的問(wèn)題，傳感器單元的壽命也較短，在長(zhǎng)時(shí)間連續(xù)使用的情況下，設(shè)備的維護(hù)成本也較高。因此，長(zhǎng)距離可定位的周界報(bào)警系統(tǒng)作為全新的安防設(shè)備，具有明顯的優(yōu)勢(shì)。報(bào)警系統(tǒng)分為室外監(jiān)控光纜和綜合處理設(shè)備兩部分。綜合處理設(shè)備位于監(jiān)控室機(jī)房?jī)?nèi)，按功能來(lái)劃分，可以由光源、光路輸出模塊、光電轉(zhuǎn)換電路、模數(shù)轉(zhuǎn)換模塊、數(shù)字信號(hào)處理模塊及報(bào)警模塊組成。其工作過(guò)程為光源在光源驅(qū)動(dòng)電路的控制下，發(fā)出的光經(jīng)光路輸出模塊處理后進(jìn)入室外監(jiān)控光纜；室外監(jiān)控光纜返回的光到達(dá)光電轉(zhuǎn)換電路之后，經(jīng)模數(shù)轉(zhuǎn)換和數(shù)字信號(hào)處理模塊進(jìn)行處理；之后進(jìn)行分析并識(shí)別出擾動(dòng)信號(hào)，然后再根據(jù)對(duì)擾動(dòng)信號(hào)的分析結(jié)果進(jìn)行相應(yīng)的報(bào)警操作?，F(xiàn)有技術(shù)中，采用市面上成熟的采集卡，把經(jīng)模數(shù)轉(zhuǎn)換和數(shù)字信號(hào)處理模塊處理過(guò)的數(shù)據(jù)采集到工業(yè)計(jì)算機(jī)上，利用工業(yè)計(jì)算機(jī)進(jìn)行處理。這類(lèi)采集卡功能單一，僅僅完成數(shù)據(jù)采集功能，沒(méi)有預(yù)處理功能。另外，工業(yè)計(jì)算機(jī)處理采用軟件處理方法，這種方案的優(yōu)點(diǎn)是算法移植簡(jiǎn)單，開(kāi)發(fā)難度較低，缺點(diǎn)是由于數(shù)據(jù)量大，算法比較復(fù)雜，很難實(shí)時(shí)實(shí)現(xiàn)，存在數(shù)據(jù)丟失問(wèn)題。但是，如果數(shù)據(jù)處理全部用硬件實(shí)現(xiàn)，開(kāi)發(fā)難度大，周期長(zhǎng)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供一種用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備，用以實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)采集和預(yù)處理功能，達(dá)到實(shí)時(shí)分析的目的。為了達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備，包括同步脈沖發(fā)生器、光電模塊、模數(shù)轉(zhuǎn)換器、FPGA、第一 DDR存儲(chǔ)器、第二 DDR存儲(chǔ)器和高性能工業(yè)計(jì)算機(jī)，其特征在于所述同步脈沖發(fā)生器分別連接所述光電模塊和FPGA，所述光電模塊連接所述模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器連接所述FPGA，所述FPGA分別連接所述第一 DDR存儲(chǔ)器、第二 DDR存儲(chǔ)器和高性能工業(yè)計(jì)算機(jī)。所述同步脈沖發(fā)生器，用以產(chǎn)生具有一定重復(fù)頻率的一定脈寬的同步脈沖信號(hào)，用來(lái)同步光電模塊和FPGA (即數(shù)據(jù)采集控制器)，從而使得系統(tǒng)采集到光電模塊產(chǎn)生的有效信號(hào)。所述重復(fù)頻率可以設(shè)置。
所述光電模塊，用以產(chǎn)生激光發(fā)射和激光干涉接收。當(dāng)所述同步脈沖發(fā)生器產(chǎn)生脈沖時(shí)，光電模塊發(fā)射激光，同時(shí)接收激光干涉光，并將其轉(zhuǎn)換成電信號(hào)輸出到模數(shù)轉(zhuǎn)換器的輸入端；當(dāng)所述同步脈沖發(fā)生器的脈沖結(jié)束時(shí)，光電模塊停止發(fā)射激光，干涉光則延時(shí)一段時(shí)間后結(jié)束，延時(shí)時(shí)間與系統(tǒng)探測(cè)距離有關(guān)。
所述模數(shù)轉(zhuǎn)換器，其功能是完成模擬電信號(hào)到數(shù)字電信號(hào)的轉(zhuǎn)換。
所述FPGA，其功能是完成數(shù)據(jù)采集、數(shù)據(jù)緩存、數(shù)據(jù)預(yù)處理、數(shù)據(jù)輸出等功能。
所述第一 DDR存儲(chǔ)器和第二 DDR存儲(chǔ)器，其功能是緩存數(shù)據(jù)。
所述高性能工業(yè)計(jì)算機(jī)，其功能是用于數(shù)據(jù)處理和分析。
進(jìn)一步地，F(xiàn)PGA內(nèi)部設(shè)計(jì)為由數(shù)據(jù)采集控制單元、第一存儲(chǔ)器控制單元、第二存儲(chǔ)器控制單元、第一 FFT處理單元、第二 FFT處理單元、預(yù)處理數(shù)據(jù)控制單元、FIFO存儲(chǔ)器和 PCIE接口控制器組成，所述的數(shù)據(jù)采集控制單元分別連接同步脈沖發(fā)生器、模數(shù)轉(zhuǎn)換器、第一存儲(chǔ)器控制單元、第二存儲(chǔ)器控制單元和預(yù)處理數(shù)據(jù)控制單元，所述第一存儲(chǔ)控制器單元連接所述第一 DDR存儲(chǔ)器，所述第二存儲(chǔ)控制器單元連接所述第二 DDR存儲(chǔ)器，所述預(yù)處理數(shù)據(jù)控制單元分別連接第一 FFT處理單元、第二 FFT處理單元和FIFO存儲(chǔ)器，所述FIFO 存儲(chǔ)器連接PCIE接口控制器，所述PCIE接口控制器連接高性能工業(yè)計(jì)算機(jī)。
所述數(shù)據(jù)采集控制單元，其功能是用來(lái)控制數(shù)據(jù)采集流程，切換數(shù)據(jù)緩存通道、控制數(shù)據(jù)數(shù)據(jù)輸出通道切換。
所述第一存儲(chǔ)器控制單元，其功能是用來(lái)對(duì)第一 DDR存儲(chǔ)器讀寫(xiě)控制以及對(duì)所述第一 FFT處理單元數(shù)據(jù)輸入控制。
所述第二存儲(chǔ)器控制單元，其功能是用來(lái)對(duì)第二 DDR存儲(chǔ)器讀寫(xiě)控制以及對(duì)所述第二 FFT處理單元數(shù)據(jù)輸入控制。
所述第一 FFT處理單元和第二 FFT處理單元，其功能是對(duì)輸入數(shù)據(jù)序列進(jìn)行FFT 變換。
所述預(yù)處理數(shù)據(jù)控制單元，其功能是控制第一 FFT處理單元和第二 FFT處理單元數(shù)據(jù)輸出流程，使得兩個(gè)單元的數(shù)據(jù)能夠順暢的輸出而不產(chǎn)生沖突。
所述FIFO存儲(chǔ)器，其功能是用來(lái)緩存第一 FFT處理單元和第二 FFT處理單元輸出的數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)先進(jìn)先出的作用。
所述PCIE接口控制器，其功能是實(shí)現(xiàn)PCIE總線接口控制。
本發(fā)明一種用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備，通過(guò)如下步驟實(shí)現(xiàn)實(shí)時(shí)數(shù)據(jù)的采集和預(yù)處理，達(dá)到實(shí)時(shí)分析的目的第一步，同步脈沖發(fā)生器產(chǎn)生具有一定脈沖寬度和重復(fù)頻率的同步信號(hào)；第二步，當(dāng)同步信號(hào)產(chǎn)生時(shí)，光電模塊發(fā)射脈沖激光，同時(shí)接收到有效的激光干涉信號(hào)并將其轉(zhuǎn)換成有效的電壓信號(hào)；第三步，模數(shù)轉(zhuǎn)換器把電壓信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；第四步，F(xiàn)PGA采集模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號(hào)，并完成緩存(即數(shù)據(jù)存入第一 DDR存儲(chǔ)器或第二 DDR存儲(chǔ)器)、數(shù)據(jù)重排列、FFT變換、最后經(jīng)PCIE總線輸出；第五步，高性能工業(yè)計(jì)算機(jī)接收FPGA經(jīng)PCIE總線發(fā)來(lái)的數(shù)據(jù)，進(jìn)行后續(xù)算法處理和數(shù)據(jù)分析。
由于本系統(tǒng)數(shù)據(jù)量大，數(shù)據(jù)采樣率高，為了達(dá)到實(shí)時(shí)信號(hào)采集和處理的目的，在上述第四步采用乒乓數(shù)據(jù)緩存和預(yù)處理的方式，其原理為假定系統(tǒng)采集M條長(zhǎng)度為N的曲線數(shù)據(jù)，組成一個(gè)MXN的二維數(shù)組，即MXN的矩陣；例如，當(dāng)系統(tǒng)探測(cè)長(zhǎng)度為50km時(shí)，取 MXN=512x50000 ;然后對(duì)采集到的MXN 二維數(shù)組進(jìn)行矩陣轉(zhuǎn)置，得到MXN的數(shù)組；對(duì)轉(zhuǎn)換好的這個(gè)二維數(shù)組的每一行進(jìn)行FFT變換，然后進(jìn)行分析；這樣就可以對(duì)系統(tǒng)探測(cè)距離范圍內(nèi)的每一個(gè)位置進(jìn)行分析。由于系統(tǒng)需要實(shí)時(shí)采集數(shù)據(jù)和處理，因此采用乒乓數(shù)據(jù)采集和處理方式；但矩陣轉(zhuǎn)置和FFT比較耗時(shí)，對(duì)于計(jì)算機(jī)這種多任務(wù)系統(tǒng)來(lái)說(shuō)，處理能力十分有限；另一方面，矩陣轉(zhuǎn)置和FFT適合流水線處理方式，而FPGA具有高效的并行處理能力和高效流水線技術(shù)，因此這部分?jǐn)?shù)據(jù)處理采用FPGA來(lái)處理比較合適。具體實(shí)現(xiàn)過(guò)程如下第41步，(I)當(dāng)FPGA接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元開(kāi)始采集一組數(shù)據(jù)(數(shù)據(jù)長(zhǎng)度為N，例如N=50，000)，并通過(guò)第一存儲(chǔ)器控制單元把數(shù)據(jù)存入第一 DDR存儲(chǔ)器；(2)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)K進(jìn)行計(jì)數(shù)；(3)當(dāng)同步脈沖信號(hào)產(chǎn)生次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時(shí)，此時(shí)，第一DDR 存儲(chǔ)器已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組，包含MXN個(gè)數(shù)據(jù)；這時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生次數(shù)K清零，轉(zhuǎn)入第42步；第42步，并行執(zhí)行以下功能(1)當(dāng)FPGA接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元開(kāi)始采集一組數(shù)據(jù)(數(shù)據(jù)長(zhǎng)度為N，例如N=50，000)，并通過(guò)第二存儲(chǔ)器控制單元把數(shù)據(jù)存入第二 DDR存儲(chǔ)器；(2)第一存儲(chǔ)器控制單元從第一DDR存儲(chǔ)器中存儲(chǔ)的二維數(shù)組按列的順序取數(shù)據(jù)，每列數(shù)據(jù)長(zhǎng)度為M，共N列；把這些按列取出的數(shù)據(jù)按順序送入第一 FFT處理單元；(3)第一FFT處理單元開(kāi)始對(duì)每列數(shù)據(jù)進(jìn)行FFT變換，其結(jié)果進(jìn)入預(yù)處理數(shù)據(jù)控制單元;(4)預(yù)處理數(shù)據(jù)控制單元把第一FFT處理單元輸出的數(shù)據(jù)寫(xiě)入FIFO存儲(chǔ)器；(5)當(dāng)探測(cè)到FIFO存儲(chǔ)器有數(shù)據(jù)時(shí)，PCIE接口控制器讀取數(shù)據(jù)并通過(guò)PCIE總線上傳到高性能工業(yè)計(jì)算機(jī)；(6)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)K進(jìn)行計(jì)數(shù)；(7)當(dāng)同步脈沖信號(hào)產(chǎn)生的次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時(shí)，此時(shí)，第二 DDR 存儲(chǔ)器已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組，包含MX N個(gè)數(shù)據(jù)；由于FPGA具有高效的并行處理能力和高效流水線技術(shù)，此時(shí)第一 DDR存儲(chǔ)器中存儲(chǔ)的二維數(shù)組已經(jīng)全部被讀取并完成FFT變換、其結(jié)果已被上傳到高性能工業(yè)計(jì)算機(jī)；此時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第 43步；第43步，并行執(zhí)行以下功能(I)當(dāng)FPGA接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元開(kāi)始采集一組數(shù)據(jù)(數(shù)據(jù)長(zhǎng)度為N，例如N=50，000)，并通過(guò)第一存儲(chǔ)器控制單元把數(shù)據(jù)存入第一 DDR存儲(chǔ)器；(2)第二存儲(chǔ)器控制單元從第二DDR存儲(chǔ)器中存儲(chǔ)的二維數(shù)組按列的順序取數(shù)據(jù)，每列數(shù)據(jù)長(zhǎng)度為M，共N列；把這些按列取出的數(shù)據(jù)按順序送入第二 FFT處理單元；(3)第二FFT處理單元開(kāi)始對(duì)每列數(shù)據(jù)進(jìn)行FFT變換，其結(jié)果進(jìn)入預(yù)處理數(shù)據(jù)控制單元;(4)預(yù)處理數(shù)據(jù)控制單元把第二FFT處理單元輸出的數(shù)據(jù)寫(xiě)入FIFO存儲(chǔ)器；(5)當(dāng)探測(cè)到FIFO存儲(chǔ)器有數(shù)據(jù)時(shí)，PCIE接口控制器讀取數(shù)據(jù)并通過(guò)PCIE總線上傳到高性能工業(yè)計(jì)算機(jī)；
(6)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)k進(jìn)行計(jì)數(shù)；
(7)當(dāng)同步脈沖信號(hào)產(chǎn)生的次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時(shí)，此時(shí)，第一 DDR存儲(chǔ)器已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組，包含MX N個(gè)數(shù)據(jù)；由于FPGA具有高效的并行處理能力和高效流水線技術(shù)，此時(shí)第二 DDR存儲(chǔ)器中存儲(chǔ)的二維數(shù)組已經(jīng)全部被讀取并完成FFT變換、其結(jié)果已被上傳到高性能工業(yè)計(jì)算機(jī)；此時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第42步；
第44步，重復(fù)上述第42步和第43步，直到系統(tǒng)停止數(shù)據(jù)采集。本發(fā)明的有益效果在于利用FPGA具有高效的并行處理能力和高效流水線技術(shù)特點(diǎn)，采用乒乓機(jī)制對(duì)光纖振動(dòng)測(cè)量系統(tǒng)進(jìn)行數(shù)據(jù)采集和預(yù)處理，有效地解決了系統(tǒng)實(shí)時(shí)性問(wèn)題。


圖I為本發(fā)明結(jié)構(gòu)示意圖。
具體實(shí)施例方式如附圖I所示，一種用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備，包括同步脈沖發(fā)生器I、光電模塊2、模數(shù)轉(zhuǎn)換器3、FPGA4、第一 DDR存儲(chǔ)器5、第二 DDR存儲(chǔ)器6和高性能工業(yè)計(jì)算機(jī)7，所述同步脈沖發(fā)生器I分別連接所述光電模塊2和FPGA4，所述光電模塊2連接所述模數(shù)轉(zhuǎn)換器3，所述模數(shù)轉(zhuǎn)換器3連接所述FPGA4，所述FPGA4分別連接所述第一 DDR存儲(chǔ)器5、第二 DDR存儲(chǔ)器6和高性能工業(yè)計(jì)算機(jī)7。進(jìn)一步地，F(xiàn)PGA4內(nèi)部設(shè)計(jì)為由數(shù)據(jù)采集控制單元41、第一存儲(chǔ)器控制單元42、第二存儲(chǔ)器控制單元43、第一 FFT處理單元44、第二 FFT處理單元45、預(yù)處理數(shù)據(jù)控制單元46、FIFO存儲(chǔ)器47和PCIE接口控制器48組成，所述的數(shù)據(jù)采集控制單元41分別連接同步脈沖發(fā)生器I、模數(shù)轉(zhuǎn)換器3、第一存儲(chǔ)器控制單元42、第二存儲(chǔ)器控制單元43和預(yù)處理數(shù)據(jù)控制單元46，所述第一存儲(chǔ)控制器單元42連接所述第一 DDR存儲(chǔ)器5，所述第二存儲(chǔ)控制器單元43連接所述第二 DDR存儲(chǔ)器6，所述預(yù)處理數(shù)據(jù)控制單元46分別連接第一 FFT處理單元44、第二 FFT處理單元45和FIFO存儲(chǔ)器47，所述FIFO存儲(chǔ)器47連接PCIE接口控制器48，所述PCIE接口控制器48連接高性能工業(yè)計(jì)算機(jī)7?！N用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備的實(shí)現(xiàn)方法，其具體實(shí)施步驟如下
第一步，同步脈沖發(fā)生器I產(chǎn)生具有一定脈沖寬度和重復(fù)頻率的同步信號(hào)；
第二步，當(dāng)同步信號(hào)產(chǎn)生時(shí)，光電模塊2發(fā)射脈沖激光，同時(shí)接收到有效的激光干涉信號(hào)并通過(guò)模數(shù)轉(zhuǎn)換器3轉(zhuǎn)換成有效的電壓信號(hào)；
第三步，模數(shù)轉(zhuǎn)換器3把電壓信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；
第四步，F(xiàn)PGA 4采集模數(shù)轉(zhuǎn)換器3輸出的數(shù)字信號(hào)，并完成緩存、數(shù)據(jù)重排列、FFT變換、最后經(jīng)PCIE總線輸出；
第五步，高性能工業(yè)計(jì)算機(jī)7接收FPGA 4經(jīng)PCIE總線發(fā)來(lái)的數(shù)據(jù)，進(jìn)行后續(xù)算法處理和數(shù)據(jù)分析。
上述第四步采用了乒乓數(shù)據(jù)緩存和預(yù)處理方式，其原理如下假定系統(tǒng)采集M條長(zhǎng)度為N的曲線數(shù)據(jù)，組成一個(gè)MXN的二維數(shù)組，即MXN的矩陣； 例如，系統(tǒng)探測(cè)長(zhǎng)度為50km時(shí)，取MXN=512X50000 ;然后對(duì)采集到MXN 二維數(shù)組進(jìn)行矩陣轉(zhuǎn)置，得到NXM的數(shù)組；最后對(duì)轉(zhuǎn)換好的這個(gè)二維數(shù)組的每一行進(jìn)行FFT變換，然后進(jìn)行分析；這樣就可以對(duì)系統(tǒng)探測(cè)距離范圍內(nèi)的每一個(gè)位置進(jìn)行分析。具體實(shí)現(xiàn)過(guò)程如下第41步，(I)當(dāng)FPGA 4接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元41開(kāi)始采集一組數(shù)據(jù)(數(shù)據(jù)長(zhǎng)度為N，例如N=50，000),并通過(guò)第一存儲(chǔ)器控制單元42把數(shù)據(jù)存入第一 DDR 存儲(chǔ)器5 ；(2)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)K進(jìn)行計(jì)數(shù)；(3)當(dāng)同步脈沖信號(hào)產(chǎn)生次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時(shí)，此時(shí)，第一DDR 存儲(chǔ)器5已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組，包含MXN個(gè)數(shù)據(jù)；這時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生次數(shù)K清零，轉(zhuǎn)入第42步；第42步，并行執(zhí)行以下功能(1)當(dāng)FPGA4接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元41開(kāi)始采集一組數(shù)據(jù)(數(shù)據(jù)長(zhǎng)度為N，例如N=50，000),并通過(guò)第二存儲(chǔ)器控制單元43把數(shù)據(jù)存入第二 DDR存儲(chǔ)器6 ；(2)第一存儲(chǔ)器控制單元42從第一DDR存儲(chǔ)器5中存儲(chǔ)的二維數(shù)組按列的順序取數(shù)據(jù)，每列數(shù)據(jù)長(zhǎng)度為M，共N列；把這些按列取出的數(shù)據(jù)按順序送入第一 FFT處理單元44 ；(3)第一FFT處理單元44開(kāi)始對(duì)每列數(shù)據(jù)進(jìn)行FFT變換，其結(jié)果進(jìn)入預(yù)處理數(shù)據(jù)控制單元46 ；(4)預(yù)處理數(shù)據(jù)控制單元46把第一FFT處理單元44輸出的數(shù)據(jù)寫(xiě)入FIFO存儲(chǔ)器47 ；(5)當(dāng)探測(cè)到FIFO存儲(chǔ)器47有數(shù)據(jù)時(shí)，PCIE接口控制器48讀取數(shù)據(jù)并通過(guò)PCIE總線上傳到高性能工業(yè)計(jì)算機(jī)；(6)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)K進(jìn)行計(jì)數(shù)；(7)當(dāng)同步脈沖信號(hào)產(chǎn)生的次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時(shí)，此時(shí)，第二 DDR 存儲(chǔ)器6已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組，包含MXN個(gè)數(shù)據(jù)；由于FPGA 4具有高效的并行處理能力和高效流水線技術(shù)，此時(shí)第一 DDR存儲(chǔ)器5中存儲(chǔ)的二維數(shù)組已經(jīng)全部被讀取并完成 FFT變換、其結(jié)果已被上傳到高性能工業(yè)計(jì)算機(jī)7 ;此時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)清零； 轉(zhuǎn)入第43步；第43步，并行執(zhí)行以下功能(1)當(dāng)FPGA4接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元41開(kāi)始采集一組數(shù)據(jù)(數(shù)據(jù)長(zhǎng)度為N，例如N=50，000),并通過(guò)第一存儲(chǔ)器控制單元42把數(shù)據(jù)存入第一 DDR存儲(chǔ)器5 ；(2)第二存儲(chǔ)器控制單元43從第二DDR存儲(chǔ)器6中存儲(chǔ)的二維數(shù)組按列的順序取數(shù)據(jù)，每列數(shù)據(jù)長(zhǎng)度為M，共N列；把這些按列取出的數(shù)據(jù)按順序送入第二 FFT處理單元45 ；(3)第二FFT處理單元45開(kāi)始對(duì)每列數(shù)據(jù)進(jìn)行FFT變換，其結(jié)果進(jìn)入預(yù)處理數(shù)據(jù)控制單元46 ；(4)預(yù)處理數(shù)據(jù)控制單元46把第二FFT處理單元45輸出的數(shù)據(jù)寫(xiě)入FIFO存儲(chǔ)器47 ；(5)當(dāng)探測(cè)到FIFO存儲(chǔ)器47有數(shù)據(jù)時(shí)，PCIE接口控制器48讀取數(shù)據(jù)并通過(guò)PCIE總線上傳到高性能工業(yè)計(jì)算機(jī)；(6)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)k進(jìn)行計(jì)數(shù)；
(7)當(dāng)同步脈沖信號(hào)產(chǎn)生的次數(shù)K達(dá)到系統(tǒng)設(shè)定的閾值M(如M=512)時(shí)，此時(shí)，第一 DDR存儲(chǔ)器5已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組，包含MXN個(gè)數(shù)據(jù)；由于FPGA 4具有高效的并行處理能力和高效流水線技術(shù)，此時(shí)第二 DDR存儲(chǔ)器6中存儲(chǔ)的二維數(shù)組已經(jīng)全部被讀取并完成FFT變換、其結(jié)果已被上傳到高性能工業(yè)計(jì)算機(jī)7 ;此時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第42步；
第44步，重復(fù)上述第42步和第43步，直到系統(tǒng)停止數(shù)據(jù)采集；
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可對(duì)本發(fā)明作各種變形，均屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備，包括同步脈沖發(fā)生器、光電模塊、模數(shù)轉(zhuǎn)換器、FPGA、第一 DDR存儲(chǔ)器、第二 DDR存儲(chǔ)器和高性能工業(yè)計(jì)算機(jī)，其特征在于所述同步脈沖發(fā)生器分別連接所述光電模塊和FPGA，所述光電模塊連接所述模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器連接所述FPGA，所述FPGA分別連接所述第一 DDR存儲(chǔ)器、第二DDR存儲(chǔ)器和高性能工業(yè)計(jì)算機(jī)。
2.根據(jù)權(quán)利要求I所述的用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備，其特征在于所述FPGA內(nèi)部設(shè)計(jì)為由數(shù)據(jù)采集控制單元、第一存儲(chǔ)器控制單元、第二存儲(chǔ)器控制單元、第一 FFT處理單元、第二 FFT處理單元、預(yù)處理數(shù)據(jù)控制單元、FIFO存儲(chǔ)器和PCIE接口控制器組成，所述的數(shù)據(jù)采集控制單元分別連接同步脈沖發(fā)生器、模數(shù)轉(zhuǎn)換器、第一存儲(chǔ)器控制單元、第二存儲(chǔ)器控制單元和預(yù)處理數(shù)據(jù)控制單元，所述第一存儲(chǔ)控制器單元連接所述第一 DDR存儲(chǔ)器，所述第二存儲(chǔ)控制器單元連接所述第二 DDR存儲(chǔ)器，所述預(yù)處理數(shù)據(jù)控制單元分別連接第一 FFT處理單元、第二 FFT處理單元和FIFO存儲(chǔ)器，所述FIFO存儲(chǔ)器連接PCIE接口控制器，所述PCIE接口控制器連接高性能工業(yè)計(jì)算機(jī)。
3.一種用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備的實(shí)現(xiàn)方法，包括下述步驟 第一步，同步脈沖發(fā)生器產(chǎn)生具有一定脈沖寬度和重復(fù)頻率的同步信號(hào)； 第二步，當(dāng)同步信號(hào)產(chǎn)生時(shí)，光電模塊發(fā)射脈沖激光，同時(shí)接收到有效的激光干涉信號(hào)并將其轉(zhuǎn)換成有效的電壓信號(hào)； 第三步，模數(shù)轉(zhuǎn)換器把電壓信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)； 第四步，F(xiàn)PGA采集模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號(hào)，并完成緩存(即數(shù)據(jù)存入第一 DDR存儲(chǔ)器或第二 DDR存儲(chǔ)器)、數(shù)據(jù)重排列、FFT變換、最后經(jīng)PCIE總線輸出； 第五步，高性能工業(yè)計(jì)算機(jī)接收FPGA經(jīng)PCIE總線發(fā)來(lái)的數(shù)據(jù)，進(jìn)行后續(xù)算法處理和數(shù)據(jù)分析。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于所述第四步采用乒乓數(shù)據(jù)緩存和預(yù)處理的方式。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于所述乒乓數(shù)據(jù)緩存和預(yù)處理的方式實(shí)現(xiàn)步驟包括 第41步 (1)當(dāng)FPGA接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元開(kāi)始采集一組數(shù)據(jù)，并通過(guò)第一存儲(chǔ)器控制單元把數(shù)據(jù)存入第一 DDR存儲(chǔ)器； (2)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)進(jìn)行計(jì)數(shù)； (3)當(dāng)同步脈沖信號(hào)產(chǎn)生次數(shù)達(dá)到系統(tǒng)設(shè)定的閾值時(shí)，此時(shí)，第一DDR存儲(chǔ)器已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組，這時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生次數(shù)清零，轉(zhuǎn)入第42步； 第42步并行執(zhí)行下列功能 (1)當(dāng)FPGA接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元開(kāi)始采集一組數(shù)據(jù)，并通過(guò)第二存儲(chǔ)器控制單元把數(shù)據(jù)存入第二 DDR存儲(chǔ)器； (2)第一存儲(chǔ)器控制單元從第一DDR存儲(chǔ)器中存儲(chǔ)的二維數(shù)組按列的順序取數(shù)據(jù)，把這些按列取出的數(shù)據(jù)按順序送入第一 FFT處理單元； (3)第一FFT處理單元開(kāi)始對(duì)每列數(shù)據(jù)進(jìn)行FFT變換，其結(jié)果進(jìn)入預(yù)處理數(shù)據(jù)控制單元; (4)預(yù)處理數(shù)據(jù)控制單元把第一FFT處理單元輸出的數(shù)據(jù)寫(xiě)入FIFO存儲(chǔ)器； (5)當(dāng)探測(cè)到FIFO存儲(chǔ)器有數(shù)據(jù)時(shí)，PCIE接口控制器讀取數(shù)據(jù)并通過(guò)PCIE總線上傳到高性能工業(yè)計(jì)算機(jī)； (6)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)進(jìn)行計(jì)數(shù)； (7)當(dāng)同步脈沖信號(hào)產(chǎn)生的次數(shù)達(dá)到系統(tǒng)設(shè)定的閾值時(shí)，此時(shí)，第二DDR存儲(chǔ)器已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組；由于FPGA具有高效的并行處理能力和高效流水線技術(shù)，此時(shí)第一 DDR存儲(chǔ)器中存儲(chǔ)的二維數(shù)組已經(jīng)全部被讀取并完成FFT變換、其結(jié)果已被上傳到高性能工業(yè)計(jì)算機(jī)；此時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第43步； 第43步并行執(zhí)行下列功能 (1)當(dāng)FPGA接收到同步脈沖信號(hào)時(shí)，數(shù)據(jù)采集控制單元開(kāi)始采集一組數(shù)據(jù)，并通過(guò)第一存儲(chǔ)器控制單元把數(shù)據(jù)存入第一 DDR存儲(chǔ)器； (2)第二存儲(chǔ)器控制單元從第二DDR存儲(chǔ)器中存儲(chǔ)的二維數(shù)組按列的順序取數(shù)據(jù)，把這些按列取出的數(shù)據(jù)按順序送入第二 FFT處理單元； (3)第二FFT處理單元開(kāi)始對(duì)每列數(shù)據(jù)進(jìn)行FFT變換，其結(jié)果進(jìn)入預(yù)處理數(shù)據(jù)控制單元; (4)預(yù)處理數(shù)據(jù)控制單元把第二FFT處理單元輸出的數(shù)據(jù)寫(xiě)入FIFO存儲(chǔ)器； (5)當(dāng)探測(cè)到FIFO存儲(chǔ)器有數(shù)據(jù)時(shí)，PCIE接口控制器讀取數(shù)據(jù)并通過(guò)PCIE總線上傳到高性能工業(yè)計(jì)算機(jī)； (6)對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)進(jìn)行計(jì)數(shù)； (7)當(dāng)同步脈沖信號(hào)產(chǎn)生的次數(shù)達(dá)到系統(tǒng)設(shè)定的閾值時(shí)，此時(shí)，第一DDR存儲(chǔ)器已經(jīng)存儲(chǔ)了一個(gè)二維數(shù)組；由于FPGA具有高效的并行處理能力和高效流水線技術(shù)，此時(shí)第二 DDR存儲(chǔ)器中存儲(chǔ) 二維數(shù)組已經(jīng)全部被讀取并完成FFT變換、其結(jié)果已被上傳到高性能工業(yè)計(jì)算機(jī)；此時(shí)，對(duì)同步脈沖信號(hào)產(chǎn)生的次數(shù)清零；轉(zhuǎn)入第42步； 第44步重復(fù)上述第42步和第43步，直到系統(tǒng)停止數(shù)據(jù)采集。
全文摘要
本發(fā)明公開(kāi)了一種用于光纖振動(dòng)測(cè)量系統(tǒng)的實(shí)時(shí)數(shù)據(jù)采集與信號(hào)預(yù)處理設(shè)備及其方法，所述設(shè)備包括同步脈沖發(fā)生器、光電模塊、模數(shù)轉(zhuǎn)換器、FPGA、第一DDR存儲(chǔ)器、第二DDR存儲(chǔ)器和高性能工業(yè)計(jì)算機(jī)，其特征在于所述同步脈沖發(fā)生器分別連接所述光電模塊和FPGA，所述光電模塊連接所述模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器連接所述FPGA，所述FPGA分別連接所述第一DDR存儲(chǔ)器、第二DDR存儲(chǔ)器和高性能工業(yè)計(jì)算機(jī)。其優(yōu)點(diǎn)在于利用FPGA具有高效的并行處理能力和高效流水線技術(shù)特點(diǎn)，采用乒乓機(jī)制對(duì)光纖振動(dòng)測(cè)量系統(tǒng)進(jìn)行數(shù)據(jù)采集和預(yù)處理，有效地解決了系統(tǒng)實(shí)時(shí)性問(wèn)題。
文檔編號(hào)G01H9/00GK102980648SQ20121051698
公開(kāi)日2013年3月20日 申請(qǐng)日期2012年12月6日 優(yōu)先權(quán)日2012年12月6日
發(fā)明者黃正 申請(qǐng)人:上海華魏光纖傳感技術(shù)有限公司